

ELM 234 - LOJÍK DEURELER VE TASARIM ÕDEU 1

Bayind 1 200102002087



Elektronik Mühendisligi

 A. Aşağıda 10'luk sistemde verilen sayıların 8-bitlik ve 11-bitlik 2's complement şekliyle gösteriniz.

a. 49

b. -104

c. 127

d. -17

B. Aşağıda 2'lik sistemde verilen işlemleri hem işaretsiz (unsigned) varsayarak, hem de 2's complement varsayarak yapınız. Sonuçları ondalık sayı olarak ifade ediniz.

b. 01100 + 10111 c. 10110 - 00111

C. Aşağıda verilen boolean denklemini sadece NAND kapıları kullanarak yazın.

$$X = \overline{A\overline{B}} + AC + B(\overline{A} + C)$$

A sikki;

$$49_{10} = 2^{5} + 2^{4} + 2^{2} = 00110001 (Binary)$$

$$11001110$$

$$\pm \frac{1}{1001111} \rightarrow Two's complement$$

+ 1 10011000 > Two's complement

10010111

$$427_{10} = 2^{6} + 2^{5} + 2^{4} + 2^{3} + 2^{2} + 2^{1} + 2^{0} = 01111111$$

$$\frac{+}{10000000} (complement)$$

$$-17_{10} => 17_{10} = 2^{4} + 2^{0} = 00010001 (Binary)$$

$$11101110$$

$$\pm \frac{1}{11011111} (complement)$$

-17=1110 1111 (Binary) -> 0001 0000+1 = 0001 0001

Says J	8-Bit Bingy	Two's Conflored (8-84)	11-Bit Biney	Two's Complement (!1-bit)
49	9011 0001	1100 HH	9000 9001	1100 1111
-104	1001 1003	0(40 1000	411 1001 1000	000
127	ભા માન	1000 0001	०सन् ससन् ०००	111 1000 0001
-17	HO HH	cost 900f	કાર લાકુ કાર	900 9001 0001

11 Bit için de benzen işlemler yapıldı.

B Sikki;

a)
$$11011 - 11110 = -3_{10} \text{ (unsigned)}$$

$$27_{10} - 30_{10}$$

$$\frac{11011 - 11110}{-5} = -210 (Two's complement)$$

b)
$$01100 + 10111 = 35_{10}$$
 (unsigned) 12_{10} 23_{10}

$$0400 + 10111 = -13_{10} (Two's complement)$$

- 4_{10} - $\frac{9}{10}$

c)
$$\frac{10110 - 00111 = 15_{10} \text{ (unsigned)}}{21_{10}}$$

 $\frac{10110 - 00111}{-10} = -9_{10} \text{ (two's complement)}$

d)
$$\frac{01011 + 01111}{15_{10}} = 26_{10} \text{ (unsigned)}$$
 $\frac{01011 + 01111}{15_{10}} = -6_{10} \text{ (two's complement)}$

$$X = \overline{AB} + AC + B(\overline{A} + C)$$

 $(\overline{AB})(\overline{AC}) + B(\overline{A} + C)$

$$\widehat{A} + \widehat{A}\widehat{C} + \widehat{B}\widehat{A} + \widehat{B}$$

$$\overline{A}+B \longrightarrow Sadece NAND istendigi için;
\overline{A}+B$$

Yeni yapılan GTÜ konferans salonunun 3 adet girişi ve bu girişlerin yanında salondaki tavan lambalarını kontrol eden 3 adet anahtar bulunmaktadır. Her bir anahtarın lambaları kapatıp açabildiği bir lojik devre tasarlayın. (Her bir anahtar, lambalar açık ise kapatacak, kapalı ise açacak)

- A. Doğruluk tablosunu oluşturun. (Truth table)
- B. Boolean teoremleri kullanarak sadeleştirin.
- C. 74xx serisi IC'ler kullanarak devre şemasını çizin. Bütün bağlantıları (V_{dd}, gnd dahil) net bir şekilde gösterin. Ders kitabının Appendix A3'deki IC'leri referans alın.
- D. Devrenizi HDL kullanarak tasarlayın, bir testbench devresi oluşturun ve Modelsim de simüle edin. (Bunun için paylaşılan Modelsim youtube videosunu izlemeniz gerekir.)


A Sikki;

				_
A	B	C	Ч	.∩ < (.1.
0	0	0	0	B Sikki
0	0	1	1	-> ĀĒC
0	1	1	ð	+
0	1	0	1	→ ĀBĒ
1	0	0	1	-> A BC
1	0	1	0	+
1	1	0	O	1
1	1	1	1	-> ABC


AB	0	1
೦೦	0	(1)
01	(1)	0
10		0
11	\bigcirc	(1)
•		$\overline{}$

Dogru oldugudan emin olsang da K-Map yapıp kontrol etrek istedim.

ABC+ ABC + ABC+ ABC




Tasarlanan Kartin Üstten Görünümü





Kortin Alt katman görüntüsü


Alt katmanda sadece GND ve born IC boglantilori yapılmıştır.

Kullanian 74xx serisi 10'ler










Şekil 1 Soru 2 Modelsim simülasyon sonucu.

```
module problem_iki (
    input logic a, b, c,
    output logic y
);
assign y = (\sim a \& \sim b \& c) || (\sim a \& \sim c \& b) || (\sim b \& \sim c \& a) || (a \& b \& c);
endmodule
/* tb problem iki
 * soru iki devre tasarimi sorusu
 timescale 1ns/1ps
module tb_problem_iki ();
    logic a, b, c;
    logic y;
    problem_iki dut0(a, b, c, y);
    initial begin
        a = 0; b = 0; c = 0; #10;
        c = 1;
                                 #10;
        b = 1; c = 0;
                                 #10;
        c = 1;
                                 #10;
        a = 1; b = 0; c = 0;
                                #10;
        c = 1;
                                 #10;
        b = 1; c = 0;
                                 #10;
        c = 1;
                                 #10;
    $stop;
    end
endmodule
```

Elimizdeki bir 7-Segment Şekil 1 de verildiği gibi BCD-to-7SD decoder devresine bağlanmıştır. Sizden 7-Segment de sadece 3-8 arası sayıları arasını gösterecek şekilde BCD girişlerini {3,4,5,6,7,8} rakamları ile eşleştiren bir decoder devresi tasarlamanız istenmektedir. Örnek olarak:

- BCD girişlerinden 4 sayısı verildiği zaman (DCBA → 0100), 7-Segment 4 sayısını göstersin (bcfg segmentleri).
- BCD girişlerinden 8 sayısı verildiği zaman (DCBA → 1000), 7-Segment 8 sayısını göstersin (abcdefg segmentleri).
- BCD girişlerinden 0-2 arası sayıları veya 9 ve üzeri sayılar verildiği zaman, 7-Segmentin ne gösterdiğinin önemi yok (don't care)
- Decoder çıkışlarının active-low olduğunu dikkate almayı unutmayın.




- A. Her 6 farklı durum için (3,4,5,6,7,8 çıkışları) doğruluk tablosu oluşturun.
- B. İstediğiniz herhangi iki durumu boolean teoremleri kullanarak en sade haline getirin.
- C. Geri kalan durumları K-map kullanarak sadeleştirin (don't care lardan yararlanmayı unutmayın)
- D. Devrenizi HDL kullanarak tasarlayın, bir testbench devresi oluşturun ve Modelsim de simüle edin.

5,-								
	O C B A	α	Ь	C	P.	e	ţ.	ما
0	0000	Χ	X	X	X	X	Х	X
1	0001	Χ	X	X	X	X	Χ	X
2	0010	χ	X	X	X	X	Х	X
3	0011	Ø	0	0	0	1	1	0
4	0100	1	0	0	1	1	0	0
5	0101	0	1	0	0	1	0	0
6	0110	0	1	Ö	Ó	0	0	0
7	0111	0	٥	0	1	1	1	1
8	1000	0	٥	0	0	0	0	0
9	1001	Χ	X	X	X	Χ	Χ	×
A	1010	χ	X	X	X	X	Х	X
L	1011	Χ	X	X	X	X	Х	X
C	1100	Χ	X	X	X	Χ	χ	X
D	1 101	Χ	X	X	X	X	Х	X
E	1110	Χ	X	Χ	Χ	Χ	χ	X
F	1111	χ	X	X	X	X	Х	X

3.B) Durum olarak a ve b'yi seçtim. a > DCBA

b -> DCBA + DCBA




d için;

10

BAR	00	01	11	10
00	X		*	6
01	\times	0	X	\times
11	0		X	X
10	X	0	\times	X

DCBA+ DCBA

e için;





 $\bar{D}\bar{B} + \bar{O}A$

f icin;

BAO	0	01	11	10
00	\times	0	X	\bigcirc
0(X	0	X	X
11	1		X	X
10	X	\bigcirc	X	X

BA





Şekil 2 Soru 3 Decoder tasarım sorusu Modelsim simülasyon sonucu

```
//odev_bir_soru_uc
module soru uc(
    input logic D,C,B,A,
    output logic a,b,c,d,e,f,g
);
assign a=~D & C & ~B & ~A;
assign b=(~D & C & ~B & A)|(~D & C & B & ~A);
assign c=0;
assign d=(\D \& C \& \B \& \A)|(\D \& C \& B \& A);
assign e=(\sim D \& \sim B) \mid A;
assign f=B & A;
assign g=~D & C & B & A;
endmodule
//odev_bir_soru_uc_tb
`timescale 1ns/1ps
module soru_uc_tb();
    logic D,C,B,A;
    logic a,b,c,d,e,f,g;
    soru_uc dut0(D,C,B,A,a,b,c,d,e,f,g);
    initial begin
        D=0; C=0; B=1; A=1; #10;
        C=1; B=0; A=0;
                              #10;
        A=1;
                              #10;
        B=1; A=0;
                              #10;
        A=1;
                              #10;
        D=1; C=0; B=0; A=0; #10;
        $stop;
    end
endmodule
```

Dijital Sistemlerde hata tespiti için kullanılan Parity biti hakkında bilgi veriniz.

- A. İki türünü açıklayınız
- B. ASCII ile kodlanan **COVID-19** kelimesini msb'ye parity biti eklenmiş şekilde ve 8-bitlik gruplar halinde iki tür parity için de ayrı ayrı gösteriniz.

Parity Bits (Eslik Bitler)

Eslik bitler, gönderlen bir mesoyin doğru olup olmadığını kontrol etnet için kullanılan en basit kontrol yöntemlerinden biridir. Gönderlen mesoyidaki "I" lerin tek veya çift olma durumuna göre işlem yapılır.

Even parity (Ciftlik) Bonderilen mesaydaki Tilerin toplamının cift olması durumu

Odd party (taklik)
Görderilen mesojdaki l'lerin toplaminin tek olmosi durumy

Mesaj göndenlikten mesay üterinde batı yanlışlıklar olabilir. Bunu önlerek i'çi'n en sağa 1 bit ekleyip mesayı korunaya almıs olurut,

B Sikki

С	0	V	I	0
01000011	01001111	01010110	01001001	01000100
		1	0	
		1	7	
	0010101	00110001	00111001	

Even Parity


С	0	V	I	0
010000111	010011111	01010110 0	010010011	210001000
1		1	Ω	
	-	- [7	
	00101011	001100011	001110010	

Odd Party

С	0	V	I	0
010000110	010011110	010101101	010010010	010001001
		1	9	
	00101010	001100010	001110011	

Problem 5. Gecikme [8 puan]

Şekil 2 de verilen devrenin critical ve short path lerini Tablo 1 deki gecikme değerlerini kullanarak hesaplayın.



Short Path

Short path hesoplamasinda ted kullanilir. 30+25=55


$$30 + 25 = 55$$

Critical Path hesosphanosinda tpd kullandir,

Карі	t _{pd} (ps)	t _{cd} (ps)
NOT	25	20
2-giriş AND	55	30
2-giriş OR	65	25
2-giriş XOR	80	65

Tablo 1

- A. Şekil 3 de en sade şekli verilen 4 girişli devrenin hangi koşulda glitch oluşabileceği veya hiçbir şekilde oluşmayacağı hakkında yorum yapın. Varsa bu glitchi önleyebilecek bir devre ekleyin. Tablo 1 deki değerleri baz alın.
- B. Devrenizi HDL kullanarak tasarlayın, bir testbench devresi oluşturun ve Modelsim de verilen gecikme değerlerini ekleyerek simüle edin.



Bu devne $\overline{A}0+A\overline{C}$ olarak ifade edilebilir.

Карі	t _{pd} (ps)	t _{cd} (ps)
NOT	25	20
2-giriş AND	55	30
2-giriş OR	65	25
2-giriş XOR	80	65


Tablo 1

cAD	00	01	11	10	Yan
0	0		1	1	Mer v
1	0	1	Õ	0	Turunc

Yandak! tabloda Mor ve yes! ! bubble lan derreye !slenmis. Turuncu bubble!

devreye eklerset demedet Glitch Gozülmiş dacaktır. Cakışan bubble lardan dolayı burada glitch duşuyor.

Glitch'i önlemek için devre denkleminin; AD+AZ+DZ Zeklinde olmalıdır. Yeni devre söyle gönükecektir.



Şekil 4 Soru 6 Modelsim simülasyon sonucu.

```
problem alti
module soru_alti (
    input logic a, d, c,
    output logic y
);
assign y = (\sim a \& d) | (a \& \sim c) | (d \& \sim c);
endmodule
    odev_bir_soru_alti
*/
`timescale 1ns/1ps
module soru_alti_tb ();
    logic a, d, c;
    logic y;
    soru_alti dut0(a, d, c, y);
    initial begin
        a = 0; d = 0; c = 0;
                                  #10;
        c = 1;
                                  #10;
        d = 1; c = 0;
                                  #10;
        c = 1;
                                  #10;
        a = 1; d = 0; c = 0;
                                  #10;
        c = 1;
                                  #10;
        d = 1; c = 0;
                                  #10;
        c = 1;
                                  #10;
        $stop;
    end
endmodule
```