ale-cci

Architettura dei calcolatori elettronici

Contents

Introduzione	1
Calcolatore Elettronico	 1
Architettura di Von Neumann	 1
Architettura di Harvard	 1
Leggi di Moore	 2
Legge di Amdahl	 2
DIGG. GIGG	_
RISC vs CISC	3
ISA	3
Architettura CISC	3 3
RISC	
Contronto fra RISC e CISC	 4
Microarchitettura CPU	5
La CPU	 5
Architettura di riferimento RISC	 5
CPU monociclo	 7
CPU multiciclo	 7
Prestazioni dell'architettura multiciclo	9
Miglioramenti architettura multiciclo	9
Ü	
Architetture Avanzate	11
Prestazione dei calcolatori	 11
Prestazione della CPU	 11
Architetture Pipeline	 11
Architetture superscalari	 13
	1.0
Introduzione ai linguaggi Assembly	16
Linguaggio assembly 8086	
Scelte progettuali di un ISA	 17
Modelli di Memoria	19
Accesso alla memoria	_
Ordinamento della memoria	_
Allineamento della memoria	
Memoria lineare e segmentata	
Modello di memoria Intel 8086	
Modalità di Indirizzamento	21
Formato di Istruzione	 21
Modalità di indirizzamento	 21
Modi di indirizzamento nel trasferimento di controllo	 22
Modi di indirizzamento I/O	 22
Tipi e struttura degli operandi	 22
Linguaggio Assembly 8086	24
In due parole	24
Tipi di costante	24
Istruzioni per il trasferimento dati	 24
Istruzioni di aritmetica binaria	26
Operazioni di aritmetica binaria	20

Operazioni su 32 bit	
Trasferimento di controllo Salti CALL e RET LOOP INT ed IRET	28 28 29 29
Definizione Dati	31
Istruzioni di logica binaria Shift e rotate	33
Operazioni su stringhe di dati Istruzioni per il controllo dei flag	35
Passaggio di parametri con stack	37
Memorie Distinzione delle memorie	

Introduzione

Calcolatore Elettronico

Un calcolatore elettronico è un sistema gerarchico suddiviso in elaborazione, memorizzazione, trasmissione e di controllo. Queste funzioni corrispondono gli elementi: CPU, memoria, sistema I/O e Bus.

La CPU (unità di controllo) è ulteriormente divisa in 4 parti:

- ALU: esegue le operazioni aritmetiche e logiche.
- Control Unit: comanda le unità del processore.
- Registri: memorie interne al processore, utilizzate per tenere temporaneamente i dati che il processore deve elaborare.
- Bus: Interconnessione interna per il trasferimento dati nel processore.

Architettura di Von Neumann



Figure 1: Computer secondo architettura di Von Neumann

La caratteristica principale dell'architettura è l'introduzione di una memoria interna. Precedentemente, i programmi erano salvati esternamente in schede perforate. La memoria centrale (RAM) è temporanea e fa da tramite alla memoria secondaria (HD), utilizzata per salvare permanentemente i dati.

Architettura di Harvard



Ideata ad Harvard, questa architettura è caratterizzata da una separazione tra la memoria del programma e la memoria dati. A causa di questa separazione, le istruzioni sono obbligate a passare attraverso la CPU. Questa architettura ha dato spunto a memorie separate a rapido accesso come la cache. L'idea di poter accedere separatamente a memoria del programma e memoria dati velocizza le prestazioni del calcolatore.

Leggi di Moore

- 1. Le prestazioni dei processori, e il numero di transistor ad esso relativo, raddoppiano ogni 18 mesi.
- 2. IL costo di una fabbrica di chip raddoppia da una generazione all'altra.

Legge di Amdahl

L'aumento progressivo della frequenza di clock e di transistor interni al processore non è sostenibile. Per questo si è iniziato a ragionare sul parallelismo.

Nel momento in cui si vuole parallelizzare un algoritmo, è possibile suddividere le istruzioni del programma in due gruppi: una componente sequenziale ed una parallelizzabile. Chiamata f la frazione di algoritmo parallelizzabile, ed N il numero di processori a disposizione, l'aumento di velocità di esecuzione S (Speedup) è calcolabile con la legge di Amdahl:

$$S = \frac{1}{(1-f) + \frac{f}{N}}$$

Da come si può evincere dalla formula, avere a disposizione un elevato numero di core per un algoritmo non parallelizzabile (f=0), non porta alcun miglioramento:

$$\lim_{N\to +\infty}\frac{1}{1+\frac{1}{N}}=1$$

Il parallelismo è utilizzato in architetture pipeline, coprocessori paralleli (processori dedicati a specifiche operazioni) ed architetture multicore.

RISC vs CISC

ISA

L'ISA (*Instruction set Architecture*) di un processore, non è altro che la lista di istruzioni disponibili al programmatore, interpretabili dal processore. Un' istruzione dell'ISA inviata al processore, viene prima trasformata in comandi di microarchitettura (linguaggio macchina) e poi eseguita dall'hardware.

Un processore viene detto compatibile a livello di ISA con un altro processore, se tutte le sue istruzioni sono interpretabili da quest'ultimo.

La definizione di un ISA è la prima tra le diverse fasi della progettazione della CPU, ed in base a quanti comandi ne fanno parte, il processore si può definire di architettura CISC o RISC.

Architettura CISC

Un'ISA di tipo CISC (Complex Instruction Set Computer) è caratterizzata da un vasto numero di istruzioni a disposizione del programmatore, facilitandogli in questo modo la stesura del codice.

Il punto negativo di questa architettura è che la sua realizzazione, essendo ricca di features, risulta poco efficiente e dispendiosa dal punto di vista hardware. Inoltre le istruzioni utilizzate più di frequente dai programmatori sono un set ridotto (circa il 20%) di tutte le quelle a disposizione.

RISC

All'esatto opposto ci sono le ISA di tipo RISC (Reduced Instruction Set Computer).

Sono ISA che mettono a disposizione un numero ridotto e selezionato di istruzioni, portando il vantaggio di una realizzazione a livello di hardware più semplice e veloce. Come diretta conseguenza della semplificazione a livello di hardware si hanno tempi di esecuzione più rapidi rispetto alle architetture CISC.

Di contro, essendo il numero di istruzioni a disposizione ridotto, scrivere un programma solitamente risulta più tempo-dispendioso e complesso.

Confronto fra RISC e CISC

Altre differenze non ancora discusse su questi due tipi di architettura sono i seguenti:

RISC	CISC
Istruzioni di lunghezza fissa	Istruzioni di lunghezza variabile
Decodifica semplice	Decodifica complessa, a più cicli di clock
Unità di controllo cablata	Unità di controllo microprogrammata
Pochi metodi di indirizzamento	Svariati metodi di indirizzamento
Memoria allineata	Memoria non allineata
Molti registri di lunghezza fissa ed ortog- onali	Pochi registri di varie lunghezze e non ortogonali
Processori load-store	

Memoria allineata

In una memoria allineata, i dati vengono disposti ad indirizzi multipli di n, portando il vantaggio di avere un rapido accesso alla memoria, dato che gli indirizzi sono semplici da calcolare.

Il difetto, come facilmente intuibile, si verifica nel caso di scrittura di dati di grandezza minore di n,

Ortogonalità registri

Registri e memoria sono collegati. Un'architettura RISC cerca di ridurre il più possibile gli accessi alla memoria, attraverso un numero ridotto di modalità di indirizzamento Un'architettura RISC ha poche modalità di indirizzamento e cerca di ridurre il più possibile gli accessi alla memoria. Per questo lavora con processori che comunicano con essa con le due sole operazioni load e store.

Per evitare ripetuti accessi, i dati vengono salvati temporaneamente su registri interni al processore stesso. Si definiscono ortogonali (caso RISC) se ogni registro può effettuare ogni operazione o non ortogonali nel caso in cui esistano registri specifici per specifiche operazioni (CISC).

Istruzioni

Il tempo impiegato al processore per eseguire un determinato programma è dipendente dal numero di cicli di clock che il processore impiega ad eseguire ogni istruzione. In altre parole, chiamato il tempo di clock $T_{\rm ck}$ e $\it CPI_i$ il $\it clock$ per instruction impiegato dall'istruzione N_i , il tempo di esecuzione è calcolabile come:

$$T_{\text{CPU}} = T_{\text{ck}} \sum_i (N_i \cdot \text{CPI}_i)$$

Le istruzioni a lunghezza fissa dell'architettura RISC, permettono di essere decodificate in un unico ciclo di clock. Inoltre, grazie alla logica hardware semplificata, tali architetture permettono di durata del tempo di clock T_{ck} minore.

Da come si può vedere in formula, entrambe queste caratteristiche portano una riduzione nel tempo di esecuzione complessivo di un programma.

Microarchitettura CPU

La CPU

Una rete logica è definita **combinatoria** se dati degli ingressi, fornisce sempre gli stessi valori d'uscita, indipendenti dal tempo.

Diversamente una rete **sequenziale** è una macchina a stati finiti, dotata di memoria, quindi a valori in ingresso corrispondono uscite che dipendenti dallo stato attuale.

Dal punto di vista funzionale è possibile suddividere la CPU in due parti: data path e unità di controllo. Il data path, di cui componente fondamentale è l'ALU, è una rete logica che si limita ad eseguire istruzioni indicategli dall'unità di controllo, una rete sequenziale di stati: fetch, decode ed execute.

Architettura di riferimento RISC



Analizziamo adesso un esempio di architettura RISC.

Un indirizzo indica la posizione di un byte in memoria, ad esempio l'indirizzo 2 indica il secondo byte, posizionato all'ottavo bit.

Le istruzioni sono di lunghezza fissa a 32 bit. Dato che istruzioni e dati sono salvati sempre ad indirizzi multipli di 4, il program counter è incrementato di 4 ad ogni istruzione. I registri, a 32bit, sono 32 e di uso generale. L'insieme dei registri prende il nome di register file.

In generale l'esecuzione all'interno di un processore passa attraverso 5 fasi: fetch, decode, execute, memory e writeback.

Nella prima fase (IF) il processore si occupa di leggere dalla memoria l'istruzione indicata dal program counter. Successivamente nella fase di decode (ID) viene decodificata e passata alla fase di execute

(EX). Una volta eseguita, in alcuni casi vengono scritti o letti dei dati dalla memoria (ME), ed infine dove necessario vi è la fase di writeback (WB) dove il risultato dell'operazione è scritta in un registro.

Ogni istruzione di questa ISA di riferimento può appartenere ad una delle tre seguenti categorie:

Istruzione aritmetico/logica add reg1, reg2, dest

6bit	5bit	5bit	5bit	11bit	
opcode	R1	R2	RD	opalu	

accesso alla memoria/salto condizionato je r2,r3,0045h

6bit	5bit	5bit	16bit
opcode	R1	R2	offset

■ Salti incondizionati jmp 0045h

6bit	11bit
opcode	address

Oltre ai salti condizionati ed incondizionati esiste un terzo tipo di salto, la chiamata a funzione: un salto incondizionato che all'invocazione memorizza il valore corrente di PC, necessario per riprendere l'esecuzione una volta terminate le istruzioni della funzione.

Assumendo che in questa prima architettura non sia presente uno stack ¹, chiamate a funzione salveranno il valore di PC nel registro R31.

Nel componente ALU, l'ingresso OPALU definisce l'operazione aritmetica da eseguire sui due segnali ALUsorgA e ALUsorgB. Oltre al risultato dell'operazione, in uscita sono presenti anche dei flag che ne descrivono le caratteristiche, come ZF (Zero Flag) e SF (Sign Flag) (vedi lista dei flag a pagina 18).

Load e Store

Load e store permettono rispettivamente lettura e scrittura in memoria. Entrambe prendono in ingresso un registro base, un registro destinazione ed un offset.

L'indirizzo di memoria in cui leggere o scrivere è calcolato sommando il contenuto del registro base con l'offset. Successivamente in caso di load il dato letto è scritto nel registro destinazione, ed in caso di store il dato è letto dal registro destinazione e scritto nell'indirizzo di memoria.

Per comunicare con la memoria si passa attraverso un unico bus, controllato da buffer 3state. Per leggere o scrivere è necessario abilitare i segnali Mread e Mwrite.

Register File

Prende come ingressi il primo registro (5bit), il secondo registro (5bit), il registro destinazione (5bit) e 32bit che identificano il dato in ingresso. In uscita ha due porte a 5bit che riportano i dati letti dal registro sorgente 1 e 2.

¹Zona di memoria organizzata a pila LIFO, accessibile attraverso le istruzioni push e pop

CPU monociclo

In una CPU monociclo, tutte le istruzioni impiegano un unico ciclo di clock. È una struttura molto semplice, ma potenzialmente anche molto lenta, dato che il tempo di esecuzione di ogni istruzione necessita di essere pari al tempo di esecuzione di quella più lenta.

Facendo riferimento all'istruzione st R6,R1, 20, dato che in un unico ciclo di clock devo eseguire sia fetch dell'istruzione che store, sono necessarie due memorie separate. È inevitabile l'uso di un'architettura di Harvard (vedi pagina 1). Oltre alla doppia memoria introdotta dall'architettura è necessario duplicare anche altre risorse, come ad esempio un sommatore, richiesto per incrementare sia valore del program counter siccome l'ALU è già utilizzata in fase di execute.

Tra le varie operazioni dell'ISA, il tempo di esecuzione maggiore è dovuto sicuramente alla load (vedi tabella 1), che oltre alle fasi di fetch e decode richiede: calcoli dall'ALU, writeback ed accesso alla memoria. Chiamato il suo tempo di esecuzione $T_{\rm mono}=82ns$ ed N il numero di istruzioni, il tempo di esecuzione del programma è $T_{\rm mono}\cdot N$.

	Fetch	Decode	ALU	Memory	Writeback	Totale
Aritm.	30	5	12		5	52
Load	30	5	12	30	5	82
Store	30	5	12	30		77
jmp cond.	30	5	12			47
jmp	30	5				35
jal/call	30	5			5	40


Table 1: Esempio tempi di esecuzione in architettura monociclo

CPU multiciclo

Ogni fase dell'istruzione è eseguita in un ciclo di clock differente. Alla base di questa architettura c'è il ragionamento che molte delle istruzioni dell'ISA richiedono un tempo di esecuzione notevolmente inferiore rispetto al resto delle istruzioni. In altre parole, chiamato $\sum T_{\rm multi}$ il tempo di esecuzione di una singola istruzione il numero di istruzioni per cui $\sum T_{\rm multi} > T_{\rm mono}$ sarà inferiore al numero di istruzioni per cui $\sum T_{\rm multi} < T_{\rm mono}$. Ne consegue che l'architettura multiciclo è mediamente più veloce di un architettura monociclo.

Un vantaggio che porta quest'architettura è che non necessita più di componenti come sommatore e memoria secondaria, dato che le diverse fasi dell'istruzione sono divise in diversi cicli di clock evitando conflitti di risorse.

- Fetch: Dalla memoria viene letta l'istruzione indicata dal program counter. L'ALU incrementa il valore di quest'ultima per leggere la prossima istruzione al ciclo successivo.
- Decode: Il codice operativo indicato dell'istruzione entra in IR, viene assegnato il valore ai registri R1 ed R2. L'ALU viene impiegata per calcolare il registro destinazione.
 In caso di salto condizionato, si calcola ugualmente il valore dell'indirizzo di destinazione, senza verificare le condizioni del salto.
- Operazione Aritmetica: Esegue l'istruzione utilizzando i dati calcolati nelle fasi precedenti.
- Memory attraverso le istruzioni load e store: vengono abilitati i segnali dei buffer 3state per lettura o scrittura dalla memoria all'indirizzo Rd calcolato nelle fasi precedenti.
- Writeback: In caso di operazione aritmetica prendo il valore in uscita dell'ALU e lo riporto nella porta dati del register file. In caso di load, il valore di uscita della memoria viene riportato nella porta dati del register file. In caso di JAL PC1 (valore precedente di PC) entra nel register file.



Interfacce con l'esterno: bus di dati attraverso buffer 3-state, in uscita al bus degli indirizzi arriva o alu-out o pc.

Segnali di controllo architettura multiciclo

La fase di instruction fetch, comune a tutte le istruzioni, richiede di leggere l'istruzione corrente dalla memoria ed incrementare il program counter di 4. Per queste operazioni necessita dei segnali:

Memory Read	INDsorg = 1	invia al buffer in uscita PC
abilitazione buffer 3state	ALUsorgA = 0	PC come ingresso A dell'ALU
program counter write	ALUsorgB = 0	4 come ingresso B dell'ALU
program counter 1 write	OPALU = ADD	operazione somma
instruction register write	PCsorg = 0	aggiorna PC in PC + 4
	abilitazione buffer 3state program counter write program counter 1 write	abilitazione buffer 3state ALUsorgA = 0 program counter write ALUsorgB = 0 program counter 1 write OPALU = ADD

Nella fase di decode è richiesto di decodificare il codice operativo, inviare i due registri sorgente al register file e sfrutto l'ALU non utilizzata per calcolare in anticipo l'indirizzo di destinazione gli eventuali salti condizionati:

DESTwrite abilitazione scrittura nel registro destinazione

ALUsorgA=0 PC in ingresso

ALUsorbB=2 offset dell'istruzione in ingresso

OPALU = ADD operazione somma

Passate queste due fasi, comuni a tutte le operazioni, vi è una differenziazione a seconda del tipo di istruzione contenuta in IR.

In caso di istruzioni aritmetiche, composte da execute (T3) e writeback (T5), in prima fase, sono richiesti i segnali ALUsorgA=1, ALUsorgB=2 ed OPALU per specificare le operazioni dell'ALU; in fase di writeback: Rwrite e Rsorg = 0 per scrivere il contenuto del registro destinazione in RF, DESTwrite = 0 per abilitare scrittura di ALUout in dest. L'istruzione passa anche attraverso una fase di memory (T4) ma vengono solamente mantenuti i valori dei segnali in T3, mantenendo così ALUout costante.

In caso di load, nella fase di execute, viene calcolato l'indirizzo del dato in memoria Rb + offset

(ALUsorgA=1, ALUsorgB=2, OPALU=ADD) e salvato in Rdest. In fase T4, sono tenuti costanti i segnali in T3, inoltre INDsorg = 0 e Mr =1 per leggere il valore del dato all'indirizzo di memoria calcolato precedentemente. A T5 viene salvato in Rd il dato letto dalla memoria In=1 per mettere il bus dei dati in ingresso, viene abilitato Rwrite per abilitare la scrittura al register file. Rsorg=1 e Dsorg=1 per scrivere il registro Rd il dato proveniente dalla memoria.

In caso di store, i segnali nella fase di execute sono identici a quelli della load, ma eseguo INDsorg=0 uno step in anticipo, per avere il segnale stabile alla fase successiva e Out=1. In T4 Mw=1 per scrivere in memoria. Non ha una fase di writeback.

I salti condizionati richiedono solo un ciclo di completamento, in quanto l'indirizzo di destinazione è già calcolato nella fase precedente, è necessario solo da abilitare PCwrite in caso la condizione di salto sia verificata. (ALUsorgA = 1, ALUsorgB=1, OPALU=SUB) PCsorg=1 è richiesto per selezionare DEST come ingresso a PC.

In caso di salti incondizionati è presente la sola fase T3 con PCwrite=1 e PCsorg=2.

L'ultimo caso jal, è del tutto identico ad un salto condizionato, solo che viene seguito da una fase di writeback, in cui salvare PC1 in R31.

Prestazioni dell'architettura multiciclo

Diversamente dall'architettura monociclo il cui $T_{\rm mono}$ corrisponde al tempo di esecuzione dell'istruzione più lenta, il tempo $T_{\rm multi}$ è pari al tempo impiegato dallo stadio più lento.

Prendendo come riferimento la tabella dei tempi di esecuzione dell'architettura monociclo (vedi pagina 7), ne consegue $T_{\rm multi}=30$ Confrontando le varie fasi ottengo chiaramente che i tempi di esecuzione delle singole istruzioni, ed il tempo di esecuzione medio è peggiore. Questo è dovuto ai 30ns della fase di fetch, che occupano più di 1/3 del tempo di esecuzione di una singola istruzione.

Name	cck	Time	Usage
Aritm	5	150ns	40%
Load	5	150ns	25%
Store	4	120ns	10%
JE/JS	3	90ns	12%
JMP/JR	3	90ns	6%
JAL	5	150ns	2%

Miglioramenti architettura multiciclo

Il tempo di esecuzione medio dell'architettura multiciclo appena vista, 180ns, è superiore agli 82ns dell'architettura monociclo. Per migliorarlo sono applicabili 3 metodi:

- Ridurre il periodo di clock, introducendo salti di attesa per le fasi più lunghe
- Sfruttare le componenti inutilizzate, calcolando in anticipo operazioni richieste in fasi successive
- Unire fasi distinte e modificare opportunamente il segnale di clock

Aumento granularità del clock

 $T_{
m multi}$ uguale al tempo d'accesso alla memoria risulta eccessivo per le fasi in cui essa è inutilizzata. Per questa architettura, il caso ideale sarebbe che tutti gli stadi richiedessero approssimativamente lo stesso tempo di esecuzione.

Prendendo $T_{\rm multi}=5ns$ (tempo di decodifica della fase di writeback) le fasi di accesso alla memoria saranno eseguite in 6 cicli di clock ($6\times5\geq30$). $T_{\rm multi}=5ns$ migliora le prestazioni dell'architettura, riducendo il tempo medio di esecuzione a 75.65ns.

Anticipazione delle operazioni

Si può notare come l'indirizzo destinazione, calcolato in fase di decode, è utilizzato solo in caso di salti condizionati (istruzioni JE o JS). Possiamo quindi differenziare la fase T2 a seconda dell'istruzione da eseguire. Inoltre, dato che il periodo è sufficientemente lungo, possiamo eseguire brevi fasi vicine in un unico ciclo di clock:

- Le operazioni aritmetiche, dopo la fase di fetch, richiedono la decodifica (5ns), un'operazione di ALU (12ns) e il writeback (5ns), con un totale di 22ns, sufficiente ad eseguirle in un unico ciclo di clock di 30ns.
- Per l'istruzione load, il calcolo dell'indirizzo destinazione può essere effettuato in T2, la lettura dalla memoria in T3 ed il writeback sul registro in T4, rimuovendo la necessità di T5.
- L'operazione di store, esattamente come per load, è possibile anticipare il calcolo dell'indirizzo sorgente in T2, di conseguenza la scrittura in memoria è effettuabile immediatamente all'istante T3.
- Per i salti (JMP e JS) è possibile aggiornare il valore di PC direttamente in T2
- Mentre per la chiamata a funzione (JAL) è possibile aggiornare PC e la scrittura su R31 nello stesso ciclo di clock, rendendo PC1 non più necessario.

Il tempo di esecuzione medio di questa nuova architettura è 81.60ns, nettamente migliore rispetto alla versione multiciclo originale.

Aumentando la granularità di clock a $T_{\rm multi}=6ns$ (tempo impiegato dalle nuove fasi di instruction fetch e memory), si ottiene un tempo medio di 64.76ns: il 21% più veloce dell'architettura monociclo.

Architetture Avanzate

Prestazione dei calcolatori

Con benchmark si definisce un set di programmi differenti che rappresentano a grandi linee task frequenti eseguiti dal calcolatore. Per confrontare le prestazioni di diversi calcolatori, viene eseguito lo stesso benchmark e si paragonano i diversi tempi di esecuzione.

Prestazione della CPU

Sull'intero tempo di esecuzione di un programma, $T_{\rm cpu}$ (Tempo di CPU) è definito come l'effettivo tempo in cui la CPU è impiegata nell'esecuzione del task: $T_{\rm cpu} = N_{cc} T_{ck}$, dove N_{cc} è il numero di cicli di clock.

Il metodo più semplice per calcolarlo è attraverso il CPI ($Clock\ Per\ Instruction$) , ovvero il numero di cicli di clock mediamente richiesti da un istruzione: $CPI = N_{cc}/N$ dove N è il numero di istruzioni in un programma.

Per calcolare il CPI medio, occorre conoscere il CPI di ogni istruzione, e la frequenza con la quale l'istruzione i-esima viene eseguita F_i .

$$extstyle extstyle ext$$

Da cui:

$$T_{\text{cpu}} = N \times \text{CPI} \times T_{ck}$$

Le architetture RISC, si concentrano nel ridurre il più possibile CPI_i , riducendo il numero di cicli di clock richiesti da ogni istruzione. Il numero ridotto di istruzioni dell'architettura, si risente nella scrittura dei programmi, dove, per svolgere lo stesso compito, più istruzioni sono richieste, aumentando il CPI.

MIPS (Mega Instruction Per Second) e MFLOPS (Mega FLoating Point Operation Per Second) definite come MIPS = $N/(\text{CPU}_{\text{time}}*10^6) = f_{\text{ck}}/\text{CPI}$ sono utilizzate come unità per misurare le prestazioni. Dipendono entrambe dal CPI medio e quindi dal benchmark.

Il numero di MIPS non dipende da N, pertanto a parità MIPS e benchmark otteniamo valori diversi di CPU_{time} se N cambia. Ne consegue che due CPU sono paragonabili con lo stesso benchmark solamente se hanno lo stesso set di istruzioni.

Architetture Pipeline

Questa architettura è la soluzione più efficace per aumentare la velocità di una CPU, aumentando il numero di istruzioni eseguite nell'unità di tempo (throughput). Diversamente dall'architettura multiciclo, tiene le istruzioni separate in più cicli di clock, rendendone possibile la loro esecuzione in parallelo. I segnali sono trasmessi di fase in fase attraverso registri di latch.

In generale, chiamato τ il tempo di clock, supponendo la divisione in k stadi, n istruzioni vengono elaborate in $T_k = (k + (n-1)) \cdot \tau$.

L'aumento di velocità (Speedup) è esprimibile come:

$$S_p = \frac{T_1}{T_k} = \frac{nk\tau}{(k + (n-1))\tau} = \frac{nk}{k+n-1}$$

È facilmente osservabile come come al crescere del numero di stadi k, S_p tende ad n: tutte le istruzioni sarebbero eseguite allo stesso istante. Purtroppo questo è possibile solo nel caso ideale.

Pipeline non ideale

Esistono tre limiti all'aumento del numero di stadi nella pipeline:

- Alee strutturali: due fasi richiedono la stessa risorsa, ad esempio se fetch ed execute sono in esecuzione allo stesso tempo, la richiesta contemporanea dell'ALU crea un conflitto di risorse.
- Alee di dato: l'output di un'istruzione dipende da un risultato non ancora prodotto
- Alee di controllo: si verificano nel caso di jump, quando non è ancora stato determinato l'indirizzo di destinazione

Alee strutturali

Un'immediata soluzione per questo tipo di alee è la duplicazione di risorse richieste (es. due ALU) e l'utilizzo di un architettura di Harvard per supportare multipli accessi alla memoria.

Un'altra soluzione è ritardare l'esecuzione delle fasi che richiedono una risorsa già in uso, da evitare perché porta una riduzione del throughput.

Alee di dato

Chiamate A e B, due istruzioni, dove A precede B, esistono tre tipi di dipendenza:

- RAW (read-after-write) B legge un dato prima che sia scritto da A
- WAR (write-after-read) B scrive un dato prima che sia letto da A
- WAW (write-after-write) B tenta di scrivere un dato prima che A lo abbia scritto

Nel primo caso, prendendo come esempio le istruzioni in successione add r1,r2,r3 e sub r4,r1,r2, il valore di r1 è richiesto dalla seconda istruzione nella fase di execute, ma è salvato dalla prima istruzione solo in fase di writeback.

Un metodo possibile per individuare questo tipo di alea è tenere marcato i registri in utilizzo ed controllare di volta in volta i registri richiesti dall'istruzione corrente. Le possibili soluzioni sono le seguenti:

- Stallo: attendere che una delle due istruzioni termini
- Anticipazione: rendere immediatamente disponibile il dato, senza attendere la fase di WB. Ma risulta un metodo costoso e non banale da implementare.
- Sovrapposizione: Produco il risultato nel fronte di clock di salita e lo leggo nel fronte di discesa (half-clock). Non sempre raddoppiare la frequenza di clock risulta possibile.
- Riordinamento: Vengono eseguite delle istruzioni ortogonali², eseguendo cosi la seconda istruzione solo dopo che la prima abbia effettuato il WB

 $^{^2 \}mbox{non hanno conflitto con le altre istruzioni e non alterano l'output del programma$

Alee di controllo

In caso di jump, il valore del program counter è noto solo in fase di decode, non sapendo a priori da dove continuare l'esecuzione si ha un alea di controllo. È risolvibile introducendo un delay di 1 ciclo di clock, dando il tempo alla CPU di calcolare il valore del program counter, o riordinando le istruzioni, anticipando la decodifica dell'indirizzo di un'istruzione.

Il problema maggiore delle alee di controllo è introdotto dai salti condizionali, nei quali è necessario controllare anche la condizione di salto. In questo caso, il semplice riordinamento delle istruzioni non è possibile.

Per minimizzare il numero di cicli "idle" sono utilizzate tecniche di predizione, per stimare in anticipo se la condizione di salto si verifica. Se queste euristiche funzionano più del 50% delle volte, si misura un aumento di prestazione.

Le tecniche possono essere statiche (i salti si verifichino sempre o che non si verifichino mai), o dinamiche: basate sul comportamento precedente del salto (vedi esempio in figura 2).




Figure 2: Esempio predizione dinamica


Queste predizioni sono salvate in una tabella associativa, dove ad ogni indirizzo di program counter del salto è associato il valore di relativa predizione.

Architetture superscalari

L'architettura appena vista prende il nome di pipeline lineare, non è più utilizzata perché, come visto, lo speedup teorico è ben diverso dal reale. Un altro problema dell'architettura è che ogni istruzione attraversa tutti gli stadi, imponendo un periodo di clock coincidente con il tempo dello stadio più lento (uguale alla multiciclo originale).

La soluzione è quindi introdurre non un parziale parallelismo ma un parallelismo totale, sovrapponendo specifiche fasi delle istruzioni.

Nell'architettura che utilizzeremo come riferimento, solo la fase di execute è in parallelo:



- IU1= ALU, per aritmetica intera (1 cck)
- IU2=ALU, per aritmetica intera, ma operazioni più complesse come moltiplicazione e divisione (2cck)
- FPU=ALU, per virgola mobile (4cck)
- BPU Branch Prediction Unit
- LSU Load Store Unit

Figure 3: Architettura parallelismo di riferimento

Ipotizzando che allo stadio ID (*Instruction Decode*) sia emessa una sola istruzione alla volta, appena messa in esecuzione è eseguita in parallelo con le altre fasi di execute già in esecuzione.

Problemi dell'architettura

- 1. Date due istruzioni i e j, se con i che precede j, se i impiega più cicli di clock di j ad essere eseguita, l'ordine di completamento può risultare invertito.
- 2. Può accadere che due istruzioni richiedano nello stesso istante di passare alla fase di writeback, generando un conflitto di risorse.

Per risolvere il problema 1 esistono tre metodi: il completamento in ordine, dove le istruzioni sono completate secondo l'ordine prestabilito; il buffer di riordinamento, dove le istruzioni una volta completate scrivono il loro output su un buffer in cui vengono successivamente riordinate; ed attraverso l'history buffer, dove lo stato coerente può essere ripristinato in presenza di conflitti.

Reservation Shift register

Il primo metodo, meno efficiente, è realizzabile attraverso un RSR (*Reservation Shift Register*). Per la scrittura in tale registro è utilizzato un metodo di prenotazione. L'RSR è una tabella di colonne:

- V, bit di validità che indica se la posizione corrente contiene informazioni,
- PC il program counter dell'istruzione, necessario per il ripristinare uno stato coerente in caso di predizione di salto errata
- UF (Unità Funzionale) componente che sta eseguendo l'istruzione
- $lacktriangledown R_d$ Registro destinazione del risultato

Il riordinamento richiede diversi cicli di clock, e non risolve il problema 2 nel caso di multiple richieste d'accesso alla memoria, in quanto posso avere una scrittura seguita da una lettura e riscontrare un alea di dato.

Per risolvere questo problema o non si emettono comandi di memorizzazione prima che le istruzioni emesse precedentemente siano completate, o si considera la memoria come un'unità funzionale quindi store occupa una posizione in RSR in modo che questa raggiunga la cima quando tutte le istruzioni precedenti sono completate.

Reordering Buffer

Il ROB (*ReOrdering Buffer*) non è in grado di risolvere i problemi d'accesso al buffer, per questo viene utilizzato un RSR in versione semplificata.

Nella tabella RSR, vengono tenute solo le colonne V ed UF ed aggiunto pROB, un puntatore alla riga della tabella ROB in cui è inserita l'unità funzionale.

Nella tabella ROB, vengono spostati PC e R_d rimossi dal RSR, in aggiunta ad un bit di completamento C (1=istruzione completata) e RIS risultato temporaneo della istruzione.

È gestito come un buffer circolare. Il writeback viene eseguito quando l'elemento puntato dalla testa del buffer circolare è segnato come completato.

History Buffer

È la soluzione più flessibile delle tre, permettendo il completamento delle operazioni fuori ordine. L' History Buffer tiene traccia di tutte le scritture sul register file, fornendo un modo di effettuare un rollback in caso di stato di incoerenza.

HB è gestito come il rob: un buffer circolare di cui ogni riga è costituita dai componenti C, PC, R_d e OLD che contiene il valore del registro di destinazione al momento dell'operazione.

Se alle componenti di HA si aggiunge un ulteriore campo EPR (*Errata Previsione*). Quando un'istruzione di salto arriva in testa ad HB, se EPR=1: Blocco l'emissione di nuovi valori, attendo operazioni ancora attive che vengano completate (svuotamento pipeline), eseguo il rollback fino ad arrivare alla prima istruzione sul percorso sbagliato. L'esecuzione riprende prelevando l'istruzione proveniente dal percorso corretto.

Considerazioni

Abbiamo assunto l'emissione ed il ritiro di un'unica istruzione alla volta. Se viene emessa una sola istruzione alla volta non accadrà mai che vengano eseguite più di un istruzione per clock. Occorre quindi ritirare, decodificare ed emettere più istruzioni in parallelo.

Introduzione ai linguaggi Assembly

Per evitare ai programmatori di ricordarsi a memoria il linguaggio macchina, ogni microprocessore ha un proprio linguaggio assembly, in grado di tradurre con una corrispondenza biunivoca le istruzioni a basso livello o indirizzi di memoria in codice macchina.

Con statement o pseudo-istruzione si intende una riga del programma assembly. A tale riga corrisponde una direttiva dell'assemblatore. Inoltre se a tale direttiva corrisponde un'istruzione in linguaggio macchina, prende il nome di istruzione.

Ogni istruzione è composta da un'etichetta (label) che rappresenta l'indirizzo di memoria in cui l'istruzione è memorizzata, un codice operativo (opcode) simbolo mnemonico per l'operazione e da nessuno, uno o più operandi.

```
label: mov ax, bx jmp label
```

Le etichette sono sostituite automaticamente dall'assemblatore in indirizzi di memoria. Permettono di astrarre gli indirizzi fisici, semplificando la modifica e comprensione del programma.

I codici operativi (es. mov, add ...) sono gli alias dati alle istruzioni eseguibili dalla CPU.

Gli operandi funzionano come argomenti passati ai codici operativi (nel caso di assembly 8086 sono al massimo 2). Durante l'esecuzione del programma, la CPU provvede a reperire il valore degli operandi, che può essere passato direttamente all'istruzione per valore, tramite registro, contenuto in memoria o da una porta di 1/O.

Le pseudo-istruzioni sono utilizzate durante il processo di assemblaggio: esempi sono i segmenti dati, commenti e le macro.

Linguaggio assembly 8086

Specifico per il processore general purpose a 16 bit Intel 8086. Ha 14 registri interni a 16 bit, 7 modi di indirizzamento con capacità di 1Mb.

n	parallelismo del processore	16
n_a	parallelismo della memoria	20
n_d	parallelismo del buffer di dati	16

Table 2: Parallelismi del processore Intel 8086

Tutti i processori Intel sono backward-compatible, per questo i concetti di base per questo processore sono gli stessi utilizzati da un processore moderno.

Il processore 8086 è diviso in due unità funzionali concettualmente separate: la BIU (*Bus Interface Unit*) ed EU (*Execution Unit*). Come dice il nome, la BIU si interfaccia con il bus dei dati attraverso un unico bus in ingresso controllato dal *Bus Control*. L'EU non ha un collegamento diretto con la memoria ed è dedicata ai calcoli.

Siccome il fetch di è in media media più veloce dell'esecuzione, le istruzioni, una volta prelevate dal bus, vengono salvate temporaneamente in una coda (coda di prefetch) in attesa di essere processate dalla EU.

Inoltre questa architettura la BIU ha un sommatore dedicato utilizzato per calcolare il valore dell'IP o l'indirizzo di accesso per i dati in memoria.

EU Control si occupa di decodificare le istruzioni e genera i segnali necessari al resto dei componenti nella EU: op-alu, abilitazioni dei registri (temporanei, generali e di flag). Flag register descrive lo stato dell'ultima operazione effettuata dall'ALU (vedi flag a pag. 18)

Scelte progettuali di un ISA

- dove sono memorizzati gli operandi nella CPU
- con che istruzioni si accede agli operandi
- modello di memoria
- formato delle istruzioni
- modello di indirizzamento (come indicare gli indirizzi di memoria)
- tipo e struttura degli operandi
- tipo di istruzioni previste

Dove sono memorizzati gli operandi nella CPU

Un metodo per memorizzare gli operandi è attraverso lo stack, in questo modo viene garantita un'indipendenza dal register set, ma con lo svantaggio di avere difficoltà di accesso agli operandi. Inoltre dato che il tempo di accesso allo stack è elevato rispetto al tempo di esecuzione si forma un bottleneck.

Un altro metodo è l'utilizzo di un unico registro accumulatore, da cui passano tutte le operazioni. La gestione diventa molto semplice ma è ovvia la formazione di bottleneck.

Il metodo più utilizzato è a set di registri, ovvero gli operandi vengono salvati direttamente nei registri del processore. In particolare, nella CPU 8086, i registri possono essere di tre categorie: general purpose (generici non ortogonali), segment o miscellaneous. I registri sono ax, bx, cx, dx, si, di, bp, sp, tutti a 16 bit. Per i primi 4 è possibile accedere agli 8 bit più e meno significativi, sostituendo alla x una h o una h rispettivamente (es. h per accedere ai primi 8 del registro h ax).

	Registri generici
ax	Accumulatore: registro di base per le operazioni
bx	Base: unico utilizzato per indirizzamenti di memoria
cx	Conteggio: utilizzato per cicli
dx	Dati: utilizzato per indirizzi di istruzioni i/o o overflow
si di	source e destination per operazioni con stringhe di byte
bp	Base Pointer accesso a parametri e variabili di funzioni.
sp	Stack Pointer: puntatore a top dello stack

Registri speciali		
IP	Instruction Pointer	
LAG	Register flag	

Overflow flag	Operazione ha un risultato troppo grande		
Direction	Indica se incrementare / decrementare per le istruzioni con stringhe		
Interrupt Enable	Abilita/Disabilita mascheramento degli interrupt		
Trap	Utilizzato dai debugger, genera un int 3 dopo ogni istruzione		
Sign	1 quando il risultato è negativo		
Zero	il risultato dell'operazione è 0		
Auxiliary Carry	1 quando è presente un riporto tra la parte alta e la parte bassa del registro.		
Parity Flag	1 quando il numero di bit è pari, 0 quando è dispari		
Carry Flag	Riporto o prestito nella parte alta dell'ultimo risultato.		

Table 3: Flag architettura

Modelli di Memoria

Accesso alla memoria

Per scegliere gli operandi con i quali accedere alla memoria, si dividono le ISA in base a due numeri: il **numero di riferimenti diretti in memoria** indicati nelle istruzioni dell ALU ed il **numero di operandi indicati in modo esplicito nelle istruzioni**. Entrambi possono assumere solo valori compresi tra 0 e 3 inclusi.

Ad esempio nelle architetture chiamate *register-register*, il numero di riferimenti diretti in memoria è 0, ed il numero di operandi che indica in modi indicati in modo esplicito è 3. In altre parole le uniche operazioni che possono accedere in memoria sono LOAD e STORE.

Il numero di operandi indicati in modo esplicito indica il numero massimo di operandi specificati in modo esplicito come parametri di una funzione.

Quindi per effettuare un operazione come c = a + b sono necessarie le operazioni:

```
load r1, var1
load r2, var2
add r1, r2, r3
store var3, r3
```

Utilizzando lo stesso esempio per una architettura register-memory, (1, 2) otteniamo:

```
mov AX, var1
add AX, var2; AX funziona sia da sorgente
; che destinazione
mov var3, AX
```

In questo caso posso avere al massimo solo un operando che fa riferimento alla memoria.

Un' ultimo esempio di architettura è la *memory-memory* (3, 3) dove sia sorgente che destinazione sono completamente esplicitati.

Ordinamento della memoria

La memoria è sempre organizzata come un lungo array di celle a 8bit. Quando un dato di lunghezza più grande di 8bit deve essere salvato in memoria, può essere utilizzata sia la codifica **little endian** (memorizza l' Least Significant Bit all'indirizzo più basso), sia la **big endian** (all'indirizzo più basso viene salvato il Most Significant Bit).

Allineamento della memoria

Se la memoria è forzata a salvare i dati in modo allineato, allora riesco a leggere i dati di grandezza maggiore di 1 byte in un **singolo ciclo**. L'unico svantaggio è che per salvare dei dati di grandezza inferiore 4byte, avrò delle celle inutilizzate.

Se la memoria non è allineata, risparmio più spazio in memoria, ma l'accesso può richiedere più di un ciclo di CPU.

Memoria lineare e segmentata

Si definisce con effective address, l' indirizzo reale in memoria.

La riallocazione della memoria (RAM) si intende il riordinamento dei blocchi di memoria, in modo da raggruppare un unico blocco di memoria, tutti i blocchi non utilizzati, isolati dalla memoria in uso.

Il problema che porta con se la riallocazione di memoria, è che una volta che un blocco di memoria viene spostato, tutti gli effective address utilizzati nel codice contenuto al suo interno sono invalidati, e devono essere aggiornati uno ad uno dal processore con il nuovo effective address.

Per questo motivo alcune ISA preferiscono utilizzare un modello di memoria segmentato, in cui il codice utilizza **indirizzi relativi** anziché lavorare direttamente con gli effective address. Per accedere alla memoria attraverso un indirizzo relativo, vengono salvati in due registri (CS: Code Segment e DS: Data Segment) l'indirizzo di memoria da cui partono codice e dati del programma. Al momento di una riallocazione, per un modello di memoria segmentato, l'unica cosa invalidata sono i due registri segmento di ciascun programma.

Modello di memoria Intel 8086

Nel caso di Intel 8086, la memoria viene vista come un gruppo di paragrafi e segmenti: i **paragrafi** sono una zona di memoria a 16bit, i quali non si possono sovrapporre, mentre un **segmento** è un unita logica indipendente formata da locazioni continue di memoria, di dimensione massima 64k, ha inizio ad un indirizzo di memoria multiplo di 16, (in modo da essere allineato ad un paragrafo) ed a differenza dei paragrafi, sono sovrapponibili.

La dimensione massima di un segmento (64k) deriva direttamente dalla dimensione massima che può avere un indirizzo relativo. Dato che l'accesso ad un indirizzo avviene attraverso i registri, la dimensione massima è 2^n , e per Intel 8086: $n=16 \Rightarrow 2^{16}=64k$.

L'indirizzo di inizio di un segmento è salvato in un indirizzo di memoria a 20bit, ed è ottenuto da un registro a 16bit moltiplicato per 16.

La sovrapposizione dei segmenti era utilizzata in DOS nel tipo di eseguibile '.com', file che utilizzavano il modello di memoria 'tiny'. Prevedeva un unico segmento a cui corrispondevano DS SS (Stack Segment) e CS. I segmenti erano sovrapposti solo come indirizzo, non come dati. Siccome tutto era contenuto in un unico segmento, tra codice, dati e stack non era concesso di superare i 64k.

Modalità di Indirizzamento

Formato di Istruzione

Per definire un' istruzione all'interno del linguaggio, è necessario definire: il **codice operativo** (numero operandi espliciti), gli operandi ed il risultato e l'indirizzo della prossima istruzione. Per salvare tutte queste caratteristiche in memoria, diventa fondamentale definire un formato in cui codificare e decodificare l'istruzione.

Modalità di indirizzamento

La modalità di indirizzamento decide come indicare l'indirizzo in memoria in cui prendere i dati.

Indipendentemente dal tipo di memoria utilizzata (lineare, segmentata...) e dal tipo di operazione da effettuare, per indicare all'istruzione richiesta dove trovare l' operando, posso:

- passarlo attraverso un registro
- passarne il valore all'istruzione (modalità immediata)
- leggerlo dalla memoria

Quello che cambia tra le varie ISA sono quante e quanto complesse sono le operazioni per l'accesso alla memoria. Più modalità di indirizzamento ho più diventa facile l'accesso, ma allo stesso tempo aumenta la complessità della rete logica.

Esistono diverse opzioni per quanto riguarda alla lettura dell' operando dalla memoria. In caso di accesso **diretto** viene indicato l'indirizzo a cui prendere il dato in memoria. Diversamente se viene utilizzata una modalità di indirizzamento **indiretta** viene indicato l'indirizzo di memoria dell' operando in un registro.

Entrambi gli approcci diretto ed indiretto possono combinarsi nella modalità di indirizzamento **base** dove il registro base utilizzato come offset è unito ad un indirizzo diretto per trovare la posizione in memoria dell' operando.

Esiste un ulteriore versione non implementata in tutte le ISA chiamato **indiciato**: indico due registri e l'indirizzo in memoria dell' operando è la somma dei due registri. Viene chiamato in questo modo perché il primo registro funziona da registro base, mentre il secondo si comporta da indice (es. Accesso ai dati di un vettore).

Altre tipologie di indirizzamento, (meno frequentemente adottate dalle ISA) sono: L'accesso **indiretto** dove viene indicata la cella di memoria contenente l'indirizzo dell' operando, la modalità di indirizzamento **scalato** che si comporta esattamente come l' indiciato, ma viene specificato un ulteriore valore di offset, e per finire le modalità di **autoincremento** e **autodecremento**, le quali funzionano esattamente come la modalità d'accesso tramite registro, solo che dopo la letture il valore contenuto nel registro viene automaticamente incrementato o decrementato.

Le modalità di accesso possono essere combinate: mov AX [12 + BX + SI] .

Tramite registro	mov BL AL		
Immediato	mov BL, 12		
Diretto	mov AX, [12]		
Indiretto tramite registro	mov AX, [BX]		
Indiretto tramite indice	mov AX, [SI]		

Figure 4: Rispettive istruzioni Assembly

Se nella modalità di indirizzamento è presente il registro **BP**, il segmento di riferimento sarà **SS** (l'indirizzo è relativo allo stack), altrimenti il riferimento sarà sempre **DS** (segmento dati).

Se si vuole comunque accedere ad un altro segmento di memoria, è possibile effettuare un segment override, specificando il segmento di memoria dove si vuole accedere: mov AX, [CX:BX + 5].

Modi di indirizzamento nel trasferimento di controllo

Con questo nome si intende come indicare il valore del program counter (o instruction pointer) al momento di un salto.

Normalmente viene indicato in modo diretto dalla istruzione di jump, e può essere espresso sia in modo assoluto, che in modo relativo. Nell' ISA Intel è disponibile anche gli indirizzamenti intrasegment ed intersegment, sia in modo diretto che indiretto.

Vengono chiamati intrasegment i salti che si trovano e terminano nello stesso code segment, mentre intersegment i salti che riguardano terminano in un code segment differente da quello di partenza. A seconda dei casi si può avere un indirizzamento diretto o indiretto, ovvero viene indicato direttamente il termine del salto o l'indirizzo di termine è contenuto in un registro.

Modi di indirizzamento I/O

Dal punto di vista dell' ISA esistono due metodi di indirizzamento: il **memory mapped I/O**, dove gli indirizzi per l'interazione con i dispositivi I/O sono contenuti in memoria, e **separated I/O**, dove gli spazi di indirizzamento I/O sono separati dalla memoria, per accedere ai dispositivi ho istruzioni diverse (in e out).

Per comunicare con i dispositivi I/O è possibile utilizzare un metodo ad indirizzamento diretto: in AL, 100 , ma l'indirizzo massimo è limitato a 256. Se si vuole utilizzare indirizzi con valori maggiori a 256, è necessario utilizzare un metodo ad indirizzamento tramite registro. Il registro (a 16b) dedicato a queste operazioni è DX.

Tipi e struttura degli operandi

Sono i tipi di dato supportati dall' ISA. Possono essere di tipo intero (signed/unsigned), floating point (single, double o extended precision), caratteri (ascii/unicode), bool o multimediali.

Ed ovviamente è necessario scegliere quali operazioni sono previste dall' ISA per lavorare con i tipi di dato supportati.

Linguaggio Assembly 8086

In due parole

Non è case sensitive.

Ogni statement è terminato da \n , lo statement può proseguire alla riga successiva solo se questa comincia con il carattere & .

Gli identificatori hanno una lunghezza massima di 31 caratteri ed il nome non può iniziare con un numero.

Tipi di costante

```
mov ax, 13
mov ax, 13h
mov ax, 00100B
mov ax, 130

mov ax, 130

mov ax, 2.34
mov ax, 112E-3

mov ax, 112E-3

; costanti carattere
mov ax, 'test'
; o anche stringa
```

Istruzioni per il trasferimento dati

```
mov dest, sorg ; sposta il contenuto del secondo operando ; nel primo mov [bx], al ; salva nell'indirizzo indicato da BX il ; valore di al xchg dest, sorg ; scambia il contenuto dei due operandi push wOrd ; inserisce una word nello stack pop wOrd ; estrae una word dallo stack in accum, porta ; legge un dato dalla porta specificata out porta, accum ; scrive un dato sulla porta specificata
```

Si ricorda che istruzioni come mov [bx], [si] non sono permesse perché siccome non stiamo utilizzando una macchina memory-memory, si può avere al più 1 riferimento alla memoria nella stessa istruzione.

Esistono altri trasferimenti non ammessi dalla mov:

• mov ds, 100, modificare direttamente il valore di un registro. Occorre utilizzare un registro general purpose:

```
mov ax, 100
mov ds, ax
```

- mov dx, es, trasferimento da segment register a segment register.
- mov cs, 100, qualsiasi trasferimento che abbia cs come destinazione. Ovvero cambiare il codice in esecuzione.

Lo stack pointer sp parte con valore iniziale 0xffff, ad ogni istruzione push, sp diminuisce di 2, mentre ad ogni pop aumenta di 2.

Quando tolgo i dati dallo stack con pop, la cella di memoria non viene azzerata.

Istruzioni di aritmetica binaria

Operazioni di aritmetica binaria

```
; Operazioni ad 1 parametro
; Decrementa di 1 var1
dec var1
mul sorg ; Moltiplicazione sorg * al oppure sorg * ax
div sorg ; Divisione: sorg / al oppure sorg / ax
imul sorg ; mul con segno
idiv sorg ; mul con segno
; Operazioni a 2 parametri
add dest, sorg ; Salvano entrambe il risultato dell'
sub dest, sorg ; operazione in `dest`
cmp dest, sorg ; uguale a sub ma non salva il
             ; risultato in dest
adc dest, sorg ; add with carry: dest = dest + sorg + carry_flag
sbb dest, sorg ; sub with carry: dest = dest - sorg - carry_flag
```

NOTE

Nelle operazioni a due parametri, entrambi i registri devono avere stessa dimensione. Ad esempio add AX, BL non è permesso.

Nel caso in cui div sia troppo grande per essere contenuto nel registro destinazione, o il divisore sia 0, viene generato un int 0h (Divisione per zero).

Sono supportati i formati **signed**, **unsigned**, numeri decimali **packed** ³ e **unpacked** ⁴. Nel caso di numeri decimali unpacked, i 4 bit superiori devono essere a 0 se il numero è usato in un'operazione di moltiplicazione o divisione.

Operazioni su 32 bit

Considerando come unico numero a 32bit i registri bx e ax (con 16bit più significativi salvati in ax e 16 meno significativi salvati in bx), ed un altro numero a 32bit salvato in analogo modo in dx cx, somma e sottrazione possono essere eseguite nel seguente modo

```
add ax, cx ; Somma parti meno significative
adc bx, ds ; Somma parti più significative con carry

sub ax, cx ; Analogo per sottrazione
sbb bx, ds
```

³Ogni byte contiene due numeri decimali, la cifra più significativa è allocata nei 4 bit superiori. Es: 35=0011.0101

⁴Ogni byte contiene un solo numero decimale BCD nei 4 bit inferiori. Es: 35=0000.0011 0000.0101

Moltiplicazione e Divisione

Esistono due tipi, quelle che operano con segno (imul e idiv), e quelle che operano in modo unsigned (mul e div).

Prendono un solo operando, che può essere un registro generale o una variabile. Il secondo operando viene scelto dinamicamente in base alla dimensione del primo. Nel caso di moltiplicazione:

- se è di tipo byte: 8bit, il secondo è al, ed il risultato è salvato in ax
- se è di tipo word: 16bit, è ax ed il risultato è messo in dx : ax 5
- se è di tipo **dword**: 32bit

Se viene preso dalla memoria è necessario specificare manualmente la dimensione attraverso le keyword elencate sopra (es: mul word [0100])

In caso di divisione le operazioni di tipo byte utilizzano ax come secondo operando, e salvano risultato e resto in al ed ah rispettivamente. Per operazioni di tipo word, dx: ax è il secondo operando, resto e risultato sono salvati in dx e ax.

Esempio di divisione a 16 bit

```
mov dx, 0234h
mov ax, 5678h
mov cx, 1000h
div cx

; dx = 678
; ax = 2345
```

Se dx fosse maggiore di 1000h, il risultato della divisione risulterebbe a 20byte e non sarebbe possibile salvarlo in ax. Quindi genera un interrupt.

Operazioni su numeri decimali

Esistono istruzioni che lavorano con i numeri salvati in formato packed ed unpacked, ma non prendono parametri, dato che lavorano solamente attraverso i registri AL

- AAA converte il risultato di una somma in decimale unpacked
- AAS converte il risultato di una sottrazione in decimale unpacked
- AAM converte il risultato di una moltiplicazione in decimale unpacked
- AAD converte il dividendo di una divisione da decimale unpacked a binario
- DAA converte il risultato di un addizione in decimale packed
- DAS converte il risultato di una sottrazione in decimale packed.

 $^{^{5}}$ Indico con ax:bx, un numero i cui bit più significativi sono salvati in ax, ed i bit meno significativi sono salvati in bx.

Trasferimento di controllo

Salti

Tutti i salti prendono come unico argomento l'indirizzo di destinazione. L'istruzione per il salto incondizionato (equivalente a goto in C) è jmp . Esistono anche i salti condizionati, i quali solitamente sono preceduti da un'istruzione cmp .



Esempio di utilizzo di salti condizionati

CALL e RET

Una procedura è una label, la cui chiamata corrisponde ad un salto incondizionato, i parametri sono passati via stack. La differenza da un normale salto incondizionato è che al momento di una call, è salvato l'instruction pointer nello stack.

Una procedura, nel caso sia all'interno di uno stesso segmento di codice (inter-segment) è detta di tipo **NEAR**, mentre se può esser chiamata all'interno di un segmento di codice qualsiasi (intra-segment) è detta di tipo **FAR**.

Nel momento in cui effettuo una call di tipo NEAR, l'unica cosa che cambia è l'instruction pointer, dato che non cambia il segment. Diversamente se effettuo una call FAR, siccome cambia anche il code segment, viene anch'esso pushato all'interno dello stack.

```
start: call function

halt: mov ax, 4c00h
    int 21h

function: mov ax, 10h
    ret
```

jmp e call hanno la stessa sintassi. Per questo se confuse il compilatore non dà errore. Se una funzione è invocata con jmp l'istruzione ret fa comunque il pop di un valore dallo stack e cambiato l'instruction pointer.

LOOP

L'istruzione loop etichetta o loope etichetta è equivalente ad effettuare le operazioni:

```
dec cx
cmp cx, 0
je etichetta
```

Esistono anche le varianti: loopz e loopne che controllano inoltre lo zero flag. Esempio di utilizzo di loop :

```
start: mov ax, 0h
    mov cx, 10h
cycle: add ax, 10h    ; Eseguita 10h = 16 volte
    loop cycle
```

INT ed IRET

Gli Interrupt interrompono l'esecuzione normale del programma. Possono essere di tipo hardware o invocati via software (es, tramite istruzione int) Il programma, una volta fermato, passa il controllo ad una procedura di tipo FAR, chiamata RRI (*Inserire acronimo*). Al termine dell'esecuzione di questa procedura è eseguita l'istruzione iret .

Dato che il programma è interrotto e deve riprendere la sua normale esecuzione, al momento di un'interrupt vengono eseguite in ordine le operazioni di:

- Salvare nello stack il register flag (pushf)
- Trap Flag = 0 (disabilita esecuzione step by step per ragioni di sicurezza), e IF = 0 (Interrupt Flag = 0, per evitare l'interruzione di altri interrupt mascherabili).
- Salvare nello stack CS e carica CS della RRI
- Salvare nello stack IP e carica IP della RRI

L'istruzione duale iret, recupera le istruzioni di IP, CS e register flag precedentemente salvate nello stack.

Esistono due possibili categorie di interrupt:

- Interrupt BIOS, che dal nome agiscono direttamente a livello di BIOS. Esempi sono la 10h per l'output su video e la 16h per l'input da tastiera.
- Interrupt DOS, che agiscono a livello di sistema operativo. Esempio è 21h, utilizzata sempre per I/O da tastiera e terminazione processo.

Ogni interrupt ha un elenco di funzioni, ed il registro ah specifica quale utilizzare.

Code	Function	Description	Info	
10h	0Eh	Write chatacter on TTY	AL = Character ASCII code	
			$BH = page \; number \; (0 \; current \; page)$	
			BL = foreground color (only gui mode)	
16h	00h	Keyboard Read	$AL = Read \; ASCII \; code$	
			AH = scan code (specifies input source)	
21h	01h	Keyboard Read and echo	AL = Read ASCII code	
21h	02h	Character Output	DL = ASCII Code	
21h	09h	Print string ($\$=$ end)	$DX = String\;Addr$	
21h	4Ch	Terminate Process and EXIT	AL = Exit Code	

Esempio di utilizzo interrupt

```
CPU 8086 ; direttiva per il processore, indica che si ; scrive codice asm 8086 non necessaria

Start: mov ah, 00h int 16h ; lettura da testiera

cmp al,1bh ; check if input == esc je Exit

mov ah, 0eh mov bx, 00h ; on page 0 int 10h ; Print to video
```

```
jmp Start

Exit: mov ax, 4C00h
   int 21h  ; Return 0
```

Definizione Dati

La sintassi utilizzata per definire un dato in assembly è necessaria una label, non richiesta ma utile per avere un riferimento per accedere al dato (facoltativo); il tipo del dato, ed i valori per l'inizializzazione, che possono essere uno o più separati da virgola.

I tipi di dato a disposizione sono DB (Define Byte 8bit), DW (Define Word 16bit) e DD (Define doubleword 32bbit).

Per dichiarare dei dati evitando l'inizializzazione è possibile utilizzare rispettivamente RESB , RESW e RESW .

```
ByteVar: DB 0 ; Byte inizializzato a 0
ByteArray: DB 1,2,3,4 ; Array di 4 byte
String: DB '8086',0dh,0ah ; Array di 6 caratteri (4 + CR/LF)
FiveTh: DW 100*50 ; Assegnamento risultato operazione
Zeros: times 256 DB 0 ; Array di 256 0

Table: RESB 50 ; Array di 50 byte non inizializzati

NearPtr: DW String ; Contiene l'offset di String (NEAR)
FarPtr: DD String ; Contiene offset ed indirizzo del segmento ; di String (FAR)
```

Esempio utilizzo Variabili

```
CPU 8086
; Program to check if the same character is pressed twice
SECTION data; definisce il segmento dati
UserChr: RESB 1
SECTION text
..start: ; definiisce inizio del main
          mov ax, data
         mov ds, ax
          mov si, IntroMsg
          call PrintMsg
          call Read
          mov [UserChr], al
          call Read
          cmp al, [UserChr]
          jne DiffChr
```

```
SameChr: mov si, SameMsg
          call PrintMsg
          jmp End
DiffChr: mov si, DiffMsg
          call PrintMsg
End:
         mov ax, 4c00h
          int 21h
; Read char with int16
Read: mov ah, 00h
          int 16h
          ret
; Print Message pointed by si
PrintMsg: mov ah, Oeh
          mov bx, 00h
p_loop: mov al, [si]
          int 10h
          inc si
           cmp al, 0
           jne p_loop
```

All'inizio del programma è richiesto che DS punti alla sezione dei dati per accedere alle variabili dichiarate

Istruzioni di logica binaria

```
and dest,sorg

not dest
or dest,sorg

test dest,sorg

xor dest,sorg
```

and, not, or, xor eseguono l'operazione logica sui bit dei registri forniti come parametro. test funziona come and modifica i flag ma non salva il risultato. È spesso utilizzato per controllare se determinati bit siano ad 1 es: test al, 0010000b.

Shift e rotate

```
shl dest, count

shr dest, count

sar dest, count

rol dest, count

ror dest, count

ror dest, count

ror dest, count
```

Gli shift aritmetici sar e sal si differenziano dagli shift logici shl e shr perché il bit di segno non viene shiftato, rimanendo fisso di posizione.

Nelle istruzioni rcl ed rcr il bit shiftato viene prima inserito nel flag di carry ed alla rotazione successiva inserito nell'estremo opposto del byte. Le istruzioni rol e ror il bit shiftato viene inserito immediatamente nell'estremo opposto, inoltre viene salvato anche nel carry flag.

Se viene specificato CPU 8086, nel caso in cui dest sia diverso da 1, è richiesto passarne il valore attraverso il registro cx.

Esempio

```
SECTION data
number: DB 10010111b

SECTION code
..start:
    mov ax, data
    mov ds, ax

mov dl, [number]
```

```
call DlRepr ; dl=10010111b
       mov dl, [number]
       shl dl, 1
       call DlRepr ; dl=00101110b
       mov dl, [number]
       ror dl, 1
       call DlRepr
                       ; dl=11001011b
End:
       mov ax, 4c00h
       int 21h
; Print binary value of dl
DlRepr: mov cx, 8
       rol dl, 1 ; Start printing from MSB, equivalent of ror dl, 7
       mov ah, Oeh
       xor bx, bx
r_loop: mov al, dl
       and al, 1 ; Get LSB add al, '0' ; LSB to Ascii
       int 10h
       rol dl, 1 ; Rotate number to next digit
       loop r_loop
       mov al, Odh ; Print New line (CR+LF)
       int 10h
       mov al, Oah
       int 10h
       ror dl, 1 ; Restore dl to orignal value
```

Operazioni su stringhe di dati

Ogni tipo di dati, composto da più di un valore è trattato come una stringa di dati. Considerando quindi due stringhe str1 e str2 ho a disposizione le operazioni:

cmps	Compare String		
movs	Move string		
lods	Load string, carica primo elemento della stringa in al / ax		
stos	Store al / ax nell'indice indicato dalla stringa		
scas	Scan string, confronta al / ax con una stringa		

Per tutte queste operazioni, l'indirizzo della stringa sorgente è sempre [ds:si], mentre quella destinazione [es:di]. Gli indirizzamenti ds e es sono indicati da due registri differenti per permettere spostamento di dati tra due segmenti di memoria differenti.

Inoltre ogni operazione ha una sua forma con $\mathfrak b$ o $\mathfrak w$ indicati al termine, per esplicitare operazioni su byte o word.

Le operazioni operano su singoli elementi della stringa, ad esempio se eseguita movsb solo un byte è spostato da sorgente a destinazione, ed il registro cx è incrementato/decrementato di 1. Per questo motivo esistono le funzioni di utilità che prendono come unico operando le istruzioni precedenti:

```
      rep , repz , repz
      Ripetono l'operazione fino a quando cx != 0 e zf=1 decrementando cx

      repne , repnz
      Ripetono l'operazione fino a quando cx != 0 e zf=0 decrementando cx
```

Le doppie condizioni d'uscita servono per uscire dalla ripetizione quando termino l'operazione o quando trovo un confronto positivo nel caso di cmps / scas. In altre parole nel caso di cmps tra due stringhe utilizzo repe quando voglio trovare il primo elemento diverso, e repne quando voglio trovare il primo elemento uguale.

Di default tutte queste operazioni incrementano l'indirizzo cx, scorrendo le stringhe da sinistra a destra. Per invertire il senso di scorrimento è necessario mettere ad 1 DF (*Direction Flag*).

Esempio con lodsb

```
CPU 8086

SECTION data
Msg: DB "Test String",0

SECTION code
..start:

mov ax, data
mov ds, ax

xor bx, bx
```

```
mov ah, 0eh

mov si, Msg

l_print: lodsb
int 10h

cmp al, 0
jne l_print

l_end: mov ax, 4c00h
int 21h
```

Istruzioni per il controllo dei flag

clc / stc	Clear/Set Carry Flag	lahf	Load flag in ah
cld / std	Clear/Set Direction Flag	sahf	Store ah into flag
cli / sti	Clear/Set Interrupt Flag	popf	Pop flag from stack
cmc	Complement Carry Flag: (Toggle cf)	pushf	Push flag into stack

Le istruzioni lahf e sahf funzionano operano solo sui flag di stato: SF, ZF, AF, CF e PF. Istruzioni come clc, stc e cmc sono usate per operazioni aritmetiche a più byte.

Passaggio di parametri con stack

Per effettuare passaggio di parametri ad una funzione, oltre ad utilizzare registri o variabili in memoria, è possibili utilizzare lo stack.

```
push ax
push bx
call funct
add sp, 4
```

Una volta caricato un parametro nello stack con push è necessario, una volta invocata la funzione, ritornare il valore dello stack pointer al valore originario, presente prima di push. Per effettuare l'operazione viene solitamente utilizzata un add e non pop per evitare di "sprecare registri".

Si che viene **sommato** e non sottratto 2 per ogni numero di parametri passati alla funzione, perché il valore dello stack pointer parte inizialmente dal valore 0xFFFF, crescendo verso 0x0000.

Per recuperare i parametri dallo stack, viene utilizzato il base pointer bp, dato che sp può essere soggetto a variazioni all'interno della funzione. Inoltre, l' operazioni come [bp] fanno riferimento direttamente allo stack segment, diversamente da quelle come [bx] che fanno riferimento al data segment.

Recupero di valori dallo stack

Memorie

Distinzione delle memorie

Una memoria è un'unità logica, dedicata alla memorizzazione dei dati nel calcolatore. Diversi tipi di memoria, sono distinti in base a:

- Capacità: numero delle parole memorizzabili
- Caratteristiche fisiche:
- Organizzazione:
- Modalità d'accesso: in quale modi si accede ai dati in memoria
- Prestazioni

Le modalità d'accesso sono

- Sequenziale: per accedere ad un dato in una posizione fissa è necessario leggere tutti i dati precedenti (cassette mangianastri)
- Diretto: è possibile accedere direttamente alla posizione in memoria, in molti casi però il tempo d'accesso è dipendente dalla posizione del dato rispetto alla posizione appena letta o scritta (cd)
- Casuale: un accesso diretto con tempo d'accesso costante (RAM, ROM)
- Associativo: si accedono agli indirizzi di memoria attraverso delle chiavi (hash), per controllare se un dato è presente vengono controllate tutte le locazioni esistenti.

Per misurare le prestazioni di una memoria, esistono diversi parametri, uno di questi, come citato al punto precedente è il tempo d'accesso, ovvero il tempo impiegato dalla memoria per raggiungere l'indirizzo da quando è fornito.

Il tempo di ciclo $T_{\rm rc}$ è definito come il tempo di accesso più il tempo necessario per terminare l'operazione prima di poter compiere un altro accesso.

Mentre la velocità di trasferimento (bit rate) è l'inverso del tempo d'accesso, misurando il numero di bit trasferiti.

Solitamente sono tutti dati imposti dalla CPU, a cui la memoria si adegua o introduce ritardi.

Organizzazione delle memorie