
## Capítulo 9: VHDL

## Relatório capítulo 9: VHDL

Aluno: Alexandre Hoffmann Genthner

**Matrícula:** 16103372

• Diagrama de estados do circuito:



• Resultado final da simulação do arquivo <code>multi\_modo.vhd</code>, passando por 6 estados:

<b>≨</b> 1 ×	Ms	sgs												
/multi_modo/mmCLK	0													
/multi_modo/mmRST	0													
/multi_modo/mmENA	0											$\overline{}$		
	00	01					11	00	11		X	00		
<b>I</b> → /multi_modo/mmIn	42	13170	Į0		42									
_ /multi_modo/mmOut	546	X	0				42	 84	126	252	X	504	5-	46
<b>-</b> → /multi_modo/mm_muxA	588	X	0		42		84	126	168	294		546	5	38
→ /multi_modo/mm_muxB	42	13170	10		42									
<b>-</b>	273	X	0				21	42	63	126		252	2	73
→ /multi_modo/mm_muxD  → /multi_modo/mm_muxD	1092	X	0			1	84	 168	252	504		1008		092
<b>Ⅲ</b> -♦ /multi_modo/mm_registerIn	588	13170	[0		42		84	 126	252	504		546	50	
<b>I</b> I → /multi_modo/mmPreOut	546	X	0				42	84	126	252	X	504	. 5	16