

Universidad Tecnológica Nacional Regional Buenos Aires

ELECTRÓNICA APLICADA II

Proyecto Integrador: Amplificador de Audio de Baja Potencia

Grupo N°1 - Curso: R4053

Alumno	Legajo
Alessandro Ghezzo	159281-6

Docentes

Ing. Gustavo Randazo

Ing. Eduardo Jose Marchionni

Índice general

1.	Intr	oducci	on	3
	1.1.	C	,	3
				3
		1.1.2.	Particulares	3
	1.2.	Objeti	vo	4
2.	Dise	eño del	Amplificador	5
	2.1.	Descri	pción	5
	2.2.	Etapa	de Salida	6
		2.2.1.	Calculo de la Tensión y Corriente de Salida Máxima	7
		2.2.2.	Calculo de las Resistencias de Protección térmica	9
		2.2.3.	Elección de los transistores	0
		2.2.4.	Multiplicador de Tensión	.1
		2.2.5.	•	3
	2.3.	Etapa		5
	2.4.	_	-	6
	2.5.	_		6
		2.5.1.		6
		2.5.2.	Malla Beta	8
	2.6.			9
3.	Sim	ulaciór	$_{1}$	1
•	~	3.0.1.		21
		3.0.2.	±	22
		3.0.3.	r	23
		3.0.4.		27
		3.0.5.		30
		3.0.6.	1	81
4.	Ten	ıperatı	ıra 3	2
5.	Dise	eño C <i>A</i>	AD 3	3
		5.0.1.		3
		5.0.2.		3
		5.0.3.	-	34
		0.0.0.		35

	5.0.5. Fé de erratas PCB CAD	37
6.	Implementación en PCB Experimental 6.0.1. MOSFET	38
7.	Bibliografía	40

Capítulo 1

Introduccion

1.1. Consignas

1.1.1. Generales

- Consignas generales a cumplir para todos los grupos de laboratorio:
- Todos los amplificadores en su diseño deben cumplir con las siguientes exigencias:
 - THD < % 1
 - Fcif \geq 20 Hz
 - Fcsf \geq 20 KHz
 - Riaf $\geq 80 \text{ K} \Omega$
- Cada grupo de trabajo deberá armar y probar el amplificador de audio según se le solicite en la consigna respectiva y simular tanto el equipo que arme como el "recíproco" que le toque, en lo que respecta a su etapa de salida.

Por ejemplo: si el amplificador para armar tiene una etapa de salida bipolar, el informe debe contemplar la simulación tanto del que armó, como el de una etapa de salida con MOS de enriquecimiento. Además, en dicho informe, debe haber una tabla comparativa de los datos obtenidos, tanto medidos, como simulados.

1.1.2. Particulares

- Datos para el armado y puesta a punto del amplificador de audio:
 - Po = 10W
 - Se = 200 mV
 - Tamb = $40 \, ^{\circ}$ C

- $RL = 8 \Omega$.
- Con entrada NORMAL y ETAPA DE SALIDA MOSFET.
- Informe del TP INTEGRADOR con simulaciones del circuito con salida MOS y con salida BIPOLAR como se aclara en párrafos precedentes.

1.2. Objetivo

- Obtener algunos datos para observar semejanzas y diferencias en los resultados previstos y otros datos de interés.
- Verificar la teoría y cálculos con las simulaciones.

Capítulo 2

Diseño del Amplificador

2.1. Descripción

- Nuestro diseño se basa en 3 etapas y realimentación negativa:
 - Etapa de Pre-excitadora (Pre amplifier)
 - Etapa Amplificadora (Driver)
 - Etapa de Salida (Power)
 - Realimentación (Feedback)





Diagrama en bloque

2.2. Etapa de Salida

- Comenzamos nuestro diseño pensando en la etapa de salida, siendo esta la más importante en términos de potencia que maneja y disipación de energía.
- El requerimiento en el que nos basamos será la potencia a la cual someteremos al parlante del amplificador, representado por una resistencia de carga de 8 Ω .
- Elegimos una de transistores complementarios en modo colector común para que cada uno opere sobre medio ciclo de la señal de entrada, de esta manera mantenemos el consumo estático nulo (o muy bajo dependiendo de si utilizamos clase B o AB se explicará más adelante en el proyecto) y generamos una ganancia de corriente sobre la carga para llegar a la potencia requerida.



Etapas de Salida TBJ y MOS


2.2.1. Calculo de la Tensión y Corriente de Salida Máxima

- Nuestro requerimiento de Potencia de salida es de 10 W.
- Utilizamos esto para calcular la tensión de salida máxima y la fuente que vamos a necesitar.

Par de Transistor Bipolar de Juntura

$$\begin{split} Po &= \frac{Vo_{ef}^2}{R_L} = 10 \\ Vo_{ef} &= \frac{Vo_{max}}{\sqrt[2]{2}} \\ Vo_{max} &= \sqrt[2]{P_o \times R_L \times 2} = 12,65V \\ Io_{max} &= \frac{12,65}{8} = 1,58A \end{split}$$

Para el calculo de la tensión de la fuente consideramos un semi-ciclo de la señal donde Q1 conduce y Q2 está al corte:



$$Vcc = 2 \times V + = 2 \times (1,58A \times (8+0,39) + V_{sat}) = 30,5$$

Finalmente adoptamos una fuente de 35 V como factor de seguridad y por ser un valor más tipico.

$$V_{sat} = 2.0 \ V dc_{(MAX)} \ @I_C = 3A_{DC}$$

Par de Transistor MOSFET

- Para la salida MOSFET el cálculo es similar:
- La V_{omax} y I_{omax} coinciden con nuestro planteo anterior.
- El mismo caso para las resistencias de protección térmica.
- La alimentación debería modificarse dado el planteo debajo pero mantendremos la fuente de 35V para mantener un solo diseño apto para ambas salidas.

$$Vcc = 2 \times V + = 2 \times (1,58A \times (8+0,39) + VDS_{ON}) = 13,21 \times 2 = 26,4V$$

2.2.2. Calculo de las Resistencias de Protección térmica

- Las resistencias a ambos lados de los transistores de salida son Termistores del tipo PTC (Positivite temperature coefficient¹), que van a aumentar su impedancia a medida que la temperatura aumente para mantener la corriente constante.
- Se calculan como:
 - • Rp_{max} es un 10 % de la carga.
 - • Rp_{min} es un 5% de la carga.

El valor comercial más proximo es 0.39 - Es aceptable.

$$Rp1 = Rp2 = 0.39$$

Potencia disipada

La potencia que van a disipar va a ser de:

$$\boxed{ (\frac{Io_{max}}{2})^2 \times Rp = 0.48W }$$
 Comercial 20% - 1 W

1 - Termistores PTC - https://en.wikipedia.org/wiki/Thermistor

Elección de los transistores 2.2.3.

Par de Transistor Bipolar de Juntura

Elejimos los transistores de salida teniendo en cuenta 4 factores:

- $\bullet Ic_{max} > 1.6A$
- $\bullet BV_{ceo} > \frac{35V}{0.75} = 46,66V$
- $\bullet Pdav_{max} > \frac{(1,1*V_{cc})^2}{40*0,8R_L} = 3,975W$
- $\bullet hFE-Elmasalto$

Transistor	Icmax	BVceo	Pdavmax	hFE
BDW93/94C	12A	100V	80W	1000
TIP102/107	8A	100V	80W	1000
TIP122/127	5A	100V	65W	1000

- Esta tabla corresponde a los transistores que electrocomponentes dispone publicados y, debido a la falta de stock del BDW93C y del TIP107, elegimos los transistores TIP122 y TIP 127 como par complementario de la etapa de salida
- El par complementario TIP 122 / TIP 127 de tipo D'Arlington cumple todos nuestros requerimientos y nos da un hFE alto.

Par de Transistor MOSFET


- Aplicamos los mismos criterios que la selección de TBJ pero con sus parámetros análogos.
 - $BV_{VDS} > \frac{Vomax}{0.75} = 16.86V$ $I_{D_{MAX}} \geq 2A$

 - $-Pd_{MAX} \ge \frac{(1,1 \times Vcc)^2}{40 \times 0,8 \times 8\Omega} > 4,25W$
- Elegimos el par de transistores MOS de potencia IRFP240/IRFP9240 por su disponibilidad en el mercado y porque satisface nuestros requerimientos.
 - $BV_{VDS} \simeq 200V$


 - $I_{D_{MAX}} \simeq 18 A$ 40° C $Pd_{MAX} \simeq 150 W$ 40° C
 - $-g_{fs}=6.9[S]$
 - $-V_{DS_{ON}} = R_{DS_{ON}} \times I_{omax} = 284mV$
 - $-V_{GS_{ID=1,6A}} = 4.5V$

2.2.4. Multiplicador de Tensión

- El efecto de distorsión por cruce ocurre en los amplificadores de tipo B cuando al variar la señal de entrada se genera la transición de corte a la zona activa. Dado que el transistor que pasa de corte a activo tiene que superar su tensión de umbral V_{SAT} sin una pre-polarización se produce el siguiente efecto que puede ser desagradable para el oido (como un zumbido):



- Para evitarlo, lo que hacemos es mantener una diferencia de potencial entre las bases de ambos transistores muy cercano a su V_{SAT} , de esta manera se subsanar el efecto a costo de un consumo de corriente estático relativamente bajo.
- Existen varias maneras de hacerlo, desde un resistor variable, varios diodos o el 'multiplicador' en base a un BJT, elegimos ir por este último.
- La leve polarización hace que denominemos al amplificador como clase AB.




Calculo

- El multiplicador tiene una relación de: $\Delta V = V_{BE} \times (1 + \frac{Ra}{Rb})$
- Para el caso del MOSFET

- V and er caso der MOSFET

 V mult = $2 \times V_{GS} + 2 \times V_{rp} = 10,43V$ $V_{oEST} = \frac{V_{cc}}{2} = 17,5V$ $V_{mult-} = V_{oEST} (V_{GS} + V_{RP2}) = 9,75V$ $V_{mult+} = V_{oEST} (V_{GS} + V_{RP1}) = 20,25V$
- Asumimos una corriente de 2mA en la rama del multiplicador y sabemos que la corriente Ig es = 0 para la salida con MOSFet.




- Para el circuito TBJ también asumimos una corriente de 2mA en la rama del multiplicador y ahora sabemos que la corriente Ib es 0 para la salida con TBJ sabiendo que los transistores seleccionados, además de presentar una polarización muy marginal, son transistores con configuración darlintong.

El planteo es similar, solo que la diferencia de tensión buscada para la prepolarización varía, en nuestro caso alrededor de los 2.5V por la configuración arriba mencianada.

2.2.5. Diseño Preliminar


TBJ



El diseño final de la etapa de salida es el siguiente.

- Par complementario NPN PNP (Clase AB)
- Multiplicador de tensión (Clase AB).
- Termistores de protección termica.
- Carga de 8 Ohm (Parlante)

MOSFET




El diseño final de la etapa de salida es el siguiente.

- Par complementario NMOS PMOS (Clase AB)
- Multiplicador de tensión (Clase AB).
- Termistores de protección termica.
- Carga de 8 Ohm (Parlante)
- Nota: Más adelante en evaluacion térmica decidimos duplicar la etapa de salida para repartir la corriente entre ambos pares.

2.3. Etapa Amplificadora


- El objetivo de esta etapa es tomar la señal ya pre-amplificada por la excitadora y llevarla al nivel de tensión final que vamos a necesitar en la salida.
- Elejimos una topología de tipo Emisor Común Degenerado (mejorado) para mantener la ganancia dependiente de la relación entre resistores y no de las variaciones características impredecibles del transistor, mejorando la distorsión (linealidad) y estabilidad a costo de ganancia.



- Elegimos el BC547B más que nada por accesibilidad y h_{FE} suficiente.
- Se planteo tener una corriente de alrededor de 2mA sobre esta rama.

2.4. Etapa Pre-excitadora


- El objetivo de la etapa pre-excitadora normalmente es tomar la señal en tensiones muy bajas (máx 200mV por requerimiento inicial) y llevarlas a un nivel superior antes de pasarselo a la etapa amplificadora.
- Debe proveer una resistencia de entrada de al menos 80K.
- Elegimos una topología de tipo Emisor Común Degenerado que nos va a brindar una ganancia de tensión de entre 10 y 20 veces.



2.5. Realimentación Negativa

2.5.1. Identificación General


- Utilizaremos una realimentación de tipo Series-Shunt (Tensión-Serie), donde muestreamos la tensión de la salida y reinyectamos tensión a la entrada.
- El efecto de esta realimentación será:
 - Aumento de la resistencia de entrada por el factor de realimentación D.
 - Disminusión de la resistencia de salida por el factor de realimentación D.
 - Control de la ganancia del circuito a través de la malla B.



- Corroboramos la realimentación negativa observando las fases en el circuito dinámico.

2.5.2. Malla Beta

- Nuestra malla de realimentación B es un simple divisor resistivo conformado por la Rf y la Re de la entrada.



$$\beta \simeq \frac{Vf}{Vo} = \frac{330}{330 + 15K} = 6,66e^{-5}$$

$$Avsf = \frac{Av}{1 + Av \times \frac{330}{15K}}$$


$$Avsf \simeq \frac{Av}{Av \times \frac{330}{15K}}$$

$$Avsf \simeq 1/\beta = 46,45$$


2.6. Diseño Final

El resultado obtenido es el siguiente:

MOSFET



TBJ



Nota: Se agrego una fuente de corriente como reemplazo al resistor para formar el bootstrap a pedido del profesor Ing. Eduardo Jose Marchionni.

Capítulo 3


Simulación

- Todos los gráficos presentados a continuación fueron capturado por el circuito de salida MOSFET, el comportamiento del equivalente TBJ es casi identico.

3.0.1. Preamplifcación

- Observamos la señal de la etapa pre amplificador con el circuito a lazo abierto.
- La señal experimenta una ganancia de tensión de 17.2 veces.


$$Avsim_{pre} = \frac{3,44V}{200mV} = 17,2$$



 $Nota:\ A\ todas\ las\ se\~nales\ involucradas\ en\ la\ gr\'afica\ se\ les\ removi\'o\ el\ nivel\ de\ continua\ para\ facilitar\ su\ visibilidad.$

3.0.2. Amplificación

- Observamos la señal de la etapa amplificadora teniendo en cuenta la realimentación para controlar su saturación.
- Tenemos una amplificación de tensión total de $52\ {\rm veces}.$




Nota: A todas las señales involucradas en la gráfica se les removió el nivel de continua para facilitar su visibilidad.


3.0.3. Salida

- Observamos la señal de salida.
- Miramos tanto tensión como corriente.


MOSFET



Tension




- Corriente
- Tanto tensión como corriente se ven bastante bien, la distorsión por cruce es practicamente inexistente dada la leve polarización de los transistores durante su ciclo çontrario".
- La corriente de salida máxima observada es de 1.2A, relativamente cercana a nuestra primera proyección de 1.5A.




Potencia

- Nos encontramos dentro de el requerimiento de 10W +/- 1 %.

TBJ



Tension



3.0.4. Distorsión Armónica


MOSFET

La distorsión armonica se calcula a partir de:

- La amplitud de la armonica fundamental
- La amplitud de las amplitudes de las armonicas siguientes.

$$THD = \frac{\sqrt[2]{\sum_{i=2}^{n} V_{n-rms}^2}}{V_{fund-rms}}$$

Tomamos la salida generada por una señal senoidal de 1Khz, y aplicandole la FFT observamos lo siguiente:



Nuestra armónica fundamental presenta una amplitud de 6.13V.

Y obtenemos pequeños picos de armonicas nuevas en:

• 2KHz: 15mV

• 3KHz: 617uV

• 4KHz: 800uV

 \bullet 5KHz: 1mV


Entonces:

$$THD = \frac{\sqrt[2]{(15mV)^2 + (617uV)^2 + (800uV)^2 + (1mV)^2}}{6{,}13V} = 0{,}00608$$

Porcentualmente tenemos una distorción del 0.6%, lo cuál está dentro de nuestro requerimiento de una THD menor o iguál al 1%. Si necesitasemos mejorarla, las maneras serían:


- Reevaluar la distorsión por cruce en la etapa de salida variando la polarización de las bases para que se encuentren más cerca de la zona activa.
 - Investigar posibles no-linealidades en las etapas amplificadoras.
 - Aumentar la realimentación negativa.

3.0.5. Respuesta en frecuencia



- Cumplimos los requerimientos de:
 - Fci $\leq 20Hz$
 - Fcs $\geq 20KHz$

3.0.6. Resistencia de entrada




Para el ancho de banda de operación observamos una resistencia de entrada de 95K Ω , con lo cuál cumplimos el requerimiento de $Riaf \geq 80K\Omega$.

Capítulo 4

Temperatura

- Para la etapa de salida vamos a necesitar aplicar disipadores a los transistores dada su relativamente alta disipación y temperatura de operación.
- Consideramos el requisito inicial de temperatura normal de operación de $40^{\circ}\mathrm{C}.$
- T = k * Tj Ta
- Utilizamos un k de 0.5 para un diseño normal.



$$\begin{split} Pd &= 4,25W \\ Pd &= \frac{Tj - Ta}{Rth} = \frac{Tj - Ta}{Rcd + Rja + Rda} \\ Rda &= \frac{0.5 \times 150^{\circ}C - 40^{\circ}C}{4,25W} - 0.5\frac{^{\circ}C}{W} - 0.83\frac{^{\circ}C}{W} = 24,55\frac{^{\circ}C}{W} = 6,91\frac{^{\circ}C}{W} \end{split}$$

- Con estos valores de Rda podemos utilizar una gran variedad de disipadores en el mercado sin necesidad de paralelizar la etapa de salida.



Capítulo 5


Diseño CAD

5.0.1. Software

- Elejimos KiCAD dado que es un software libre de automatización de diseño electrónico.


5.0.2. Esquemático

- Al diseño original agregamos:
- Agujeros de montaje.
- Conectores femeninos, masculinos y Jack para alimentación y señal, testing points, etc.
- Dejamos espacio para colocar los disipadores de calor de la etapa de salida.





5.0.3. PCB

- Posicionamos la fuente lo más cercano a la carga.
- Usamos un track-width mayor en las zonas de alta corriente.
- Un diseño de $2\ {\rm capas}$ es más que suficiente.



5.0.4. Render 3D





5.0.5. Fé de erratas PCB CAD


5.0.5. Te de effatas I CD CAD
- Faltó agregar la realimentación negativa en el diseño CAD. Habria que agregar el resistor de 15K entre la salida y la entrada.

Capítulo 6 Implementación en PCB Experimental

6.0.1. MOSFET


- Implementamos una versión del amplificador en PCB experimental.

Frente



- Agregamos borneras al diseño para facilitar la conección de fuente, señal y tierra durante las pruebas.

Reverso



- Considerando que esta placa es de una sola capa implementamos la realimentación con un 'jumper' resistor (de $15{\rm K}$) que puede observarse en esquina baja derecha.

Capítulo 7 Bibliografía

- Diseño De Amplificadores De Potencia De Audio Norberto Muiño
- Designing Audio Power Amplifiers Bob Cordell (2010)
- Microelectronic Circuits Sedra Smith (7th Edition)