Εθνικό Μετσόβιο Πολυτεχνείο

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

5η Σειρά Ασκήσεων

Μάθημα: Ψηφιακά Συστήματα VLSI


Εξάμηνο: 8°

Ονοματεπώνυμα: Αλεξοπούλου Γεωργία, Γκενάκου Ζωή

Υλοποίηση FIR Φίλτρου σε ΖΥΒΟ

Σε αυτή την εργαστηριακή άσκηση καλούμαστε να προγραμματίσουμε την αναπτυξιακή πλακέτα ZYBO, ώστε να υπολοποιεί ένα FIR φίλτρο στο οποίο τα δεδομένα εισόδου θα αποστέλλονται από τον ενσωματωμένο επεξεργαστή (ARM) προς το FPGA για επεξεργασία, και αντίστροφα για τα αντίστοιχα αποτελέσματα. Η επικοινωνία επεξεργαστή-FPGA θα βασίζεται στο πρωτόκολλο ΑΧΙ.

Στα πλαίσια αυτής της εργαστηριακής άσκησης καλούμαστε να υλοποιήσουμε ένα 8-tap FIR φίλτρο (M = 7), το οποίο θα υλοποιεί διεπαφή ΑΧΙ4-Lite για την επικοινωνία με το ZYNQ Processing System (PS). Ένα ενδεικτικό παράδειγμα του προς υλοποίηση FIR φίλτρου παρουσιάζεται στην παρακάτω εικόνα:



Όπως φαίνεται και από την εικόνα το FIR φίλτρο έχει ακριβώς την ίδια αρχιτεκτονική με αυτό της Εργαστηριακής Άσκησης 5.

Στην συνέχεια, συνδέουμε το FIR που έχουμε ήδη υλοποιήσει με μία AXI4-Lite διεπαφή (AXI4-Lite Slave Interface). Το πλήθος των bits του σήματος εισόδου x και των συντελεστών του φίλτρου h είναι ίσο με 8 bits. Η διασύνδεση των σημάτων εισόδου και εξόδου του φίλτρου με την ΑΧΙ διεπαφή να υλοποιηθεί όπως φαίνεται στην Εικόνα. Συγκεκριμένα:

- A[7:0] = x
- $A[8] = valid_in$
- A[9] = rst
- A[31:10] = not used
- B[N-1:0] = y
- $B[N] = valid_out$
- B[31:N+1] = not used

Επιπλέον να αναπτύσσουμε την ανάλογη εφαρμογή λογισμικού για την αποστολή των σημάτων εισόδου και την λήψη των σημάτων εξόδου του φίλτρου από τον ενσωματωμένο επεξεργαστή. Επειδή η επικοινωνία μεταξύ PS-PL υλοποιείται μέσω διαύλου επικοινωνίας εύρους 32-bit, η αποστολή των σημάτων εισόδου και εγκυρότητας θα αποστέλλονται ταυτόχρονα, ομαδοποιημένα στην ίδια λέξη των 32-bit (αντίστοιχα και για τα σήματα εξόδου). Η εφαρμογή λογισμικού για κάθε αποστολή ενός δεδομένου προς το FIR θα πρέπει να περιμένει να λάβει το αντίστοιχο έγκυρο αποτέλεσμα και να το εμφανίζει στο τερματικό μέσω σειριακής επικοινωνίας πριν κάνει αποστολή του επόμενου δεδομένου εισόδου προς το FIR, διαφορετικά να μην εμφανίζει τίποτα. Για το λόγο αυτό η εφαρμογή λογισμικού θα πρέπει να ελέγχει την εγκυρότητα του αποτελέσματος που λαμβάνει.

Τώρα, θα περιγράψουμε τα βήματα που χρειάστηκαν για να υλοποιήσουμε το FIR φίλτρο στο Zynq.

Αρχικά, δημιουργούμε ένα καινούργιο project (New Project) και επιλέγουμε Tools \rightarrow Create and Package New IP, ώστε να δημιουργήσουμε ένα νέο IP. Διαλέγουμε το Create new AXI4 Peripheral, ονομάζουμε το αρχείο μας, και πατάμε το Next μέχρι να δημιουργηθεί το IP Package. Στο παράθυρο Sources, επιλέγουμε το Add Sources και προσθέτουμε το VHDL αρχείο για το FIR (που φτιάξαμε στην προηγούμενη άσκηση). Επίσης, προσθέτουμε το αρχείο FIR_IP_v1_0_S00_AXI.vhd το οποίο βρίσκεται μέσο στον φάκελο ip repo και τροποποιούμε τον κώδικα για AXI.

Θα παραθέσουμε μόνο τα κομμάτια του κώδικα που τροποποιήσαμε:

Ο κώδικας του ΑΧΙ περιλαμβάνει το declaration του entity FIR_IP_v1_0_S00_AXI με τις παράμετρους που ορίζουν τα δεδομένα και τα address bus widths του ΑΧΙ, μαζί και ΙΟ ports και σήματα όπως το clock, reset, read/write signals κτλ.

Στο επόμενο κομμάτι περιγράφεται η εσωτερική αρχιτεκτονική του AXI slave module, όπου ορίζονται σήματα AXI όπως επίσης και σήματα που θα χρησιμοποιήσουμε για το φίλτρο μας. Σε αυτό το σημείο ορίζουμε κιόλας το component του FIR φίλτρου μας. Στον παρεχόμενο κώδικα VHDL, οι slave καταχωρητές υλοποιούνται χρησιμοποιώντας σήματα όπως slv_reg0, slv_reg1, slv_reg2 και slv_reg3. Η πρόσβαση και ο χειρισμός αυτών των καταχωρητών γίνεται με βάση τα AXI transactions (ανάγνωση ή εγγραφή) που λαμβάνονται από την κύρια μονάδα AXI. Τα περιεχόμενα αυτών των καταχωρητών χρησιμοποιούνται για τη διαμόρφωση του φίλτρου FIR και τη διαχείριση της μεταφοράς δεδομένων μεταξύ του διαύλου ΑΧΙ και του φίλτρου. Στην συνέχεια, υλοποιούνται διάφορα process blocks τα οποία χειρίζονται διάφορες πτυχές της επικοινωνίας ΑΧΙ και της πρόσβασης των καταχωρητών.

```
architecture arch imp of FIR IP v1 0 S00 AXI is
     -- AXI4LITE signals
     signal axi awaddr
                           : std logic vector(C S AXI ADDR WIDTH-1
downto 0);
     signal axi awready : std logic;
     signal axi wready
                        : std logic;
     signal axi bresp: std logic vector(1 downto 0);
     signal axi bvalid
                         : std logic;
     signal axi araddr
                         : std logic vector(C S AXI ADDR WIDTH-1
downto 0);
     signal axi arready : std logic;
     signal axi_rdata: std_logic_vector(C_S_AXI_DATA_WIDTH-1 downto
0);
     signal axi rresp: std logic vector(1 downto 0);
     signal axi rvalid : std logic;
     -- Example-specific design signals
     -- local parameter for addressing 32 bit / 64 bit
C S AXI DATA WIDTH
     -- ADDR LSB is used for addressing 32/64 bit registers/memories
     -- ADDR LSB = 2 for 32 bits (n downto 2)
     -- ADDR LSB = 3 for 64 bits (n downto 3)
     constant ADDR LSB : integer := (C S AXI DATA WIDTH/32)+ 1;
     constant OPT MEM ADDR BITS : integer := 1;
```

```
---- Signals for user logic register space example
     ______
     ---- Number of Slave Registers 4
     signal slv reg0 :std logic_vector(C_S_AXI_DATA_WIDTH-1 downto
0);
     signal slv reg1 :std logic vector(C S AXI DATA WIDTH-1 downto
0);
     signal slv reg2 :std logic vector(C S AXI DATA WIDTH-1 downto
0);
     signal slv reg3 :std logic vector(C S AXI DATA WIDTH-1 downto
0);
     signal slv_reg_rden : std_logic;
     signal slv reg wren : std logic;
     signal reg data out :std logic vector(C S AXI DATA WIDTH-1
downto 0);
     signal byte_index : integer;
     signal aw en : std logic;
    --our signals
    signal Aip : std logic vector (31 downto 0);
    signal Bip : std logic vector(31 downto 0);
   signal reset ip : std logic;
    signal valid_in_ip: std_logic;
    signal x_ip: std_logic_vector(7 downto 0);
    signal valid out ip: std logic;
    signal y_ip: std_logic_vector(18 downto 0);
   signal en ram rom ip: std logic;
    signal rom output ip, ram output ip: std logic vector(7 downto 0);
   signal rom address ip, ram address ip: std logic vector(2 downto
0);
    signal mac init ip,we out ip: std logic;
   component FIR is -- custom FIR added
       Port ( clock : in std logic;
              reset : in std logic;
              valid in : in std logic;
```

```
en_ram_rom: in std_logic;
    x : in std_logic_vector(7 downto 0);
    valid_out : out std_logic;
    fir_output : out std_logic_vector (18 downto 0);
    rom_output,ram_output:out STD_LOGIC_VECTOR (7 downto
0);
    rom_address,ram_address:out STD_LOGIC_VECTOR (2 downto
0);
    mac_init : out std_logic;
    we_out:out std_logic
    );
end component;
```

Το πρώτο process block που θα τροποποιήσουμε είναι αυτό που χειρίζεται την λογική για την εγγραφή δεδομένων σε memory-mapped registers. Συγκεκριμένα, κάνουμε comment out τον slv_reg1 στον οποίο πρόκειται να αναθέσουμε την έξοδο του φίλτρου μας. Θέλουμε να αποφύγουμε εγγραφές που μπορούν αλλάξουν το σωστό αποτέλεσμα του κώδικα. Με αυτό τον τρόπο, εγγυόμαστε ότι τα δεδομένα στον καταχωρητή αυτόν θα μείνουν αναλλοίωτα, θα διαβάζονται μόνο όταν χρειάζεται και να μην έχουμε multi_drive error. Επιπλέον, σβήνουμε τα σημεία που γράφουμε την λογική του slv_reg1 τον οποίο εμείς χρησιμοποιούμε για να διαβάζουμε, δηλαδή για να στέλνουμε από το hardware στο software. Χρειάζεται να προσθέσουμε στην συνθήκη if (όταν είναι έτοιμο, δηλαδή, να διαβάσει από το software) ένα else ώστε να κάνουμε το valid_in = 0 (else slv_reg0(8) <= '0'), αυτό συμβαίνει ώστε το FIR να μην διαβάζει πολλές φορές την ίδια είσοδο αλλά να λαμβάνει και να επεξεργάζεται κάθε είσοδο μόνο μια φορά.

- -- Implement memory mapped register select and write logic generation
- -- The write data is accepted and written to memory mapped registers when
- -- axi_awready, S_AXI_WVALID, axi_wready and S_AXI_WVALID are asserted. Write strobes are used to
 - -- select byte enables of slave registers while writing.
- -- These registers are cleared when reset (active low) is applied.
- -- Slave register write enable is asserted when valid address and data are available
 - -- and the slave is ready to accept the write address and write

```
data.
     slv reg wren <= axi wready and S AXI WVALID and axi awready and
S AXI AWVALID ;
     process (S AXI ACLK)
     variable loc addr :std logic vector(OPT MEM ADDR BITS downto
0);
     begin
       if rising edge(S AXI ACLK) then
         if S AXI ARESETN = '0' then
           slv reg0 <= (others => '0');
           -- slv reg1 <= (others => '0');
           slv reg2 <= (others => '0');
           slv reg3 <= (others => '0');
         else
            loc addr := axi awaddr(ADDR_LSB + OPT_MEM_ADDR_BITS
downto ADDR LSB);
           if (slv reg wren = '1') then
              case loc addr is
               when b"00" =>
                  for byte index in 0 to (C S AXI DATA WIDTH/8-1)
loop
                    if ( S AXI WSTRB(byte index) = '1' ) then
                      -- Respective byte enables are asserted as per
write strobes
                      -- slave registor 0
                      slv reg0(byte index*8+7 downto byte index*8) <=</pre>
S AXI WDATA(byte index*8+7 downto byte index*8);
                    end if;
                  end loop;
               when b"01" =>
                  slv reg2 <= (others => '0');
                  --for byte index in 0 to (C S AXI DATA WIDTH/8-1)
loop
                  --if ( S AXI WSTRB(byte index) = '1' ) then
                      -- Respective byte enables are asserted as per
write strobes
                      -- slave registor 1
                      --slv reg1(byte index*8+7 downto byte index*8)
```

```
<= S_AXI_WDATA(byte_index*8+7 downto byte_index*8);</pre>
                     --end if;
                  --end loop;
                when b"10" =>
                  for byte index in 0 to (C_S_AXI_DATA_WIDTH/8-1)
loop
                     if ( S AXI WSTRB(byte index) = '1' ) then
                       -- Respective byte enables are asserted as per
write strobes
                       -- slave registor 2
                       slv reg2(byte index*8+7 downto byte index*8) <=</pre>
S AXI WDATA(byte index*8+7 downto byte index*8);
                     end if;
                  end loop;
                when b"11" =>
                  for byte index in 0 to (C S AXI DATA WIDTH/8-1)
loop
                     if ( S AXI WSTRB(byte index) = '1' ) then
                       -- Respective byte enables are asserted as per
write strobes
                       -- slave registor 3
                       slv reg3(byte index*8+7 downto byte index*8) <=</pre>
S AXI WDATA(byte index*8+7 downto byte index*8);
                     end if;
                  end loop;
                when others =>
                  slv reg0 <= slv reg0;</pre>
                  slv reg1 <= slv reg1;</pre>
                  slv reg2 <= slv reg2;</pre>
                  slv reg3 <= slv reg3;</pre>
              end case;
              else slv reg0(8) <= '0';
            end if;
          end if;
        end if;
      end process;
```

Το επόμενο process block που επεξεργαζόμαστε είναι αυτό που υλοποιεί την λογική που είναι υπεύθυνη να διαβάζει από memory-mapped καταχωρητές του hardware design. Σε αυτό το

κομμάτι δημιουργούμε τα δεδομένα εξόδου. Όταν το valid_out_ip είναι '1', το οποίο σημαίνει ότι το software (master) στέλενει έγκυρα δεδομένα εξόδου, το Bip γράφεται στον slv_reg1, δηλαδή το hardware τα αποθηκεύει στον slv_reg1. Τέλος, όταν έρθει το σήμα ότι ο master είναι έτοιμος να διαβάσει, ο slave (hardware) στέλνει τα δεδομένα του slv_reg1 μέσω του axi_rdata στον master (software) και μηδενίζει το bit που αντιπροσωπεύει valid_out για να μην αποθηκεύσει ξανά την ίδια τιμή, και ουσιαστικά ο slave περιμένει μέχρι ο master να στείλει δεδομένα με valid_in = 1, ώστε το FIR να παράγει δεδομένα εξόδου με valid out = 1.

- -- Implement memory mapped register select and read logic generation
- -- Slave register read enable is asserted when valid address is available

```
-- and the slave is ready to accept the read address.
     slv reg rden <= axi arready and S AXI ARVALID and (not</pre>
axi rvalid);
     process (slv_reg0, slv_reg1, slv_reg2, slv_reg3, axi_araddr,
S AXI ARESETN, slv reg rden)
     variable loc addr :std logic vector(OPT MEM ADDR BITS downto
0);
     begin
          -- Address decoding for reading registers
          loc addr := axi araddr(ADDR LSB + OPT MEM ADDR BITS downto
ADDR LSB);
          case loc addr is
            when b"00" =>
              reg_data_out <= slv_reg0;</pre>
            when b"01" =>
              reg data out <= slv reg1;</pre>
            when b"10" =>
              reg data out <= slv reg2;</pre>
            when b"11" =>
              reg data out <= slv reg3;
            when others =>
              reg data out <= (others => '0');
          end case;
     end process;
```

```
-- Output register or memory read data
process( S AXI ACLK ) is
begin
  if (rising edge (S AXI ACLK)) then
    if ( S AXI ARESETN = '0' ) then
      axi rdata <= (others => '0');
    else
        if (valid out ip = '1') then
           slv reg1 <= Bip;</pre>
        elsif (slv reg rden = '1') then
           axi_rdata <= reg_data_out;</pre>
                                          -- register read data
           slv reg1(19) <= '0';
        else
           slv reg1 <= slv reg1;</pre>
      end if;
    end if;
  end if;
end process;
```

Τέλος, γράφουμε το User Logic, το οποίο αποτελείται από το mapping των στοιχείων του component του FIR στα σήματα του ΑΧΙ και ένα process. Σε αυτή την διαδικασία αναθέτουμε την τιμή του slv_reg0, του καταχωρητή που διαβάζουμε, στο σήμα Aip. Στην συνέχεια αναθέτουμε στο x_ip, τη είσοδο του φίλτρου τα τελευταία 8 bit του Aip, αναθέτουμε στο valid_in_ip το 90 bit του Aip και στο reset_ip το 100 bit του Aip. Τέλος, αναθέτουμε την τιμή του Bip που αποτελείται από το valid_out_ip (1 bit), την έξοδο του φίλτρου y_ip (19 bits) και 12 μηδενικά στην αρχή του σήματος για να συμπληρωθεί ο 32bit καταχωρητής.

```
-- Add user logic here
FIR_label : FIR port map (
    clock => S_AXI_ACLK,
    reset => reset_ip,
    x => x_ip,
    valid_in => valid_in_ip,
    valid_out => valid_out_ip,
    fir_output => y_ip,
    en_ram_rom => '1',
    we_out => we_out_ip,
    mac init => mac init ip,
```

```
rom_output => rom_output_ip,
    ram_output => ram_output_ip,
    rom_address => rom_address_ip,
    ram_address => ram_address_ip
);

process (S_AXI_ACLK) is
begin


Aip <= slv_reg0;
    x_ip <= Aip(7 downto 0);
    valid_in_ip <= Aip(8);
    reset_ip <= Aip(9);
    Bip <= "0000000000000" &valid_out_ip & y_ip;

end process;
    -- User logic ends
end arch_imp;</pre>
```

Αφού αποθηκεύσαμε τις αλλαγές μας, έχουμε ένα έτοιμο ΙΡ για το FIR φίλτρο μας.

Μέσω των επιλογών Settings \rightarrow IP \rightarrow Repository, ότι υπάρχει το path που δημιουργήσαμε για το FIR_IP προκειμένου να μπορέσουμε να το προσθέσουμε στο design.

Διαλέγουμε στο Project Manager την επιλογή Create Block Design, διαλέγουμε το Add IP και προσθέτουμε το ZYNQ7 Processing System. Μας εμφανίζεται η επιλογή Run Block Automation, το διαλέγουμε και στην συνέχεια προσθέτουμε και το IP που δημιουργήσαμε. Αυτό είτε γίνεται αυτόματα πατώντας άλλη μια φορά το Add IP, ή με δεξί κλίκ πάνω στο αρχείο FIR_IP_v1_0_S00_AXI και Add Module to Block Design. Επιλέγουμε άλλη μια φορά το Run Block Automation και προκύπτει το παρακάτω Block Design.



Κάνουμε Validate Design. Στο παράθυρο Sources, κάνουμε δεξί κλικ στο design μας και πατάμε την επιλογή Create HDL Wrapper. Στο αρχείο αυτό κάνουμε πάλι δεξί κλικ και επιλέγουμε Set as Top. Τρέχουμε το RTL Analysis, και Run Implementation για να βεβαιωθούμε ότι δεν υπάρχουν Errors ή σημαντικά Warnings. Στο Flow Navigator επιλέγουμε το Generate Bitstream και όταν τελειώσει αυτή η διαδικασία, πάμε File \rightarrow Export \rightarrow Export Hardware και τέλος File \rightarrow Launch SDK και ανοίγει αυτόματα το SDK.

Ακολουθούμε τα εξής βήματα: File \rightarrow New \rightarrow Application Project, ονομάζουμε το πρόγραμμα μας Next \rightarrow Hello World για να δημιουργηθεί αυτόματα το .c file μέσα στον φάκελο src που θα τροποποιήσουμε. Ο κώδικας του SDK φαίνεται παρακάτω:

```
************************
#include <stdio.h>
#include "platform.h"
#include "xparameters.h"
#include "sleep.h"
#include <inttypes.h>
#include "xil_types.h"
#include "xil_io.h"
#include "platform.h"
#include "xil_printf.h"
#include "xparameters.h"
#include "sleep.h"
#define MY_IP_BASEADDR 0x43C00000
```

```
int main() {
     init_platform();
     int32_t B, A, Y;
     int valid out, valid out temp;
     int rst, reset, valid_in, data_in;
     while(1) {
           valid_out = 0;
           xil_printf("Give The Input N\n");
           scanf("%d",&data in);
           xil_printf("Give Reset\n");
           scanf("%d",&reset);
           xil printf("Give Valid In\n");
           scanf("%d",&valid_in);
           valid in = valid in << 8;</pre>
           rst = reset;
           reset = reset << 9;
           A = reset | valid_in | data_in;
           xil_printf("A is : %d, ", A);
           Xil_Out32((MY_IP_BASEADDR+0x00), A);
           usleep(500);
           if( valid_in == 0 || rst == 1 ) {
                B = Xil In32(MY IP BASEADDR+0x04);
                valid out = B \& 0x80000;
                xil printf("Valid Out is: %d \n", valid out);
           }
           else{
```

```
if (valid_out == 0 ) {
          B = Xil_In32(MY_IP_BASEADDR+0x04);
          valid_out = B & 0x80000;
          xil_printf("B is: %d \n", B);
}


Y = B & 0x7FFFF;
     xil_printf("FIR Output is: %u \n",Y);
     valid_out_temp = valid_out << 18;
     xil_printf("Valid Out is: %u \n", valid_out_temp);
}

cleanup_platform();
    return 0;
}</pre>
```

Σε αυτόν τον κώδικα, ορίζουμε αρχικά το base address του IP που δημιουργήσαμε που ορίζεται στο Vivado Project, κάνουμε <code>init_platform()</code> που προετοιμάζει το ενσωματωμένο σύστημα μας για το software execution, επιβεβαιώνοντας ότι όλα τα απαραίτητα hardware components είναι σωστά configured. Αρχικοποιούμε τις μεταβλητές που θα κρατάνε τα δεδομένα εισόδου και εξόδου και ξεκινάμε μια while loop όπου υπάρχει το κυρίως πρόγραμμα μας. Μέσα στον βρόγχο αυτό, ζητάμε από τον χρήστη τις εισόδους data_in, reset και valid_in και τις διαβάζουμε μέσω της <code>scanf()</code>. Στην συνέχεια κατασκευάζουμε την είσοδο A έτσι όπως μας υποδεικνύεται στην εκφώνηση και γράφουμε τα Input Data στο IP Core μέσω της συνάρτησης Xil_Out32((MY_IP_BASEADDR+0×00), A). Αν το valid_in είναι 0 ή το reset είναι 1 ή ακόμα και όταν το valid_out είναι 0, διαβάζουμε την έξοδο B από τους καταχωρητές του IP και απομονώνουμε και το valid_out από τον καταχωρητή B. Τέλος, απομονώνουμε το Y και το valid out από τον καταχωρητή B και τα εκτυπώνουμε.

Παραθέτουμε την έξοδο στο Terminal βάζοντας τις εξής εισόδους:

Input N: 0	Reset: 1	Valid In: 0
Input N: 208	Reset: 0	Valid In: 1
Input N: 231	Reset: 0	Valid In: 1
Input N: 32	Reset: 0	Valid In: 1
Input N: 233	Reset: 0	Valid In: 1



• Για την πρώτη είσοδο εκτυπώνεται:

A = 512 (decimal) το οποίο είναι ισοδύναμο με 0010 0000 0000 (binary) το οποίο είναι σωστό καθώς έχουμε 8bit μηδενική είσοδο, 9ο bit μηδενικό γιατί το valid in είναι μηδενικό και το 10ο bit (reset) είναι ίσο με 1. Το valid out είναι 0.

Για είσοδο N = 208:

Το A είναι 464 (decimal) το οποίο είναι 0001 1101 0000 (binary), όπου 1101 0000 (binary) = 208 (decimal) και το 9ο bit είναι 1 καθώς έχουμε valid in 1. Αντίστοιχα, βλέπουμε ότι το FIR Output = 208 και Valid Out = 1, που είναι η αναμενόμενη έξοδος.

Για είσοδο N = 231:

Περιμένουμε την εξής έξοδο, 1101 0000 (208 decimal) \cdot 0000 0010 + 1110 0111 (231 decimal) \cdot 0000 0001 = 0010 1000 0111 (647 decimal) και Valid Out = 1. Αυτές οι έξοδοι εμφανίζονται όντως στο Terminal μας.

Ακόμα ας δοκιμάσουμε για είσοδο N = 32:

Περιμένουμε την εξής έξοδο, 1101 0000 (208 decimal) \cdot 0000 0011 + 1110 0111 (231 decimal) \cdot 0000 0010 + 0010 0000 (32 decimal) \cdot 0000 0001 = 0100 0101 1110 (1118 decimal) και Valid Out = 1. Αυτές οι έξοδοι εμφανίζονται όντως στο Terminal μας.

Αρα επιβεβαιώνουμε ότι όλα δουλεύουν όπως θα έπρεπε.