## Εθνικό Μετσόβιο Πολυτεχνείο

## Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

## 7η Σειρά Ασκήσεων

**Μάθημα:** Ψηφιακά Συστήματα VLSI

Εξάμηνο: 8°

Ονοματεπώνυμα: Αλεξοπούλου Γεωργία, Γκενάκου Ζωή

## Προγραμματισμός SoC FPGA

Στο Β Μέρος της εργαστηριακής άσκησης κληθήκαμε να προγραμματίσουμε την πλακέτα ZYBO, ώστε να υλοποιεί ένα Debayering φίλτρο, στο οποίο τα δεδομένα εισόδου θα αποστέλλονται από τον ενσωματωμένο επεξεργαστή (ARM) προς το FPGA για επεξεργασία, και αντίστροφα για τα αντίστοιχα αποτελέσματα. Καλούμαστε να συνδέσουμε το Debayering φίλτρο που έχουμε ήδη υλοποιήσει στο Μέρος Α της άσκησης με ΑΧΙ4-Stream διεπαφές (ΑΧΙ-Stream Slave/Master Interface). Η διασύνδεση των σημάτων εισόδου και εξόδου του φίλτρου με την ΑΧΙ διεπαφή να υλοποιηθεί όπως φαίνεται παρακάτω:


• Slave\_TDATA[7:0] = pixel[7:0]

• Slave TVALID = valid in

• Master TDATA[32:0] = "000000000" & R[7:0] & G[7:0] & B[7:0]

• Master TVALID = valid out

• Master\_TLAST = image\_finished



Επιπλέον αναπτύσσουμε την ανάλογη εφαρμογή λογισμικού για την αποστολή των σημάτων εισόδου και την λήψη των σημάτων εξόδου του φίλτρου από τον ενσωματωμένο επεξεργαστή. Η επικοινωνία μεταξύ PS-PL θα υλοποιείται μέσω Direct Memory Access (DMA) λογικής. Η εφαρμογή λογισμικού θα είναι υπεύθυνη για την προετοιμασία του DMA ώστε να στέλνει τα pixel προς το φίλτρο και να δέχεται τα αποτελέσματα. Επίσης, η εφαρμογή λογισμικού υλοποιεί και reference software το οποίο θα υπολογίζει και αυτό τα αποτελέσματα του Debayering φίλτρου και θα τα συγκρίνει με τα αποτελέσματα που θα λαμβάνονται από το FPGA.

Για την διευκόλυνση μας θα βασιστούμε στο project dvlsi2021\_lab5 που παρέχεται από το εργαστήριο. Αφού κατεβάσουμε το αρχείο και κάνουμε export τα αρχεία του φακέλου, ανοίγουμε το Vivado. Στο αρχικό παράθυρο επιλέγουμε: Tools → Run Tcl Script. Στο παράθυρο που θα ανοίξει πηγαίνουμε στο φάκελο που έχουμε κάνει export και μέσα στο φάκελο scripts (πχ. /Desktop/dvlsi2021\_lab5/scripts) επιλέγουμε το αρχείο dvlsi2021\_lab5\_prj.tcl. Πατάμε ΟΚ. Το Vivado αυτόματα θα δημιουργήσει ένα καινούργιο project για να υλοποιήσετε την άσκηση. Από αυτό το σημείο και μετά προσθέτουμε τα δικά μας αρχεία.

Αρχικά, προσθέτουμε το αρχείο με την υλοποίηση σου Debayering φίλτρου (Add Sources). Στο project υπάρχουν τα αρχεία dvlsi2021\_lab5\_top και design\_1\_wrapper. Εμείς θα τροποποιήσουμε τον κώδικα του dvlsi2021\_lab5\_top αρχείου.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric std.all;
entity dvlsi2021_lab5 top is
  port (
        DDR cas n
                          : inout STD LOGIC;
        DDR cke
                           : inout STD LOGIC;
                           : inout STD_LOGIC;
        DDR ck n
        DDR ck p
                           : inout STD LOGIC;
        DDR cs n
                           : inout STD LOGIC;
                           : inout STD LOGIC;
        DDR reset n
        DDR odt
                           : inout STD LOGIC;
                           : inout STD LOGIC;
        DDR ras n
                           : inout STD LOGIC;
        DDR we n
                           : inout STD LOGIC VECTOR( 2 downto 0);
        DDR_ba
        DDR addr
                           : inout STD LOGIC VECTOR(14 downto 0);
        DDR dm
                           : inout STD LOGIC VECTOR( 3 downto 0);
        DDR dq
                           : inout STD LOGIC VECTOR(31 downto 0);
        DDR dqs n
                           : inout STD_LOGIC_VECTOR( 3 downto 0);
```

```
: inout STD LOGIC VECTOR( 3 downto 0);
       DDR dqs p
       FIXED IO mio : inout STD LOGIC VECTOR(53 downto 0);
       FIXED IO ddr vrn : inout STD LOGIC;
       FIXED IO ddr vrp : inout STD LOGIC;
       FIXED IO ps srstb : inout STD LOGIC;
       FIXED IO ps clk : inout STD LOGIC;
       FIXED IO ps porb : inout STD LOGIC
      );
end entity; -- dvlsi2021 lab5 top
architecture arch of dvlsi2021 lab5 top is
 constant N : integer := 1024;
 component design 1 wrapper is
   port (
         DDR_cas_n : inout STD_LOGIC;
                         : inout STD LOGIC;
         DDR cke
         DDR ck n : inout STD LOGIC;
                        : inout STD_LOGIC;
: inout STD_LOGIC;
         DDR ck p
         DDR_cs_n
                        : inout STD_LOGIC;
         DDR reset n
         DDR_odt
                         : inout STD LOGIC;
                        : inout STD_LOGIC;
         DDR ras n
                         : inout STD_LOGIC;
         DDR_we_n
                        : inout STD_LOGIC_VECTOR( 2 downto 0);
: inout STD_LOGIC_VECTOR(14 downto 0);
         DDR ba
         DDR addr
                    : inout STD_LOGIC_VECTOR( 3 downto 0);
         DDR dm
                         : inout STD LOGIC VECTOR(31 downto 0);
         DDR dq
         DDR_dqs_n : inout STD_LOGIC_VECTOR( 3 downto 0);
                        : inout STD LOGIC VECTOR( 3 downto 0);
         DDR dqs p
         FIXED_IO_mio : inout STD_LOGIC_VECTOR(53 downto 0);
         FIXED IO ddr vrn : inout STD LOGIC;
         FIXED IO ddr_vrp : inout STD_LOGIC;
         FIXED IO ps srstb : inout STD LOGIC;
         FIXED IO ps clk : inout STD LOGIC;
         FIXED IO ps porb : inout STD LOGIC;
```

\_\_\_\_\_\_

```
COMMON INTERFACE
         ACLK
                                          : out STD LOGIC;
         ARESETN
                                          : out STD LOGIC;
         -- PS2PL-DMA AXI4-STREAM MASTER INTERFACE TO ACCELERATOR
AXI4-STREAM SLAVE INTERFACE
         M_AXIS_TO_ACCELERATOR_tdata : out
STD_LOGIC_VECTOR(7 downto 0);
         --M AXIS TO ACCELERATOR tkeep : out
STD_LOGIC_VECTOR( 0 to 0);
         M_AXIS_TO_ACCELERATOR_tlast : out STD_LOGIC;
         M_AXIS_TO_ACCELERATOR_tready : in STD_LOGIC;
         M AXIS TO ACCELERATOR tvalid : out STD LOGIC;
         -- ACCELERATOR AXI4-STREAM MASTER INTERFACE TO PL2P2-DMA
AXI4-STREAM SLAVE INTERFACE
         S AXIS S2MM FROM ACCELERATOR tdata : in
STD LOGIC VECTOR(31 downto 0);
         --S_AXIS_S2MM_FROM_ACCELERATOR_tkeep : in
STD LOGIC VECTOR( 3 downto 0);
         S AXIS S2MM FROM ACCELERATOR tlast : in STD LOGIC;
         S_AXIS_S2MM_FROM_ACCELERATOR_tready : out STD_LOGIC;
         S AXIS S2MM FROM ACCELERATOR tvalid : in STD LOGIC
        );
 end component design 1 wrapper;
 component debayering is
   generic (N: integer := 1024);
   Port (
         clock : in std logic;
         reset : in std logic;
         valid in : in std logic;
         pixel : in std logic vector(7 downto 0);
```

```
new image : in std logic;
          R : out std logic vector(7 downto 0);
          G : out std logic vector(7 downto 0);
          B : out std logic vector(7 downto 0);
          valid out : out std logic;
          image finished : out std logic
     );
end component;
-- INTERNAL SIGNAL & COMPONENTS DECLARATION
  signal aclk : std logic;
  signal aresetn : std_logic;
  signal tmp tdata : std logic vector(7 downto 0);
  signal R : std logic vector(7 downto 0);
  signal G : std logic vector(7 downto 0);
  signal B : std logic vector(7 downto 0);
  signal tmp tdata 32 : std logic vector(31 downto 0);
  signal tmp tlast ps to pl : std logic;
  signal tmp tlast pl to ps : std logic;
 signal tmp tready s : std logic;
 signal tmp_tready_m : std_logic;
  signal tmp_tvalid_in : std_logic;
 signal tmp_tvalid_out : std_logic;
  signal tmp tkeep : std logic vector(0 downto 0);
 signal tmp tlast : std logic;
  signal tmp tready : std logic;
 signal tmp tvalid : std logic;
  signal count : std logic vector(3 downto 0) := (others => '0');
  signal new image : std logic;
begin
 tmp tready s <= tmp tready m and tmp tvalid in when tmp tvalid out
= '1' else tmp tvalid in;
  tmp tdata 32 <= "00000000" & R & G & B;</pre>
```

```
PROCESSING_SYSTEM_INSTANCE : design_1_wrapper
   port map (
            DDR cas n
                          => DDR_cas_n,
            DDR_cke
                          => DDR_cke,
                          => DDR_ck_n,
            DDR ck n
            DDR ck p
                          => DDR_ck_p,
            DDR cs n
                          => DDR cs n,
            DDR_reset_n
                          => DDR_reset_n,
            DDR_odt
                           => DDR_odt,
            DDR_ras_n
                          => DDR_ras_n,
            DDR we n
                          => DDR we n,
            DDR_ba
                          => DDR ba,
            DDR_addr
                          => DDR addr,
            DDR dm
                           => DDR dm,
            DDR_dq
                          => DDR dq,
                          => DDR_dqs_n,
            DDR dqs n
            DDR_dqs_p => DDR_dqs_p,
            FIXED IO mio => FIXED IO mio,
            FIXED IO ddr vrn => FIXED IO ddr vrn,
            FIXED IO ddr vrp => FIXED IO ddr vrp,
            FIXED IO ps srstb => FIXED IO ps srstb,
            FIXED IO ps clk => FIXED IO ps clk,
            FIXED_IO_ps_porb => FIXED_IO_ps_porb,
            ----- PL
(FPGA) COMMON INTERFACE
                                           => aclk, --
            ACLK
clock to accelerator
            ARESETN
                                           => aresetn, --
reset to accelerator, active low
            -- PS2PL-DMA AXI4-STREAM MASTER INTERFACE TO
ACCELERATOR AXI4-STREAM SLAVE INTERFACE
            M AXIS TO ACCELERATOR tdata => tmp tdata,
            --M_AXIS_TO_ACCELERATOR_tkeep => tmp_tkeep,
```

```
M AXIS TO ACCELERATOR tlast
tmp tlast ps to pl,
              M AXIS TO ACCELERATOR tready
                                                  => tmp tready s,
              M_AXIS_TO_ACCELERATOR_tvalid => tmp_tvalid_in,
              -- ACCELERATOR AXI4-STREAM MASTER INTERFACE TO
PL2P2-DMA AXI4-STREAM SLAVE INTERFACE
              S_AXIS_S2MM_FROM_ACCELERATOR_tdata => tmp_tdata_32,
              --S AXIS S2MM FROM ACCELERATOR tkeep => tmp tkeep &
tmp_tkeep & tmp_tkeep,
              S AXIS S2MM FROM ACCELERATOR tlast =>
tmp_tlast_pl_to_ps,
              S AXIS S2MM FROM ACCELERATOR tready => tmp tready m,
              S AXIS S2MM FROM ACCELERATOR tvalid => tmp tvalid out
             );
ACCELERATOR : debayering
    port map(
        clock => aclk,
        reset => aresetn,
        new image => new image,
        valid in => tmp tvalid in,
        pixel => tmp_tdata,
        R \Rightarrow R,
        G \Rightarrow G
        B \Rightarrow B,
        valid out => tmp tvalid out,
        image finished => tmp tlast pl to ps
    );
-- COMPONENTS INSTANTIATIONS
process(aclk)
begin
    if (aclk'event and aclk = '1') then
        new image <= tmp tlast ps to pl;</pre>
    end if;
```

```
end process;
end architecture; -- arch
```

Στον κώδικα αφού αρχικοποιηθεί το entity dvlsi2021\_lab5\_top, ορίζεται η αρχιτεκτονική που ορίζει όλα τα εσωτερικά σήματα και τα components. Συγκεκριμένα ορίζεται το component του design\_1\_wrapper το οποίο είναι το interface για το FPGA design και περιέχει σήματα για την μεταφορά δεδομένων και το component του debayering.

Επίσης αρχικοποιούνται σήματα που θα μας βοηθήσουν για την υλοποίηση μας. Τα σήματα tmp\_tdata, R, G, B αντιπροσωπεύουν τα data buses για την μεταφορά των pixel και των χρωματικών συνιστωσών. Το σήμα tmp\_tdata\_32 είναι το 32-bit data bus που συνδυάζουμε τα R, G και B. Τα σήματα tmp\_tlast\_ps\_to\_pl και tmp\_tlast\_pl\_to\_ps είναι σήματα ελέγχου που σηματοδοτούν το τέλος μίας μεταφοράς δεδομένων.

Στην συνέχεια τα block PROCESSING\_SYSTEM\_INSTANCE και ACCELERATOR κάνουν map τα σήματα του dvlsi2021 lab5 top με τα σήματα των components.

Αυτό που υλοποιούμε στον κώδικα είναι από την μεριά του PS2PL να βεβαιωθούμε ότι όταν δεχόμαστε TVALID θα πρέπει να παράξουμε αντίστοιχο TREADY προκειμένου να λάβουμε τα απαραίτητα δεδομένα. Επομένως, κάνουμε το TREADY map στο valid\_in όσο δεν έχουμε valid\_out. Επιπλέον, πρέπει να ληφθεί υπόψιν και το σήμα TREADY του master έτσι ώστε αν αυτό γίνει μηδέν, να γίνει μηδέν και το TREADY του slave, προκειμένου να μην δεχθούμε άλλα δεδομένα και το Debayering να "παγώσει" μέχρι το PL2PS να είναι έτοιμο να ξαναδεχθεί δεδομένα.

Από την μεριά του PL2PS παράγουμε το 32-bit σήμα TDATA με τα δεδομένα από το Debayering ως R (8 bit) & G (8 bit) & B (8 bit) και 8 μηδενικά στην αρχή για να συμπληρωθούν τα 32bit, το σήμα TLAST δηλαδή το image\_finished με το οποίο σηματοδοτείται η λήξη της λήψης των δεδομένων και το σήμα TVALID δηλαδή το αντίστοιχο valid\_out του Debayering.

Αφού αποθηκεύσουμε τον κώδικα μας, μπορούμε κατευθείαν να κάνουμε Generate Bitstream καθώς το Block Design είναι ήδη υλοποιημένο.

Αφού ολοκληρωθέι αυτό το κομμάτι εκτελούμε τα βήματα File  $\rightarrow$  Export  $\rightarrow$  Export Hardware και τέλος File  $\rightarrow$  Launch SDK και ανοίγει αυτόματα το SDK.

Ακολουθούμε τα εξής βήματα, πάλι: File  $\rightarrow$  New  $\rightarrow$  Application Project, ονομάζουμε το πρόγραμμα μας Next  $\rightarrow$  Hello World για να δημιουργηθεί αυτόματα το .c file μέσα στον φάκελο src που θα τροποποιήσουμε. Ο κώδικας του SDK φαίνεται παρακάτω:

Ο κώδικας αυτός είναι υπεύθυνος για την μεταφορά και την επεξεργασία δεδομένων μεταξύ του PL και του PS. Αρχικά βάζουμε τα header files και τα definitions που θα χρειαστούμε. Τα definitions αφορούν τα ID του PS-to-PL και PL-to-PS DMA controllers, τα base addresses του buffer για την λήψη και μετάδοση των δεδομένων, το μέγεθος N όπου είναι οι διαστάση της εικόνας μας και το IMG\_LEN, ο συνολικός αριθμός των pixel δηλαδή  $N \times N$ .

Στο main κομμάτι του κώδικα, ρυθμίζονται τα DMA transactions τόσο για το TX όσο και για το RX. Αυτό περιλαμβάνει τη διαμόρφωση των DMA controllers και την έναρξη μεταφοράς δεδομένων. Τα δεδομένα εισόδου (pixel) μεταφέρονται από το PS στο PL για επεξεργασία. Τα επεξεργασμένα δεδομένα στη συνέχεια μεταφέρονται πίσω από το PL στο PS.

Το FPGA εκτελεί λειτουργίες επεξεργασίας εικόνας στα λαμβανόμενα δεδομένα, ενώ το λογισμικό εκτελεί τις ίδιες λειτουργίες σε ξεχωριστό αντίγραφο των δεδομένων και στην συνέχεια ο κώδικας συγκρίνει τα αποτελέσματα που λαμβάνονται από το FPGA και τις εφαρμογές λογισμικού. Υπολογίζει το ποσοστό σφάλματος μεταξύ των δύο αποτελεσμάτων και μετρά τους χρόνους εκτέλεσης και των δύο υλοποιήσεων για να αξιολογήσει την επιτάχυνση που επιτυγχάνεται από το FPGA.

Τέλος, ο κώδικας απελευθερώνει πόρους μνήμης και καθαρίζει την πλατφόρμα.