Εθνικό Μετσόβιο Πολυτεχνείο

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

3η Σειρά Ασκήσεων

Μάθημα: Ψηφιακά Συστήματα VLSI

Εξάμηνο: 8°

Ονοματεπώνυμα: Αλεξοπούλου Γεωργία, Γκενάκου Ζωή

<u>Θέμα 1: Full Synchronous Adder</u>

Στο πρώτο μέρος της εργαστηριακής άσκησης υλοποιούμε έναν σύχρονο Πλήρη Αθροιστή (Full Adder - FA) με περιγραφή συμπεριφοράς (Behavioral).

Ένας σύγχρονος πλήρης αθροιστής είναι ένα ψηφιακό κύκλωμα που προσθέτει τρία δυαδικά ψηφία (A, B και Cin) και παράγει ένα άθροισμα (S) και ένα κρατούμενο (Cout). Ο όρος "σύγχρονος" αναφέρεται στο γεγονός ότι όλες οι λειτουργίες εντός του αθροιστή συγχρονίζονται με ένα κοινό σήμα ρολογιού. Αυτό σημαίνει ότι οι είσοδοι δειγματοληπτούνται και υποβάλλονται σε επεξεργασία μόνο σε συγκεκριμένες άκρες ρολογιού (στη δικιά μας περίπτωση στην θετική ακμή), διασφαλίζοντας τον σωστό χρονισμό και τη λειτουργία του κυκλώματος.

Το άθροισμα (S) έξοδος του σύγχρονου πλήρους αθροιστή υπολογίζεται με βάση τα δυαδικά ψηφία εισόδου A, B και το κρατούμενο εισόδου (Cin). Το άθροισμα είναι «1» εάν ο συνολικός αριθμός των «1» μεταξύ των εισόδων (A, B, Cin) είναι περιττός και «0» διαφορετικά.

Η εκτέλεση (Cout) του σύγχρονου πλήρους αθροιστή προσδιορίζεται με βάση τα bit εισόδου A, B και Cin. Είναι «1» εάν τουλάχιστον δύο από τα σήματα εισόδου (A, B, Cin) είναι «1».


Ο κώδικας Behavioral αρχιτεκτονικής φαίνεται παρακάτω:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity full_adder bh is
    Port ( a : in std logic;
           b : in std logic;
           cin : in std_logic;
           clk : in std_logic;
           rst : in std_logic;
           sum : out std logic;
           cout : out std_logic);
end full adder bh;
architecture Behavioral of full adder bh is
begin
    process(clk, rst)
    begin
        if rst='0' then
            sum <= '0';
            cout <= '0';
        elsif rising edge(clk) then
            if((a='1' and b='1' and cin='0') or (a='0' and b='1' and
cin='1') or (a='1' and b='0' and cin='1') or (a='1' and b='1' and
cin='1')) then
                cout <= '1';
            else
                cout <= '0';
            end if;
            if ((a='1' and b='0' and cin='0') or (a='0' and b='1' and
cin='0') or (a='0' and b='0' and cin='1') or (a='1' and b='1' and
cin='1')) then
                sum <= '1';
            else
                sum <= '0';
            end if;
        end if;
```


end process;

end Behavioral;

Το RTL schematic του σύγχρονου πλήρη αθροιστή που υλοποιήσαμε:



To Synthesis Schematic:



Το critical path ενός ακολουθιακού κυκλώματος, όπως ένας σύγχρονος πλήρης αθροιστής, είναι η μεγαλύτερη διαδρομή από την είσοδο ενός flip-flop στην έξοδο του ίδιου ή άλλου flip-flop. Αντιπροσωπεύει τη μέγιστη καθυστέρηση μέσω του κυκλώματος, η οποία καθορίζει τη μέγιστη συχνότητα λειτουργίας και τη συνολική απόδοση. Το κρίσιμο μονοπάτι του κυκλώματος είναι από τους καταχωρητές cout_reg και sum_reg που αποθηκεύεται το αποτέλεσνα της πρόσθεσης μέχρι την επόμενη

θετική ακμή του ρολογιού προκειμένου να πάει στην έξοδο, μέχρι τις αντίστοιχες εξόδους cout και sum. Η χρονική του καθυστέρηση είναι 4.076ns:

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock
→ Path 1	∞	2	2	1	cout_reg/C	cout	4.076	3.276	0.800	00	
→ Path 2	00	2	2	1	sum_reg/C	sum	4.076	3.276	0.800	co	
→ Path 3	00	2	3	2	rst	cout_reg/CLR	2.693	1.106	1.587	00	input port clock
→ Path 4	00	2	3	2	rst	sum_reg/CLR	2.693	1.106	1.587	00	input port clock
→ Path 5	00	2	3	2	b	sum_reg/D	1.932	1.132	0.800	co	input port clock
→ Path 6	00	2	3	2	cin	cout_reg/D	1.906	1.106	0.800	00	input port clock

Εκτελώντας και την εντολή report_timing_summary -report_unconstrained στο terminal παίρνουμε μια πιο αναλυτική αναφορά για το μέγιστο Critical Path:

Max Delay Paths					
Slack:	inf				
Source:	cout_reg/C				
	(rising edge-triggere	d cell FDCE)			
Destination:	cout				
	(output port)				
Path Group:	(none)				
Path Type:	Max at Slow Process Cor	ner			
Data Path Delay:	4.076ns (logic 3.276ns	(80.380%) ro	ute 0.800	ns (1	9.620%))
Logic Levels:	2 (FDCE=1 OBUF=1)				
	Delay type				ist Resource(s)
		0.000			
	FDCE (Prop fdce C Q)	0.456	0.456 r	cout	reg/Q
	net (fo=1, unplaced)	0.800	1.25	6	cout OBUF
	OBUF (Prop obuf I O)	2.820	4.07	6 r	cout OBUF inst/O
	net (fo=0)	0.000	4.07	6	cout
				r	cout (OUT)
				-	


Ο κώδικας για το TestBench φαίνεται παρακάτω:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity full_adder_bh_tb is
-- Port ();
end full_adder_bh_tb;
architecture bench of full adder bh tb is
    component full adder bh is
        Port ( a : in STD LOGIC;
               b : in STD LOGIC;
               cin : in STD LOGIC;
               clk : in STD LOGIC;
               rst : in STD LOGIC;
               sum : out STD LOGIC;
               cout : out STD LOGIC);
    end component;
    signal clk_tb, rst_tb, a_tb, b_tb, cin_tb : std_logic:='0';
    signal cout tb, sum tb : std logic;
    constant clock : time := 10ns;
```

```
dut: full_adder_bh
    port map (
        a \Rightarrow a_tb
        b \Rightarrow b tb,
        cin => cin tb,
        clk => clk_tb,
        rst => rst tb,
        sum => sum_tb,
        cout => cout_tb
    );
simulation : process
begin
    rst_tb <= '1';
    a_tb <= '0';
    b_tb <= '0';
    cin tb <= '0';
    wait for clock;
    a_tb <= '0';
    b tb <= '0';
    cin_tb <= '1';
    wait for clock;
    a_tb <= '0';
    b_tb <= '1';
    cin_tb <= '0';
    wait for clock;
    a_tb <= '0';
    b_tb <= '1';
    cin_tb <= '1';
    wait for clock;
    a_tb <= '1';
    b tb <= '0';
    cin tb <= '0';
    wait for clock;
```

```
a_tb <= '1';
        b_tb <= '0';
        cin_tb <= '1';
        wait for clock;
        a_tb <= '1';
        b_tb <= '1';
        cin_tb <= '0';
        wait for clock;
        a_tb <= '1';
        b_tb <= '1';
        cin_tb <= '1';
        wait for clock;
    end process;
    generate_clock : process
    begin
        clk_tb <= '0';
        wait for clock/2;
        clk_tb <= '1';
        wait for clock/2;
    end process;
end bench;
```

To Simulation:




Η παραπάνω προσομοίωση επιβεβαιώνει την ορθή λειτουργία του κυκλώματος μας.

<u>Θέμα 2: Synchronous FA with Pipeline</u>

Στο δεύτερο ζητούμενο, πρέπει να υλοποιήσουμε έναν σύγχρονο Αθροιστή διάδοσης κρατουμένου των 4 bits με χρήση της τεχνικής Pipeline. Το κύκλωμα θα πρέπει να τροφοδοτείται με ένα διαφορετικό ζεύγος εισόδων σε κάθε κύκλο ρολογιού και να δίνει αντίστοιχα ορθό αποτέλεσμα σε κάθε κύκλο ρολογιού έπειτα από κάποια αρχική καθυστέρηση Tlatency . Η υλοποίηση να βασιστεί στη δομική μονάδα του Πλήρη Αθροιστή του Ερωτήματος 1 και για τους σκοπούς της άσκησης φτιάχνουμε ένα dff structure για τη διατήρηση τόσο των inputs, οσο και του αντίστοιχου output.

Για να εφαρμόσουμε έναν σύγχρονο αθροιστή διάδοσης κρατουμένου 4 bit χρησιμοποιώντας την τεχνική pipeline, θα χρησιμοποιήσουμε το δομικό στοιχείο Full Adder και θα εισαγάγουμε πρόσθετους καταχωρητές για τη διοχέτευση του υπολογισμού. Αυτή η προσέγγιση μας επιτρέπει να επεξεργαστούμε ένα διαφορετικό ζεύγος εισόδων σε κάθε κύκλο ρολογιού και να δημιουργήσουμε ένα αντίστοιχο αποτέλεσμα σε κάθε κύκλο ρολογιού μετά από μια αρχική καθυστέρηση.

Θα διαθέσουμε 4 σύγχρονους FA του προηγούμενους ερωτήματος, όπου ο κάθε full adder θα δίνει το αποτέλεσμα του στην έξοδο και το κρατούμενο του στον επόμενο FA. Για την ολοκλήρωση της πρόσθεσης δύο αριθμών των 4 bits θα χρειαστεί να περάσουν 4 κύκλοι, κατά την διάρκεια των οποίων ο



Σχήμα 1.13 Ο αθροιστής διάδοσης κρατουμένου σε λειτουργία συνεχούς διοχέτευσης

κάθε FA θα χρησιμοποιείται διαδοχικά για έναν κύκλο. Αυτό σημαίνει ότι μόλις συμπληρωθεί η πρόσθεση των αντίστοιχων ψηφίων δύο αριθμών από έναν πλήρη αθροιστή, μπορεί να προχωρήσει στον χειρισμό των αντίστοιχων ψηφίων της επόμενης πρόσθεσης. Ωστόσο, για να πραγματοποιηθεί ομαλά αυτή η

μεταβίβαση, το κρατούμενο πρέπει να έχει δημιουργηθεί από τον προηγούμενο αθροιστή. Για να διασφαλίσουμε τον σωστό συγχρονισμό θα ενσωματώσουμε καταχωρητές για την αποθήκευση των bit εισόδου \mathbf{A}_i και \mathbf{B}_i μέχρι να δημιουργηθεί το κρατούμενο \mathbf{C}_{i-1} . Επιπλέον, θα προστεθούν καταχωρητές στην έξοδο κάθε πλήρους αθροιστή για να διασφαλιστεί ότι τα αποτελέσματά τουα φτάνουν στην έξοδο ταυτόχρονα. Οι καθυστερήσεις που σχετίζονται με αυτούς τους καταχωρητές υποδεικνύονται με τελέιες στο παρακάτω διάγραμμα.


Παραθέτουμε τον κώδικα τόσο για το DFF τόσο και για το αθροιστή διάδοσης κρατουμένου:

```
1) DFF
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity dff is
    Port ( D : in STD LOGIC;
           clk : in STD LOGIC;
           rst : in STD LOGIC;
           Q : out STD LOGIC);
end dff;
architecture Behavioral of dff is
begin
    process(clk, rst) begin
        if rst='0' then
            Q<='0';
        elsif rising_edge(clk) then
            Q <= D;
        end if;
    end process;
end Behavioral;
  2) Αθροιστής διάδοσης κρατουμένου
library IEEE;
```


```
use IEEE.STD LOGIC 1164.ALL;
entity full adder 4bit pipeline is
    Port ( A : in std logic vector (3 downto 0);
           B : in std logic vector (3 downto 0);
           Cin : in std logic;
           Clk : in std logic;
           Rst : in std_logic;
           Sum : out std_logic_vector (3 downto 0);
           Cout : out std_logic);
end full adder 4bit pipeline;
architecture Structural of full adder 4bit pipeline is
component dff is
    Port ( D : in std logic;
           clk : in std logic;
           rst : in std logic;
           Q : out std_logic);
end component;
component full adder bh is
    Port ( a : in std_logic;
           b : in std logic;
           cin : in std_logic;
           clk : in std_logic;
           rst : in std logic;
           sum : out std logic;
           cout : out std logic);
end component;
--signal regCout, regCin : std_logic_vector(2 downto 0);
signal c0, c1, c2, dffA0, dffB0, dffS2 : std logic;
signal dffA1, dffB1, dffS1 : std logic vector(1 downto 0);
signal dffA2, dffB2, dffS0 : std logic vector(2 downto 0);
begin
FA0: full adder bh port map (a=>A(0), b=>B(0), cin=>Cin, clk=>Clk,
```

```
rst=>Rst, sum=>dffS0(0), cout=>c0);
dffS0 0: dff port map (D=>dffS0(0), clk=>clk, rst=>rst, Q=>dffS0(1));
dffS0 1: dff port map (D=>dffS0(1), clk=>clk, rst=>rst, Q=>dffS0(2));
dffS0 2: dff port map (D=>dffS0(2), clk=>clk, rst=>rst, Q=>Sum(0));
regA0 0: dff port map (D=>A(1), clk=>clk, rst=>rst, Q=>dffA0);
regB0 0: dff port map (D=>B(1), clk=>clk, rst=>rst, Q=>dffB0);
FA1: full_adder_bh port map (a=>dffA0, b=>dffB0, cin=>c0, clk=>Clk,
rst=>Rst, sum=>dffS1(0), cout=>c1);
regS1_0: dff port map (D=>dffS1(0), clk=>clk, rst=>rst, Q=>dffS1(1));
regS1 1: dff port map (D=>dffS1(1), clk=>clk, rst=>rst, Q=>Sum(1));
regA1 0: dff port map (D=>A(2), clk=>clk, rst=>rst, Q=>dffA1(0));
regB1_0: dff port map (D=>B(2), clk=>clk, rst=>rst, Q=>dffB1(0));
regA1 1: dff port map (D=>dffA1(0), clk=>clk, rst=>rst, Q=>dffA1(1));
regB1 1: dff port map (D=>dffB1(0), clk=>clk, rst=>rst, Q=>dffB1(1));
FA2: full adder bh port map (a=>dffA1(1), b=>dffB1(1), cin=>c1,
clk=>Clk, rst=>Rst, sum=>dffS2, cout=>c2);
regS2 0: dff port map (D=>dffS2, clk=>clk, rst=>rst, Q=>Sum(2));
regA3 0: dff port map (D=>A(3), clk=>clk, rst=>rst, Q=>dffA2(0));
regB3 0: dff port map (D=>B(3), clk=>clk, rst=>rst, Q=>dffB2(0));
regA3_1: dff port map (D=>dffA2(0), clk=>clk, rst=>rst, Q=>dffA2(1));
regB3 1: dff port map (D=>dffB2(0), clk=>clk, rst=>rst, Q=>dffB2(1));
regA3_2: dff port map (D=>dffA2(1), clk=>clk, rst=>rst, Q=>dffA2(2));
regB3_2: dff port map (D=>dffB2(1), clk=>clk, rst=>rst, Q=>dffB2(2));
FA3: full adder bh port map (a=>dffA2(2), b=>dffB2(2), cin=>c2,
clk=>Clk, rst=>Rst, sum=>Sum(3), cout=>Cout);
end Structural;
```

To RTL Schematic για τον DFF:




Kαι το DFF Synthesis Schematic:



Χρησιμοποιώντας Structural Architecture και αξιοποιώντας τις δομές του Θέματος ένα και του dff, καταλήγουμε στο ζητούμενο.

RTL & Synthesis:



Ο κώδικας για το TestBench φαίνεται παρακάτω:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.std_logic_unsigned.all;
entity full_adder_4bit_pipeline_tb is
-- Port ( );
end full_adder_4bit_pipeline_tb;

architecture bench of full_adder_4bit_pipeline_tb is
    constant clk1_period: time := 270ps;

component full_adder_4bit_pipeline is
    Port ( A : in std_logic_vector (3 downto 0);
        B : in std_logic_vector (3 downto 0);
        Cin : in std_logic;
        Clk : in std_logic;
```


```
Rst : in std_logic;
               Sum : out std logic vector (3 downto 0);
               Cout : out std_logic);
    end component;
    signal clk_tb, rst_tb, cin_tb : std_logic := '0';
    signal cout tb : std logic;
    signal A_tb, B_tb : std_logic_vector(3 downto 0) := "1111";
    signal Sum_tb :std_logic_vector(3 downto 0);
    constant clock : time := 10 ps ;
begin
     dut: full_adder_4bit_pipeline
        port map(
            A=>A tb,
            B=>B_tb,
            Cin => cin tb,
            Clk=>clk tb,
            Rst=>rst tb,
            Sum=>Sum tb,
            Cout=>cout tb
            );
    simulation : process
    begin
        for i in 0 to 1 loop
            rst tb <= not rst tb;</pre>
            for 1 in 0 to 1 loop
                cin tb <= not cin tb;</pre>
                for j in 0 to 15 loop
                    A tb<= A tb + 1;
                    for k in 0 to 15 loop
                         B tb <= B tb + 1;
                         wait for clock;
                     end loop;
                end loop;
            end loop;
        end loop;
        wait;
```

To Simulation:









Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock	Destination Clock	Exception	Clock Uncertainty
3 Path 1	60	2	2	1	FA3/cout_reg/C	Cout	4.076	3.276	0.800	00				0.000
3 Path 2	00	2	2	1	dffS0_2/Q_reg/C	Sum[0]	4.076	3.276	0.800	00				0.000
3 Path 3	00	2	2	1	regS1_1/Q_reg/C	Sum[1]	4.076	3.276	0.800	00				0.000
3 Path 4	00	2	2	1	regS2_0/Q_reg/C	Sum[2]	4.076	3.276	0.800	00				0.000
3 Path 5	00	2	2	1	FA3/sum_reg/C	Sum[3]	4.076	3.276	0.800	00				0.000
3 Path 6	00	2	3	26	Rst	FA0/cout_reg/CLR	2.748	1.106	1.642	00	input port clock			0.000
3 Path 7	00	2	3	26	Rst	FA0/sum_reg/CLR	2.748	1.106	1.642	00	input port clock			0.000
3 Path 8	00	2	3	26	Rst	FA1/cout_reg/CLR	2.748	1.106	1.642	00	input port clock			0.000
3 Path 9	00	2	3	26	Rst	FA1/sum_reg/CLR	2.748	1.106	1.642	00	input port clock			0.000
3 Path 10	00	2	3	26	Rst	FA2/cout_reg/CLR	2.748	1.106	1.642	00	input port clock			0.000

Το κρίσιμο μονοπάτι του κυκλώματος είναι για τους 3 πρώτους full adders από το τελευταίο στάδιο καταχωρητών μέχρι το αποτέλεσμα να βγει στην έξοδο και για τον 4ο full adder από την στιγμή που παράγεται το αποτέλεσμα μέχρι να βγει στην έξοδο. Η χρονική καθυστέρηση του κρίσιμου μονοπατιού είναι 4.076ns.

Από την εντολή report_timing_summary -report_unconstrained παίρνουμε πάλι μια πιο αναλυτική αναφορά για το κρίσιμο μονοπάτι.

inf

Source: FA0/sum_reg/C

(rising edge-triggered cell FDCE)

Destination: dffS0_0/Q_reg/D

Path Group: Path Type:

Min at Fast Process Corner


0.282ns (logic 0.141ns (50.038%) route 0.141ns (49.962%)) Data Path Delay:

Logic Levels: 1 (FDCE=1)

Location	Delay type	Incr(ns)	Path(ns)	Netlist Resource(s)
	FDCE	0.000	0.000 r	FA0/sum_reg/C
	FDCE (Prop_fdce_C_Q)	0.141	0.141 r	FA0/sum_reg/Q
	net (fo=1, unplaced)	0.141	0.282	dffS0_0/sum
	FDCE		r	dffS0_0/Q_reg/D

Η κατανάλωση πόρων είναι η εξής:

Resource	Utilization	Available	Utilization %
LUT	5	17600	0.03
FF	26	35200	0.07
Ю	16	100	16.00



Συγκρίνουμε την παραπάνω υλοποίηση με τον Παράλληλο Αθροιστή της Εργαστηριακής Άσκησης 2. Για τη δομή αυτή, φαίνονται παρακάτω το critical path και το report timing summary:

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock	Destination Clock	Exception	Clock Uncertainty
3 Path 1	00	3	4	2	fb	fsum	5.377	3.778	1.599	00	input port clock			0.000
→ Path 2	00	3	4	2	fcin	fcout	5.351	3.752	1.599	00	input port clock			0.000

Max Delay Paths

Slack: inf Source:

(input port)

Destination: fsum

(output port)

	(output port)			
Path Group:	(none)			
Path Type:	Max at Slow Process Co	rner		
Data Path Delay:	5.377ns (logic 3.778n	s (70.255%)	route 1.59	9ns (29.745%))
Logic Levels:	3 (IBUF=1 LUT3=1 OBUF	=1)		
Location	Delay type	Incr(ns)	Path (ns)	Netlist Resource(s)
		0.000	0.000 r	fb (IN)
	net (fo=0)	0.000	0.000	fb
	<pre>IBUF (Prop_ibuf_I_0)</pre>	0.982	0.982 r	fb_IBUF_inst/0
	net (fo=2, unplaced)	0.800	1.782	fb_IBUF
	LUT3 (Prop_lut3_I1_0)	0.150	1.932 r	fsum_OBUF_inst_i_1/0
	net (fo=1, unplaced)	0.800	2.732	fsum_OBUF
	OBUF (Prop_obuf_I_O)	2.645	5.377 r	fsum_OBUF_inst/O
	net (fo=0)	0.000	5.377	fsum
			r	fsum (OUT)

Min Delay Paths

Slack: inf Source:

(input port)

Destination: fsum

(output port)

Path Group: (none)

Path Type: Min at Fast Process Corner


Data Path Delay: 2.089ns (logic 1.415ns (67.729%) route 0.674ns (32.271%))

Logic Levels: 3 (IBUF=1 LUT3=1 OBUF=1)

Location	Delay type	Incr(ns)	Path (ns)	Netlist Resource(s)
		0.000	0.000 r	fa (IN)
	net (fo=0)	0.000	0.000	fa
	<pre>IBUF (Prop_ibuf_I_0)</pre>	0.211	0.211 r	fa_IBUF_inst/O
	net (fo=2, unplaced)	0.337	0.548	fa_IBUF
	LUT3 (Prop_lut3_I0_0)	0.042	0.590 r	fsum_OBUF_inst_i_1/0
	net (fo=1, unplaced)	0.337	0.927	fsum_OBUF
	OBUF (Prop_obuf_I_O)	1.162	2.089 r	fsum_OBUF_inst/O
	net (fo=0)	0.000	2.089	fsum
			r	fsum (OUT)

Η κατανάλωση πόρων του Πλήρους Αθροιστή είναι η εξής:

Resource	Utilization	Available	Utilization %
LUT	1	17600	0.01
Ю	5	100	5.00




Η περίοδος του παράλληλου αθροιστή με pipeline είναι μικρότερη σε σύγκριση με την έκδοση χωρίς pipeline λόγω της εγγενούς αρχιτεκτονικής του pipeline. Στον non-pipelined αθροιστή, κάθε στάδιο του υπολογισμού πρέπει να ολοκληρωθεί πριν περάσουν τα δεδομένα στο επόμενο στάδιο, προκαλώντας μια καθυστέρηση που παρατείνει τον συνολικό χρόνο επεξεργασίας. Αντίθετα, στον pipelined παράλληλο αθροιστή, το κρίσιμο μονοπάτι περιλαμβάνει κυρίως τη διάδοση δεδομένων μεταξύ καταχωρητών μέσα σε διαδοχικά στάδια, με αποτέλεσμα ένα χαμηλότερο όριο στην περίοδο του ρολογιού. Αυτό συμβαίνει επειδή η pipeline προσέγγιση επιτρέπει την ταυτόχρονη επεξεργασία διαφορετικών σταδίων, μειώνοντας τη συνολική καθυστέρηση.

Θεωρώντας τον παράλληλο αθροιστή με σωλήνωση ως σύγχρονο κύκλωμα, η καθυστέρηση κατά μήκος της κρίσιμης διαδρομής καθορίζει την ελάχιστη περίοδο ρολογιού που απαιτείται για τη σωστή λειτουργία. Αυτή η καθυστέρηση, που συμβαίνει μεταξύ διαδοχικών κύκλων ρολογιού, είναι εγγενώς μικρότερη από τον συνολικό χρόνο υπολογισμού που απαιτείται από τον αθροιστή χωρίς σωλήνωση.

Επιπλέον, η σχεδίαση με σωλήνωση απαιτεί πρόσθετους πόρους υλικού, όπως flip-flops για καταχωρητές και ένα παγκόσμιο buffer ρολογιού. Επιπλέον, η εφαρμογή πλήρους αθροιστές ως διαδοχικά σύγχρονα κυκλώματα και στα δύο σχέδια συμβάλλει στην αυξημένη κατανάλωση πόρων όσον αφορά τα στοιχεία flip-flops, πίνακες αναζήτησης (LUT) και στοιχεία εισόδου/εξόδου (IO). Ως εκ τούτου, ο παράλληλος αθροιστής με pipeline καταναλώνει περισσότερους πόρους λόγω της αρχιτεκτονικής του πολυπλοκότητας και της ανάγκης για πρόσθετα εξαρτήματα για την υποστήριξη του pipelining.

Θέμα 3: Synchronous FA with Pipeline

Για τον συστολικό πολλαπλασιαστή διάδοσης κρατουμένων των 4 bits, χρησιμοποιούμε επιπλέον




καταχωρητές έτσι ώστε οι είσοδοι για την κάθε δομική μονάδα να φτάνουν ταυτόχρονα στους κατάλληλους κύκλους ρολογιού όπως φαίνεται στο διπλανό σχήμα, ώστε να υπολογίζουμε ορθά το αποτέλεσμα. Επιπλέον, χρησιμοποιούμε καταχωρητές, ώστε όλα τα bit του τελικού

αποτελέσματος να φτάνουν ταυτόχρονα στην έξοδο.

Οι αριθμοί πάνω στις δομικές μονάδες αντιπροσωπεύουν τον κύκλο στον οποίο πρέπει να υπολογισει η κάθεμία το αντίστοιχο αποτέλεσμα.

Η δομική μονάδα που χρησιμοποιείται στο παραπάνω σχήμα είναι η παρακάτω, αφαιρώντας τους δύο καταχωρητές στην έξοδο του full adder, καθώς έγινε χρήση σύγχρονων full adder και δεν χρειάζεται η αποθήκευση του αποτελέσματος μέχρι την απόμενη θετική ακμή του ρολογιού.



Κάθε γραμμή του σχήματος αποτελεί τον πολλαπλασιασμό ενός bit του B με τον 4-bit A. Κατά την διάρκεια του υπολογισμού γίνεται προώθηση του κρατουμένου και του bit του B, ενώ παράλληλα προωθούνται το αποτέλεσμα του πολλαπλασιασμού, το τελικό κρατούμενο και ο αριθμός A στην επόμενη γραμμή για τον επόμενο πολλαπλασιαμό.

Για την δομική μονάδα έχουμε:

Structural Architecture:


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity full_adder_sys_pipeline is
   Port ( a : in std_logic;
        b : in std_logic;
        cin : in std_logic;
        sin : in std_logic;
        clk : in std_logic;
        rst : in std_logic;
        sout : out std_logic;
}
```

```
cout : out std logic;
           D horizontal : out std logic;
           D diagonal : out std_logic);
end full adder sys pipeline;
architecture Structural of full adder sys pipeline is
    component full_adder_bh is
        Port ( a : in std_logic;
               b : in std_logic;
               cin : in std logic;
               clk : in std logic;
               rst : in std logic;
               sum : out std logic;
               cout : out std logic);
    end component;
    component dff is
        Port ( D : in std logic;
               clk : in std logic;
               rst : in std logic;
               Q : out std logic);
    end component;
    signal dff0, dff1 : std_logic;
begin
    dff0 <= (a and b);
    dff_horizontal : dff port map (D=>b, clk=>clk, rst=>rst,
O=>D horizontal);
    dff diagonal 1 : dff port map (D=>a, clk=>clk, rst=>rst,
0=>dff1);
    dff diagonal 2 : dff port map (D=>dff1, clk=>clk, rst=>rst,
Q=>D diagonal);
    dff adder : full adder bh port map (a=>dff0, b=>sin, cin=>cin,
clk=>clk, rst=>rst, sum=>sout, cout=>cout);
```

```
end Structural;
```

RTL & Synthesis:



Ενώ για τον Ripple carry multiplier:

Structural Architecture:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity mult_4bit_pipeline is
    Port ( A : in std_logic_vector (3 downto 0);
        B : in std_logic_vector (3 downto 0);
        clk : in std_logic;
```

```
rst : in std logic;
           Pout : out std logic vector (7 downto 0));
end mult 4bit pipeline;
architecture Structural of mult 4bit pipeline is
    component full adder sys pipeline is
        Port ( a : in std_logic;
               b : in std logic;
               cin : in std_logic;
               sin : in std logic;
               clk : in std logic;
               rst : in std logic;
               sout : out std logic;
               cout : out std logic;
               D horizontal : out std_logic;
               D diagonal : out std logic);
    end component;
    component dff is
        Port ( D : in std logic;
               clk : in std logic;
               rst : in std logic;
               Q : out std logic);
    end component;
    signal result first row, carry first row, horizontal first row,
diagonal first row : std logic vector(3 downto 0);
    signal carry buf first row, carry buf second row,
carry buf third row : std logic;
    signal result second row, carry second row,
horizontal second row, diagonal second row : std logic vector(3
downto 0);
    signal result third row, carry third row, horizontal third row,
diagonal_third_row : std_logic_vector(3 downto 0);
    signal dffP0 : std logic vector(8 downto 0);
    signal carry fourth row, horizontal fourth row:
std logic vector(3 downto 0);
    signal dontcare : std logic;
```

```
signal b2 buf: std logic vector(3 downto 0);
    signal b3 buf: std logic vector(5 downto 0);
    signal dffP1 : std logic vector(6 downto 0);
    signal dffP2 : std logic vector(4 downto 0);
    signal dffP3 : std_logic_vector(2 downto 0);
    signal dffP4 : std logic vector(1 downto 0);
    signal dffP5 : std_logic;
    signal a1 buf: std logic;
    signal a2 buf: std logic vector(1 downto 0);
    signal a3 buf: std logic vector(2 downto 0);
begin
FIRST ROW FIRST: full adder sys pipeline port map(a=>A(0), b=>B(0),
cin=>'0', sin=>'0', clk=>clk, rst=>rst, sout=>dffP0(0),
cout=>carry first row(0), D horizontal=>horizontal first row(0),
D diagonal=>diagonal first row(0));
dffA1 0: dff port map (D=>A(1), clk=>clk, rst=>rst, Q=>a1 buf);
FIRST_ROW_SECOND: full_adder_sys_pipeline port map(a=>a1 buf,
b=>horizontal first row(0), cin=>carry first row(0), sin=>'0',
clk=>clk, rst=>rst, sout=>result first row(1),
cout=>carry_first_row(1), D_horizontal=>horizontal first row(1),
D diagonal=>diagonal first row(1));
dffA2 0: dff port map (D=>A(2), clk=>clk, rst=>rst, Q=>a2 buf(0));
dffA2 1: dff port map (D=>a2 buf(0), clk=>clk, rst=>rst,
Q=>a2 buf(1));
FIRST ROW THIRD: full adder sys pipeline port map(a=>a2 buf(1),
b=>horizontal first row(1), cin=>carry first row(1), sin=>'0',
clk=>clk, rst=>rst, sout=>result_first_row(2),
cout=>carry first row(2), D horizontal=>horizontal first row(2),
D diagonal=>diagonal first row(2));
```

signal b1 buf: std logic vector(1 downto 0);


```
dffA3 0: dff port map (D=>A(3), clk=>clk, rst=>rst, Q=>a3 buf(0));
dffA3 1: dff port map (D=>a3 buf(0), clk=>clk, rst=>rst,
0=>a3 buf(1));
dffA3 2: dff port map (D=>a3 buf(1), clk=>clk, rst=>rst,
Q = > a3 buf(2);
FIRST ROW FOURTH: full adder sys pipeline port map(a=>a3 buf(2),
b=>horizontal first row(2), cin=>carry first row(2), sin=>'0',
clk=>clk, rst=>rst, sout=>result_first_row(3),
cout=>carry first row(3), D horizontal=>horizontal first row(3),
D diagonal=>diagonal first row(3));
dffCoutFirstRow: dff port map (D=>carry first row(3), clk=>clk,
rst=>rst, Q=>carry buf first row);
dffP0 0: dff port map (D=>dffP0(0), clk=>clk, rst=>rst, Q=>dffP0(1));
dffP0 1: dff port map (D=>dffP0(1), clk=>clk, rst=>rst, Q=>dffP0(2));
dffP0 2: dff port map (D=>dffP0(2), clk=>clk, rst=>rst, Q=>dffP0(3));
dffP0 3: dff port map (D=>dffP0(3), clk=>clk, rst=>rst, Q=>dffP0(4));
dffP0 4: dff port map (D=>dffP0(4), clk=>clk, rst=>rst, Q=>dffP0(5));
dffP0 5: dff port map (D=>dffP0(5), clk=>clk, rst=>rst, Q=>dffP0(6));
dffP0 6: dff port map (D=>dffP0(6), clk=>clk, rst=>rst, Q=>dffP0(7));
dffP0 7: dff port map (D=>dffP0(7), clk=>clk, rst=>rst, Q=>dffP0(8));
dffP0 8: dff port map (D=>dffP0(8), clk=>clk, rst=>rst, Q=>Pout(0));
dffB1 0: dff port map (D=>B(1), clk=>clk, rst=>rst, Q=>b1 buf(0));
dffB1_1: dff port map (D=>b1_buf(0), clk=>clk, rst=>rst,
Q=>b1 buf(1));
SECOND ROW FIRST: full adder sys pipeline port
map(a=>diagonal first row(0), b=>b1 buf(1), cin=>'0',
sin=>result first row(1), clk=>clk, rst=>rst, sout=>dffP1(0),
cout=>carry second row(0), D horizontal=>horizontal second row(0),
D diagonal=>diagonal second row(0));
SECOND ROW SECOND: full adder sys pipeline port
map(a=>diagonal first row(1), b=>horizontal second row(0),
cin=>carry second row(0), sin=>result first row(2), clk=>clk,
rst=>rst, sout=>result second row(1), cout=>carry second row(1),
```

```
D horizontal=>horizontal second row(1),
D diagonal=>diagonal second row(1));
SECOND ROW THIRD: full adder sys pipeline port
map(a=>diagonal first row(2), b=>horizontal second row(1),
cin=>carry second row(1), sin=>result first row(3), clk=>clk,
rst=>rst, sout=>result second row(2), cout=>carry second row(2),
D horizontal=>horizontal second row(2),
D_diagonal=>diagonal_second_row(2));
SECOND ROW FOURTH: full adder sys pipeline port
map(a=>diagonal_first_row(3), b=>horizontal_second_row(2),
cin=>carry second row(2), sin=>carry buf first row, clk=>clk,
rst=>rst, sout=>result_second_row(3), cout=>carry_second_row(3),
D horizontal=>horizontal second row(3),
D diagonal=>diagonal second row(3));
dffCoutSecondRow: dff port map (D=>carry second row(3), clk=>clk,
rst=>rst, Q=>carry_buf_second_row);
dffP1 0: dff port map (D=>dffP1(0), clk=>clk, rst=>rst, Q=>dffP1(1));
dffP1 1: dff port map (D=>dffP1(1), clk=>clk, rst=>rst, Q=>dffP1(2));
dffP1 2: dff port map (D=>dffP1(2), clk=>clk, rst=>rst, Q=>dffP1(3));
dffP1 3: dff port map (D=>dffP1(3), clk=>clk, rst=>rst, Q=>dffP1(4));
dffP1_4: dff port map (D=>dffP1(4), clk=>clk, rst=>rst, Q=>dffP1(5));
dffP1 5: dff port map (D=>dffP1(5), clk=>clk, rst=>rst, Q=>dffP1(6));
dffP1 6: dff port map (D=>dffP1(6), clk=>clk, rst=>rst, Q=>Pout(1));
dffB2 0: dff port map (D=>B(2), clk=>clk, rst=>rst, Q=>b2 buf(0));
dffB2_1: dff port map (D=>b2_buf(0), clk=>clk, rst=>rst,
0=>b2 buf(1));
dffB2 2: dff port map (D=>b2 buf(1), clk=>clk, rst=>rst,
0 = b2 \text{ buf}(2);
dffB2 3: dff port map (D=>b2 buf(2), clk=>clk, rst=>rst,
Q=>b2 buf(3));
THIRD ROW FIRST: full adder sys pipeline port
map(a=>diagonal second row(0), b=>b2 buf(3), cin=>'0',
sin=>result_second_row(1), clk=>clk, rst=>rst, sout=>dffP2(0),
cout=>carry third row(0), D horizontal=>horizontal third row(0),
D diagonal=>diagonal third row(0));
```

```
THIRD ROW SECOND: full adder sys pipeline port
map(a=>diagonal second row(1), b=>horizontal third row(0),
cin=>carry third row(0), sin=>result second row(2), clk=>clk,
rst=>rst, sout=>result third row(1), cout=>carry third row(1),
D horizontal=>horizontal third row(1),
D diagonal=>diagonal third row(1));
THIRD ROW THIRD: full adder sys pipeline port
map(a=>diagonal_second_row(2), b=>horizontal_third_row(1),
cin=>carry third row(1), sin=>result second row(3), clk=>clk,
rst=>rst, sout=>result_third_row(2), cout=>carry_third_row(2),
D horizontal=>horizontal third row(2),
D_diagonal=>diagonal_third_row(2));
THIRD ROW FOURTH: full adder sys pipeline port
map(a=>diagonal second row(3), b=>horizontal third row(2),
cin=>carry_third_row(2), sin=>carry_buf_second_row, clk=>clk,
rst=>rst, sout=>result third row(3), cout=>carry third row(3),
D horizontal=>horizontal third row(3),
D diagonal=>diagonal third row(3));
dffCoutThirdRow: dff port map (D=>carry third row(3), clk=>clk,
rst=>rst, Q=>carry buf third row);
dffP2 0: dff port map (D=>dffP2(0), clk=>clk, rst=>rst, Q=>dffP2(1));
dffP2 1: dff port map (D=>dffP2(1), clk=>clk, rst=>rst, Q=>dffP2(2));
dffP2_2: dff port map (D=>dffP2(2), clk=>clk, rst=>rst, Q=>dffP2(3));
dffP2 3: dff port map (D=>dffP2(3), clk=>clk, rst=>rst, Q=>dffP2(4));
dffP2 4: dff port map (D=>dffP2(4), clk=>clk, rst=>rst, Q=>Pout(2));
dffB3 0: dff port map (D=>B(3), clk=>clk, rst=>rst, Q=>b3 buf(0));
dffB3 1: dff port map (D=>b3 buf(0), clk=>clk, rst=>rst,
0=>b3 buf(1));
dffB3 2: dff port map (D=>b3 buf(1), clk=>clk, rst=>rst,
0 = b3 buf(2));
dffB3 3: dff port map (D=>b3 buf(2), clk=>clk, rst=>rst,
Q = b3 \text{ buf}(3);
dffB3 4: dff port map (D=>b3 buf(3), clk=>clk, rst=>rst,
Q = b3 \text{ buf}(4);
dffB3 5: dff port map (D=>b3 buf(4), clk=>clk, rst=>rst,
Q=>b3 buf(5));
```

```
FOURTH ROW FIRST: full adder sys pipeline port
map(a=>diagonal third row(0), b=>b3 buf(5), cin=>'0',
sin=>result third row(1), clk=>clk, rst=>rst, sout=>dffP3(0),
cout=>carry fourth row(0), D horizontal=>horizontal fourth row(0),
D diagonal=>dontcare);
dffP3 0: dff port map (D=>dffP3(0), clk=>clk, rst=>rst, Q=>dffP3(1));
dffP3 1: dff port map (D=>dffP3(1), clk=>clk, rst=>rst, Q=>dffP3(2));
dffP3_2: dff port map (D=>dffP3(2), clk=>clk, rst=>rst, Q=>Pout(3));
FOURTH ROW SECOND: full adder sys pipeline port
map(a=>diagonal third row(1), b=>horizontal fourth row(0),
cin=>carry fourth row(0), sin=>result third row(2), clk=>clk,
rst=>rst, sout=>dffP4(0), cout=>carry fourth row(1),
D horizontal=>horizontal_fourth_row(1), D_diagonal=>dontcare);
dffP4 0: dff port map (D=>dffP4(0), clk=>clk, rst=>rst, Q=>dffP4(1));
dffP4 1: dff port map (D=>dffP4(1), clk=>clk, rst=>rst, Q=>Pout(4));
FOURTH ROW THIRD: full adder sys pipeline port
map(a=>diagonal third row(2), b=>horizontal fourth row(1),
cin=>carry fourth row(1), sin=>result third row(3), clk=>clk,
rst=>rst, sout=>dffP5, cout=>carry fourth row(2),
D_horizontal=>horizontal_fourth_row(2), D_diagonal=>dontcare);
dffP5 0: dff port map (D=>dffP5, clk=>clk, rst=>rst, Q=>Pout(5));
FOURTH ROW FOURTH: full adder sys pipeline port
map(a=>diagonal third row(3), b=>horizontal fourth row(2),
cin=>carry fourth row(2), sin=>carry buf third row, clk=>clk,
rst=>rst, sout=>Pout(6), cout=>Pout(7),
D horizontal=>horizontal fourth row(3), D diagonal=>dontcare);
end Structural;
```

RTL & Synthesis:




Ο κώδικας για το Testbench:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.std_logic_unsigned.all;
entity mult 4bit pipeline tb is
-- Port()
end mult_4bit_pipeline_tb;
architecture bench of mult_4bit_pipeline_tb is
    component mult_4bit_pipeline is
        Port ( A : in std logic vector (3 downto 0);
               B : in std_logic_vector (3 downto 0);
               clk : in std logic;
               rst : in std logic;
               Pout : out std logic vector (7 downto 0));
    end component;
    signal A_tb, B_tb : std_logic_vector (3 downto 0) := "1111";
    signal clk_tb, rst_tb : std_logic := '0';
    signal Pout_tb : std_logic_vector (7 downto 0);
    constant clock : time := 10 ps;
```

```
begin
    dut : mult_4bit_pipeline
        port map (
            A=>A tb,
            B=>B tb,
            clk=>clk tb,
            rst=>rst tb,
            Pout=>Pout_tb
        );
    simulation : process
    begin
        for i in 0 to 1 loop
            rst_tb <= not rst_tb;</pre>
            for j in 0 to 15 loop
                A_tb<=A_tb + 1;
                for k in 0 to 15 loop
                    B_tb <= B_tb + 1;
                    wait for clock;
                end loop;
            end loop;
            wait for 10*clock;
        end loop;
    end process;
    generate_clock : process
    begin
        clk_tb <= '0';
        wait for clock/2;
        clk_tb <= '1';
        wait for clock/2;
    end process;
end bench;
```

Simulation:



Η αρχική καθυστέρηση, που ονομάζεται Tlatency, είναι 10 κύκλοι ρολογιού πριν ο πρώτος πολλαπλασιασμός δώσει ένα αποτέλεσμα, το οποίο εκτείνεται επίσης σε 10 κύκλους. Στη συνέχεια, λόγω της εφαρμογής τεχνικής συστολικής σωλήνωσης, κάθε κύκλος ρολογιού παράγει ένα σωστό αποτέλεσμα για τον αντίστοιχο πολλαπλασιασμό. Σε αυτή την τεχνική, το σύστημα χρησιμοποιεί αποτελεσματικά πόρους επεξεργάζοντας δεδομένα με συγχρονισμένο και συνεχή τρόπο σε πολλαπλά στοιχεία επεξεργασίας.

Οι συστολικές συστοιχίες, που συχνά χρησιμοποιούνται σε τέτοιες τεχνικές διοχέτευσης, διευκολύνουν την παράλληλη επεξεργασία δεδομένων μέσω διασυνδεδεμένων στοιχείων επεξεργασίας. Κάθε στοιχείο εκτελεί μια συγκεκριμένη λειτουργία στα δεδομένα και μεταβιβάζει το αποτέλεσμα στο επόμενο στοιχείο, επιτρέποντας μια βελτιωμένη ροή υπολογισμών. Σε αυτό το πλαίσιο, η καθυστέρηση των 10 κύκλων επιτρέπει τη διάδοση των απαραίτητων εισροών μέσω του pipeline, διασφαλίζοντας ότι μέχρι τη στιγμή που το τελευταίο δομικό στοιχείο υπολογίζει το αποτέλεσμα στον 10ο κύκλο, όλες οι απαιτούμενες εισροές έχουν υποστεί σωστή επεξεργασία μέσω των προηγούμενων μπλοκ. Αυτή η συγχρονισμένη προσέγγιση ελαχιστοποιεί τον χρόνο αδράνειας και μεγιστοποιεί τη χρήση των πόρων, με αποτέλεσμα την αποδοτική υπολογιστική απόδοση.

Το Critical path του κυκλώματος είναι από τους τελικούς καταχωρητές ή της δομική μονάδα που χρησιμοποιείται στον τελευταίο κύκλο μέχρι την έξοδο. Η χρονική καθυστέρηση είναι 4.076ns.

Name	Slack	^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock	De
→ Path 1		00	2	2	1	dffP0_8/Q_reg/C	Pout[0]	4.076	3.276	0.800	00		
3 Path 2		co	2	2	1	dffP1_6/Q_reg/C	Pout[1]	4.076	3.276	0.800	00		
3 Path 3		00	2	2	1	dffP2_4/Q_reg/C	Pout[2]	4.076	3.276	0.800	00		
3 Path 4		00	2	2	1	dffP3_2/Q_reg/C	Pout[3]	4.076	3.276	0.800	00		
3 Path 5		00	2	2	1	dffP4_1/Q_reg/C	Pout[4]	4.076	3.276	0.800	00		
→ Path 6		00	2	2	1	dffP5_0/Q_reg/C	Pout[5]	4.076	3.276	0.800	00		
→ Path 7		00	2	2	1	FOURTH_ROWsum_reg/C	Pout[6]	4.076	3.276	0.800	00		
3 Path 8		00	2	2	1	FOURTH_ROWcout_reg/C	Pout[7]	4.076	3.276	0.800	00		
→ Path 9		00	2	3	88	rst	FIRST_ROW_Freg_c/CLR	2.778	1.106	1.672	00	input port clock	
▶ Path 10		co	2	3	88	rst	FIRST_ROW/Q_reg/CLR	2.778	1.106	1.672	00	input port clock	

Πιο αναλυτικά το βλέπουμε και εκτελώντας την εντολή report_timing_summary -report_unconstrained :

Slack:	inf			
Source:	dffP0_8/Q_reg/C			
	(rising edge-trigger	ed cell FDCE)	
Destination:	Pout[0]			
	(output port)			
Path Group:	(none)			
	Max at Slow Process Co			
	4.076ns (logic 3.276n	s (80.380%)	route 0.800	ns (19.620%))
Logic Levels:	2 (FDCE=1 OBUF=1)			
Location	Delay type	Incr(ns)	Path(ns)	Netlist Resource(s)
	FDCE	0.000	0.000 r	dffP0_8/Q_reg/C
	FDCE (Prop_fdce_C_Q)	0.456	0.456 r	dffP0_8/Q_reg/Q
	net (fo=1, unplaced)	0.800	1.256	Pout_OBUF[0]
	OBUF (Prop_obuf_I_O)	2.820	4.076 r	Pout_OBUF[0]_inst/0
	OBUF (Prop_obuf_I_O) net (fo=0)		4.076 i 4.076	_