



FUNDAMENTOS Y ESTRUCTURA DE COMPUTADORES 1º Grado en Ingeniería Informática

PRÁCTICA S5: Simulación

Circuitos Aritméticos: Sumador-Restador

1. Objetivos

- ✓ Comprender el funcionamiento de un circuito sumador—restador mediante el complemento a 2.
- ✓ Asimilar las operaciones de suma y resta.
- ✓ Aprender a interpretar las operaciones realizadas mediante un sumador—restador, basado en el complemento a 2
- ✓ Adquirir conocimiento en el uso de buses y diseños jerárquicos con la herramienta PSPICE Lite.

2. Desarrollo de la práctica

Diseñar como un sistema jerárquico un circuito sumador-restador para números binarios de 4 bits, partiendo de sumadores completos de 1 bit que a su vez se diseñarán con semisumadores. El circuito generará una salida de acarreo. Las operaciones a realizar son:

$$\Rightarrow$$
 Suma: R = A + B.

$$\Rightarrow$$
 Resta: R = A – B

Téngase en cuenta lo siguiente:

$$A - B = A + B(C2) = A + \overline{B} + 1$$

Luego la operación de resta, en este caso, puede realizarse mediante un sumador, simplemente sumando el operando A, el complemento a uno del operando B y uno mediante el acarreo de entrada del sumador.

El sistema ha de diseñarse empleando las facilidades de OrCAD para el diseño jerárquico. Se ha de realizar un diseño jerárquico complejo a tres niveles:

• **Nivel Esquemático Raíz:** El esquemático raíz ha de realizarse empleando bloques jerárquicos que representan sumadores completos de un bit.

Curso 2021–2022 Página 1 de 2





- **Nivel Sumador completo de un bit:** El sumador completo de un bit ha de realizarse empleando los componentes lógicos necesarios y dos bloques de semisumadores de un bit.
- Nivel semisumador de un bit: con los componentes lógicos necesarios.

Entradas v salidas:

- (Entrada) A[3:0]: Primer sumando o minuendo, según el valor de M.
- (Entrada) B[3:0]: Segundo sumando o sustraendo, según el valor de M.
- (Entrada) M: Selección de operación:

M=0: Suma. R = A+B

M=1: Resta. R = A-B

• (Salida) R[3:0]: Resultado de la operación.

• (Salida) Cout: Acarreo de salida.

Estímulos:

Tiempo (ns)	M	A[3:0]	B[3:0]
0	0	2	3
200	0	6	12
400	0	9	4
600	0	10	12
800	1	8	3
1000	1	3	14
1200	1	5	12
1400	1	11	4

Componentes:

4 Puertas AND de 2 entradas ⇒ 74LS08

4 Puertas XOR de 2 entradas ⇒ 74LS86

4 Puertas OR de 2 entradas \Rightarrow 74LS32

Curso 2021–2022 Página 2 de 2