Práctica 5

Profesora: Lilia D. Tapia Mariscal



Circuitos aritméticos (I)

Descripción

Los objetivos que se persiguen con la realización de esta práctica pueden resumirse en los siguientes puntos:


- Comprender el funcionamiento de un circuito sumador-restador mediante el complemento a 2.
- Asimilar las operaciones de suma y resta.
- Aprender a interpretar las operaciones realizadas mediante un sumador-restador, basado en el complemento a 2.
- Adquirir habilidad en la simulación de sistemas digitales mediante la herramienta PSPICE 17.2 Lite, y en su posible depuración.

K/B


¿Qué es un circuito aritmético?

Circuitos combinacionales

Estos tienen como objetivo realizar operaciones aritméticas en formato binario o BCD, punto fijo o punto flotante. Dependiendo de la aplicación se utilizarán unos u otros. Desde el punto de vista de cómo se procesan los datos tendremos que pueden ser del tipo "serie" o "paralelo".



A • B A •



CIRCUITOS ARITMÉTICOS

Planteamiento

Diseño lógico

Diseñar como un sistema jerárquico un circuito sumador-restador para números binarios de 4 bits, partiendo de sumadores completos de 1 bit que a su vez se diseñarán con semisumadores. El circuito generará una salida de acarreo. Las operaciones a realizar son:

 \boxtimes Suma: R = A + B. \boxtimes Resta: R = A - B

Entradas y salidas:

Entradas/Salidas:

- Entrada) A[3:0]: Primer sumando o minuendo, según el valor de M.
- (Entrada) B[3:0]: Segundo sumando o sustraendo, según el valor de M.

(Entrada) M: Selección de operación:

- M = 0: Suma.
- M = 1: Resta.
- (Salida) S[3:0]: Resultado de la operación entre A y B.
- (Salida) C_OUT: Acarreo de salida

El sistema ha de diseñarse empleando las facilidades de OrCAD para el diseño jerárquico. Se ha de realizar un diseño jerárquico complejo a tres niveles:

- Nivel Esquemático Raíz: El esquemático raíz ha de realizarse empleando bloques jerárquicos que representan sumadores completos de un bit.
- Nivel Sumador completo de un bit: El sumador completo de un bit ha de realizarse empleando los componentes lógicos necesarios y dos bloques de semisumadores de un bit.
- Nivel semisumador de un bit: con los componentes lógicos necesarios.

Diseño jerárquico

Sumador/Restador de 4 bits



Esquemático Raíz

Sumadores completos



EsquemáticoSumador completo 1 bit




Esquemático Semisumador

¿Cómo se construye cada bloque?


Circuito semisumador Suma a+b


а	ь	S	Count
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

S=
$$\overline{a}$$
b+a \overline{b} = a + b
Count = ab



Circuito Sumador completo






Circuito sumador restador de 4bits

Sumador de 4 bits

A+B Sumador paralelo



01 Módulos en ORCAD

Se realiza con la herramienta **Place Heararchical block**, que se encuentra en el menú de herramientas.



02 Puertos de entrada y salida


En el primer bloque I y bloque II, no podemos utilizar los puertos DGSTIM1, DGSTIM2, etc,. Este tipo de puertos se emplean cuando se va estimular directamente una estimulación. Cuando son circuitos creados desde un nivel más bajo se emplean:

Para las entradas: PortRight -R
Para las salidas: Portleft-L




FEC

Jerarquía



Estimulación

Tiempo (ns)	M	A[3:0]	B[3:0]
0	0	2	3
200	0	6	12
400	0	9	4
600	0	10	12
800	1	8	3
1000	1	3	14
1200	1	5	12
1400	1	11	4



Simulación

