1º G. I. Informática

Curso 2010 – 2011 Página 1 de 11


# **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)

### Ejercicio 1

Diseñar un circuito sumador/restador completo de 1 bit. El circuito tendrá cuatro entradas: los operandos x e y, el acarreo/adeudo de entrada y una señal de control s/r para indicar suma (s/r=0) o resta (s/r=1). Tendrá asimismo dos señales de salida: el resultado de la operación de suma o resta y el acarreo/adeudo de salida.

5	×	Υ	(	٥i		R	(,
v	U	U		o		U	0
O	0	$\circ$		ι	١	(	0
O	C	(		0		(	C
0	0	ι		ţ		0	·
0	(	(	ر	C		1	O
J			C	ţ		C	l
J	(		\	0		0	(
c		t	(	ţ		1	1
(		C	O	O		U	O
1	ι	O	0	1		,	(
	ı	O	(	C		(	(
	1	C	(	ι		O	1
	\	Į	S	c		ŧ	0
	(	(	ن	ı		C	O
	(	(	(	O		G	C
	(	(	1	١		1	ł
						į.	-



$$C_0 = A C^{\dagger} + 2 \times C^{\dagger} +$$

1º G. I. Informática

Curso 2010 – 2011 Página 2 de 11

## **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)

#### Ejercicio 2

Diseñar un comparador de números de 1 bit que incorpore tres entradas para conexión en cascada:  $(X_{in} < Y_{in})$ ,  $(X_{in} = Y_{in})$  y  $(X_{in} > Y_{in})$ . Estas entradas indican el resultado de la comparación en los bits de peso inferior a los que se comparan. Tres serán las salidas: (X < Y), (X = Y) y (X > Y).

× Y	$x^{iw} < \lambda^{iw}$	X <sub>km</sub> = Y <sub>km</sub>	$\times_{im} > \gamma_{im}$	X <y< th=""><th>X=γ</th><th>× &gt; Y</th></y<>	X=γ	× > Y
00	1	O	0	,	O	O
OI	•	0	0	(	O	0
1 0	i.	0	0	O	0	1
1 1	\$	0	٥	(	0	0
00	O	1	0	O	1	0
0 1	O	1	٥	i	O	0
10	O	i	٥	0	0	ţ
1 1	O	1	٥	O	1	0
OO	O	o	١ ١	O	O	ţ
0 (	o	0	٨	i	0	0
10	0	6	(	0	0	1
1 (	O	0	,	O	0	1

Las combunaciones que no se perentam en la talla son todos aquellas que no son josebbes, concretamente todos aquellas en las que más de una de las señales Xim < Yim, Xim = Yim, Xim > Yim tenga ualar 1 o todos ellas tengan ualar O. Estas combunaciones generan indiferencias en las saludas XXX, X=Y & X>Y.

A jonter de la table de medad médicada mois arriba y completada con los combinaciones que general indiferencias se obtiene la expesión de cada una de los tres salidos, previa minimipación impleando majos de karrangh

1º G. I. Informática

Curso 2010 – 2011 Página 3 de 11

# **Ejercicios resueltos**


Temas 6, 7 y 8: Diseño Combinacional (II)

### Ejercicio 3

Diseñar un comparador de números de dos bits. Tendrá 4 entradas: dos para uno de los números  $(X_1, X_2)$  y dos para el otro  $(Y_1, Y_2)$ . Tendrá asimismo tres salidas: (X < Y), (X = Y) y (X > Y).

#### Ejercicio 4

Diseñar un comparador de números de dos bits utilizando los comparadores de 1 bit diseñados en el ejercicio 2.



1º G. I. Informática


Curso 2010 – 2011 Página 4 de 11

# **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)


### Ejercicio 5

Utilizando comparadores de magnitud de datos de 4 bits más las puertas necesarias, diseñar un circuito que compruebe, dados tres datos de 4 bits, si son iguales.



### Ejercicio 7

Diseñar un conversor de código BCD a BCD exceso 3 utilizando un sumador.



1º G. I. Informática


Curso 2010 – 2011 Página 5 de 11


# **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)

### Ejercicio 8

Obtener las funciones sintetizadas por los circuitos de la figura siguiente:





1º G. I. Informática

Curso 2010 – 2011 Página 6 de 11

# **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)


### Ejercicio 10


Implementar la función definida por la siguiente tabla de verdad empleando:


- a) Decodificadores
- b) Multiplexores

X	Y	Z	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

a)







1º G. I. Informática

Curso 2010 – 2011 Página 7 de 11

# **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)


### Ejercicio 11


Diseñar una unidad lógica de 1 bit que realice las operaciones lógicas siguientes en función de dos señales de control  $S_1$  y  $S_0$ :

$S_1$	$S_0$	Operación
0	0	A
0	1	$A \cdot B$
1	0	A + B
1	1	$A \oplus B$

- a) Realizarla con un multiplexor de 4 a 1 y las puertas necesarias.
- b) Realizarla con un multiplexor del tamaño necesario aplicando la técnica de implementación de funciones mediante multiplexores.

	5,	>్	A	B	F	
	O	0	S	0	O	70
_	0	0	O	(	0	7
	0	C	1	O	ı	۱ {
	0	0	(	1	1	ζ '
	0	(	0	0	0	- 1 .
	0	(	0	_1_	0	50
	$\mathcal{O}$	١ ١	- (	0	0	} B
		) (	1	Ţ	1	1 ,
	·	0	0	0	0	} B
	_ (	0	0	١	1	, , ,
	\	C	, (	0	1	۱ ج
	_1	(	) (	١	1	7
		l	0	0	0	} B
	-	( )	C	١ <	١	, ,
		1	1	0	ı	} B
		١	( (	(	0	5





1º G. I. Informática

Curso 2010 – 2011 Página 8 de 11


# **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)

### Ejercicio 12

Diseñar una unidad aritmética de 4 bits partiendo de un sumador completo de cuatro bits que realice las operaciones siguientes en función de dos señales de control  $S_I$  y  $S_0$ :

$S_1$	$S_0$	Operación
0	0	A+1
0	1	A+2
1	0	A-1
1	1	A-2



1º G. I. Informática

Curso 2010 – 2011 Página 9 de 11

# **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)


### Ejercicio 13

Diseñar una unidad aritmética de 4 bits partiendo de un sumador completo de cuatro bits que realice las operaciones siguientes en función de dos señales de control  $S_I$  y  $S_0$ :

$S_1$	$S_0$	Operación
0	0	A+2
0	1	A+3
1	0	A-3
1	1	A-B

$$A + 2 = A + 2 + 0$$
  
 $A + 3 = A + 2 + 1$   
 $A - 3 = A - 2 - 1 = A + C_1(2) + 1 - 1 = A + C_1(2) + 0$   
 $A - B = A + C_1(B) + 1$ 

5,50	A	B	( ( ( ) )
00	А	2	6
0 1	A	2	1
10	Α	در <b>(</b> 2)	O
1 (	Α	c, (B)	1



1º G. I. Informática

Curso 2010 – 2011 Página 10 de 11

## **Ejercicios resueltos**

Temas 6, 7 y 8: Diseño Combinacional (II)

### Ejercicio 14

Diseñar una unidad aritmética de 4 bits partiendo de un sumador completo de cuatro bits que realice las operaciones siguientes en función de dos señales de control  $S_I$  y  $S_0$ :

$$S_1$$
 $S_0$ 
 Operación

 0
 0
  $A+B+C_E$ 

 0
 1
  $A+1$ 

 1
 0
  $A-B-\overline{C}_E$ 

 1
 1
  $A-1$ 

$$A + B + C_{E} = A + B + C_{E}$$

$$A + C_{E} = A + C_{E$$

#### Ejercicio 16

Diseñar una unidad aritmético-lógica de 4 bits que realice las operaciones siguientes en función de tres señales de control  $S_2$ ,  $S_1$  y  $S_0$ :

		Operaciones Lógicas	Operaciones Aritméticas
$S_1$	$S_0$	$S_2 = 0$	$S_2 = 1$
0	0	A + B	A-2
0	1	$A \cdot B$	-B+1
1	0	$A \oplus B$	-A-1
1	1	$\overline{A \oplus B}$	B-1

1º G. I. Informática

Curso 2010 – 2011 Página 11 de 11

## **Ejercicios resueltos**

### Temas 6, 7 y 8: Diseño Combinacional (II)

Realizar la unidad lógica empleando multiplexores del tamaño necesario aplicando la técnica de implementación de funciones mediante multiplexores. Para la unidad aritmética, partir de un sumador completo de cuatro bits.

