


Ejercicios resueltos

Temas 9 y 10: Diseño Secuencial: Registros y Contadores

Ejercicio 2


Utilizando tantos registros de desplazamiento circular de cuatro bits como sean necesarios, diseñar un sistema que genere ininterrumpidamente la secuencia 3, 5, 0, 7. Los registros de desplazamiento deben ser inicializados correctamente a través de las entradas asíncronas antes de que comience la generación de la secuencia.



Ejercicio 3

Diseñar un registro de desplazamiento de 4 bits que, dependiendo de dos señales de control S_1 y S_0 , realice las siguientes operaciones:

S_1	S_0	Operación
0	0	Bloqueo
0	1	Carga serie
1	0	Complemento de su contenido
1	1	Puesta a cero




Ejercicios resueltos

Temas 9 y 10: Diseño Secuencial: Registros y Contadores

Ejercicio 6

Diseñar un contador síncrono módulo 7 ascendente/descendente con biestables tipo D.

Señal de dirección de cuenta: $U=0 \rightarrow$ Cuenta descendente
 $U=1 \rightarrow$ Cuenta ascendente



Para codificar 7 estados se necesitan 3 biestables

	U=0			U=1		
$a_2 a_1 a_0$	a_2	a_1	a_0	a_2	a_1	a_0
0	0	0	0	1	1	0
1	0	0	1	0	0	0
2	0	1	0	0	0	1
3	0	1	1	0	1	0
4	1	0	0	0	1	1
5	1	0	1	1	0	0
6	1	1	0	1	0	1

Tabla de excitación del biestable tipo D

a_n	a_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

$D_2 = a_2 \bar{a}_1 \bar{a}_0 + U \bar{a}_2 \bar{a}_1 + \bar{U} \bar{a}_2 \bar{a}_1 \bar{a}_0 + \bar{U} a_2 a_1 \bar{a}_0 + U \bar{a}_2 a_1 a_0$


$a_1 a_0$	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	0	0	0	0
10	0	0	0	1

$D_1 = \bar{U} \bar{a}_2 \bar{a}_0 + U \bar{a}_1 a_0 + \bar{U} \bar{a}_2 a_1 a_0 + U \bar{a}_2 a_1 \bar{a}_0$

$a_1 a_0$	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	0	0	0	0
10	0	0	0	1

$D_0 = a_2 \bar{a}_1 \bar{a}_0 + \bar{U} a_1 \bar{a}_0 + U \bar{a}_2 \bar{a}_0$

$a_1 a_0$	00	01	11	10
00	0	0	0	1
01	1	0	0	0
11	1	0	0	0
10	1	0	0	0



Ejercicios resueltos

Temas 9 y 10: Diseño Secuencial: Registros y Contadores

Ejercicio 7

Utilizando biestables tipo T diseñar un contador ascendente/descendente módulo 6 con salida de acarreo.




Tabla de excitación del biestable tipo T


a_n	a_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

Señal de dirección de cuenta
 $V=0 \rightarrow$ Cuenta descendente
 $V=1 \rightarrow$ Cuenta ascendente


Para codificar 6 estados se necesitan 3 biestables

$a_2 a_1 a_0$	PRÓXIMO ESTADO		ACARREO	
	$V=0$ $a_2 a_1 a_0$	$V=1$ $a_2 a_1 a_0$	$V=0$	$V=1$
0 0 0	1 0 1	0 0 1	1	0
0 0 1	0 0 0	0 1 0	0	0
0 1 0	0 0 1	0 1 1	0	0
0 1 1	0 1 0	1 0 0	0	0
1 0 0	0 1 1	1 0 1	0	0
1 0 1	1 0 0	0 0 0	0	1
1 1 0	0 0 0	0 0 0	0	0
1 1 1	0 0 0	0 0 0	0	0


$$A_{\text{carreo}} = \bar{V} \bar{a}_2 \bar{a}_1 \bar{a}_0 + V a_2 \bar{a}_1 a_0$$




$$T_2 = \bar{V} \bar{a}_2 \bar{a}_0 + a_2 a_1 + V a_2 a_0 + V a_1 a_0$$



$$T_1 = a_2 a_1 + \bar{V} a_1 a_0 + \bar{V} a_2 a_0 + V a_2 a_0$$



$$T_0 = a_0 + a_1 + a_2$$




Ejercicios resueltos

Temas 9 y 10: Diseño Secuencial: Registros y Contadores

Ejercicio 9

Diseñar un contador síncrono de tres bits que, dependiendo de una señal de control IP, realice la cuenta de números impares cuando $IP = 0$ (1,3,5,7) y de números pares cuando $IP = 1$ (0,2,4,6). Sintetizarlo utilizando biestables tipo D.



Para codificar 8 estados se necesitan 3 bits

	IP=0			IP=1		
$a_2 a_1 a_0$	a_2	a_1	a_0	a_2	a_1	a_0
0	0	0	0	0	0	1
0	0	0	1	0	1	1
0	0	1	0	0	1	0
0	0	1	1	1	0	0
1	0	0	1	1	0	1
1	0	1	0	1	1	0
1	0	1	1	1	1	1
1	1	0	0	0	0	0

Tabla de excitación del biestable tipo D

a_n	a_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

$I_p a_2$	$a_1 a_0$	00	01	11	10
00		0	0	1	0
01		1	1	0	1
11		1	1	0	0
10		0	0	1	1


$$D_2 = a_2 \bar{a}_1 + \bar{a}_2 a_1 a_0 + I_p \bar{a}_2 a_1 + I_p a_2 \bar{a}_0$$

$I_p a_2$	$a_1 a_0$	00	01	11	10
00		0	1	0	1
01		0	1	0	1
11		1	1	0	0
10		1	1	0	0

$$D_1 = \bar{a}_1 a_0 + I_p \bar{a}_1 + I_p a_1 \bar{a}_0$$

$I_p a_2$	$a_1 a_0$	00	01	11	10
00		1	1	1	1
01		1	1	1	1
11		0	0	0	0
10		0	0	0	0

$$D_0 = \bar{I}_p$$



FUNDAMENTOS Y ESTRUCTURA DE COMPUTADORES

1º G. I. Informática

Curso 2010 – 2011


Página 5 de 7

Ejercicios resueltos

Temas 9 y 10: Diseño Secuencial: Registros y Contadores

Ejercicio 10

Utilizando biestables J-K diseñar un contador síncrono modulo 3 que tenga además dos señales de control síncronas de *enable* (E) y *reset* (R). Cuando $E = 1$ el contador cuenta y cuando $E = 0$ mantiene la cuenta que tenga en ese momento hasta que E valga de nuevo 1, momento en el que continúa la cuenta. Cuando $R = 0$ el contador debe volver al estado inicial.



$a_1 a_0$	R=0		R=1	
	E=0	E=1	E=0	E=1
$a_1 a_0$	$a_1 a_0$	$a_1 a_0$	$a_1 a_0$	$a_1 a_0$
0 0	0 0	0 0	0 0	0 1
0 1	0 0	0 0	0 1	1 0
1 0	0 0	0 0	1 0	0 0
1 1	0 0	0 0	0 0	0 0

a_n	a_{n+1}	J	K
0	0	0	x
0	1	1	x
1	0	x	1
1	1	x	0

$a_1 a_0$	RE	00	01	11	10
00	0	0	0	0	0
01	0	0	0	1	0
11	-	-	-	-	-
10	-	-	-	-	-

$$J_1 = a_0 RE$$

$a_1 a_0$	RE	00	01	11	10
00	-	-	-	-	-
01	-	-	-	-	-
11	1	1	1	1	1
10	1	1	1	1	0


$$K_1 = a_0 + \bar{R} + E$$

$a_1 a_0$	RE	00	01	11	10
00	0	0	0	1	0
01	-	-	-	-	-
11	-	-	-	-	-
10	0	0	0	0	0

$$J_0 = \bar{a}_1 RE$$

$a_1 a_0$	RE	00	01	11	10
00	-	-	-	-	-
01	1	1	1	0	0
11	1	1	1	1	1
10	-	-	-	-	-

$$K_0 = a_1 + E + \bar{R}$$




Ejercicios resueltos

Temas 9 y 10: Diseño Secuencial: Registros y Contadores

Ejercicio 12

Diseñar un contador binario módulo 4 con dos entradas síncronas S_1 y S_0 , salida de acarreo y una entrada asíncrona de Reset. Implementarlo utilizando biestables tipo T. Las señales S_1 y S_0 indican el modo de funcionamiento del contador según la siguiente tabla:

S_1	S_0	Operación
0	0	Cuenta par
0	1	Cuenta impar
1	0	Inhabilitación de cuenta
1	1	Reset síncrono



Las señales en los transiciones representan: $S_1, S_0 / \text{Acarreo}$

Tabla de excitación del biestable tipo T

Q_n	Q_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

Q_1, Q_0	Estado siguiente				Salida de acarreo			
	00	01	10	11	00	01	10	11
Q_1, Q_0	Q_1, Q_0	Q_1, Q_0	Q_1, Q_0	Q_1, Q_0				
00	10	01	00	00	0	0	0	0
01	10	11	01	00	0	0	0	0
10	00	11	10	00	1	0	0	0
11	00	01	11	00	0	1	0	0

Q_1, Q_0, S_1, S_0

Q_1, Q_0	S_1, S_0	00	01	11	10
00		1	1	0	0
01		1	1	0	0
11		1	1	0	0
10		1	0	1	0

Q_1, Q_0, S_1, S_0

Q_1, Q_0	S_1, S_0	00	01	11	10
00		0	0	0	0
01		1	0	1	0
11		1	0	1	0
10		0	1	0	0

$$T_1 = \overline{S_1} \overline{S_0} + Q_0 \overline{S_1} + Q_1 S_1 S_0$$

$$T_0 = Q_0 \overline{S_1} \overline{S_0} + \overline{Q_0} \overline{S_1} S_0 + Q_0 S_1 S_0$$


$$\text{Acarreo} = Q_1 \overline{Q_0} \overline{S_1} \overline{S_0} + Q_1 Q_0 \overline{S_1} S_0$$

Q_1, Q_0, S_1, S_0

Q_1, Q_0	S_1, S_0	00	01	11	10
00		0	0	0	0
01		0	0	0	0
11		0	1	0	0
10		1	0	0	0

Acarreo

La entrada CLR corresponde a la de Reset asíncrono




Ejercicios resueltos

Temas 9 y 10: Diseño Secuencial: Registros y Contadores

Ejercicio 13

Obtener un biestable tipo D a partir de uno tipo T.



Ejercicio 14

Obtener un biestable tipo J-K a partir de uno tipo D.

