
Триггер

Материал из Википедии — свободной энциклопедии

Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.

При включении питания триггер непредсказуемо принимает (с равной или неравной вероятностью) одно из двух состояний. Это приводит к необходимости выполнять первоначальную установку триггера в требуемое исходное состояние, то есть подавать сигнал сброса на асинхронные входы триггеров, счётчиков, регистров, и т. д. (например, с помощью <u>RC-цепочки</u>), а также учитывать, что ячейки <u>ОЗУ</u>, построенного на триггерах (память статического типа), содержат после включения произвольную информацию.



При изготовлении триггеров применяются преимущественно полупроводниковые приборы (обычно биполярные и полевые <u>транзисторы</u>), в прошлом — электромагнитные <u>реле, электронные лампы</u>. С появлением технологии производства микросхем малой и средней степени интеграции был освоен выпуск обширной номенклатуры триггеров в интегральном исполнении. В настоящее время логические схемы, в том числе с использованием триггеров, создают в <u>интегрированных средах разработки</u> под различные программируемые логические интегральные схемы (ПЛИС). Используются, в основном, в <u>вычислительной технике</u> для организации компонентов вычислительных систем: <u>регистров, счётчиков,</u> процессоров, ОЗУ.

Содержание

История

Определения

Классификация

Типы синхронизации

Базовые понятия

Типы триггеров

RS-триггеры

RS-триггер асинхронный

RS-триггер синхронный

D-триггеры

D-триггер синхронный

D-триггер двухступенчатый

Т-триггеры

Т-триггер асинхронный

Т-триггер синхронный

ЈК-триггер

Синхронные и асинхронные триггеры

Асинхронные триггеры

Синхронные триггеры с динамическим тактированием

Троичные триггеры

Четверичные триггеры

Триггеры с любым числом устойчивых состояний

Физические реализации триггеров

Триггеры с тиристорами

Триггеры на релейно-контакторной базе

Реализация на базе триггеров других типов

См. также

Литература

Примечания

Ссылки

История

Разрывные характеристики электронных ламп, на которых основано действие триггеров, впервые под названием «катодное реле» были описаны М. А. Бонч-Бруевичем в 1918 г. Практическая схема триггера была опубликована 5 августа 1920 года У.Г. Икклзом и Ф. У. Джорданом в патенте Великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 21 июня 1918 г. Икклзом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 1918 г. Икклзом и Ф. У. Джорданом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 1918 г. Икклзом и Ф. У. Джорданом и Ф. У. Джорданом в патенте великобритании № 148582 заявленном 1918 г. Икклзом и Ф. У. Джорданом и Ф. У. Джорданом

Определения

Триггер (бистабильный мультивибратор $^{[4]}$) — это цифровой автомат, имеющий несколько входов и 2 выхода.

Триггер — это устройство последовательного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется.

Триггерами называют $^{[5]}$ такие <u>логические</u> устройства, выходные <u>сигналы</u> которых определяются не только сигналами на входах, но и предысторией их работы, то есть состоянием элементов памяти.

Триггер — один из базовых (основных) элементов $\underline{\text{цифровой техники}}^{[6]}$. Некоторые исследователи $^{[7]}$ включают триггер в 100 великих изобретений.

Триггер не является <u>логическим элементом</u> первого уровня, а сам состоит из логических элементов первого уровня — <u>инверторов</u> или <u>логических вентиле</u>й. По отношению к логическим элементам первого уровня триггер является логическим устройством второго уровня.

Триггер — элементарная ячейка оперативной памяти.

Триггер — простейшее устройство, выполняющее <u>логическую функцию</u> с <u>обратной связью</u>, то есть простейшее устройство <u>кибернетики</u>.

N-ичный **триггер** — устройство (элементарная переключаемая ячейка памяти, переключатель с N устойчивыми положениями), которое имеет N *устойчивых состояний* и возможность переключения из любого состояния в любое другое состояние.

Триггер — это логическое устройство с двумя устойчивыми состояниями 0 и 1, имеющие несколько входов и два выхода, один прямой, а другой инверсный.

Классификация

Триггеры подразделяются на две большие группы — *динамические* и *статические*. Названы они так по способу представления выходной информации.

Динамический триггер представляет собой управляемый генератор, одно из состояний которого (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое (нулевое) — отсутствием выходных импульсов. Смена состояний производится внешними импульсами (рисунок 3).

К *статическим* триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.

Статические (потенциальные) триггеры, в свою очередь, подразделяются на две неравные по практическому значению группы — симметричные и несимметричные триггеры. Оба класса реализуются на двухкаскадном усилителе из двух инверторов с положительной обратной связью, а названием своим они обязаны способам организации внутренних электрических связей между элементами схемы.

Симметричные триггеры отличает симметрия схемы и по структуре, и по параметрам элементов обоих плеч. Для несимметричных триггеров характерна неидентичность параметров элементов отдельных каскадов, а также и связей между ними.

Симметричные статические триггеры составляют основную массу триггеров, используемых в современной радиоэлектронной аппаратуре. Схемы симметричных триггеров в простейшей реализации (2х2ИЛИ-НЕ) показаны на рисунке 4.

Основной и наиболее общий классификационный признак — функциональный — позволяет систематизировать статические симметричные триггеры по способу организации логических связей между входами и выходами триггера в определённые дискретные моменты времени до и после появления входных сигналов. По этой классификации триггеры характеризуются числом логических входов и их функциональным назначением (рисунок 5).

Вторая классификационная схема, независимая от функциональной, характеризует триггеры по способу ввода информации и оценивает их по времени обновления выходной информации относительно момента смены информации на входах (рисунок 6).

Каждая из систем классификации характеризует триггеры по разным показателям и поэтому дополняет одна другую. К примеру, триггеры RS-типа могут быть в синхронном и асинхронном исполнении.

Рис.2 Схемы из патента Икклза и Джордана 1918 г., один (рис.1) нарисован как два инвертирующих каскада усилителя с положительной обратной связью, другой (рис.2) как симметричная перекрёстносвязанная пара.




Рисунок 3. Временные диаграммы установки и сброса динамического триггера




Рисунок 4. Симметричные триггеры на <u>биполярных</u> <u>транзисторах:</u> сверху — с непосредственной связью между каскадами; снизу — с резистивной связью

Асинхронный триггер изменяет своё состояние непосредственно в момент изменения соответствующего информационного сигнала или сигналов, с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим и с динамическим управлением по входу синхронизации С.

Триггеры со статическим управлением воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход).

Триггеры с динамическим управлением воспринимают информационные сигналы при изменении (перепаде) сигнала на входе C от 0×1 (прямой динамический C-вход) или от 1×0 (инверсный динамический C-вход). Также встречается название «триггер управляемый фронтом».

Одноступенчатые триггеры (latch, защёлки) состоят из одной ступени представляющей собой элемент памяти и схему управления, бывают, как правило, со статическим управлением. Одноступенчатые триггеры с динамическим управлением применяются в первой ступени двухступенчатых триггеров с динамическим управлением. Одноступенчатый триггер на УГО(Условное графическое обозначение) обозначают одной буквой Т.





Рисунок 5. Функциональная классификация триггеров

Двухступенчатые триггеры (**flip-flop**, «шлёпающие») делятся на триггеры со статическим управлением и триггеры с динамическим управлением. При одном уровне сигнала на входе С информация, в соответствии с логикой работы триггера, записывается в первую ступень (вторая ступень заблокирована для записи). При другом уровне этого сигнала происходит копирование состояния первой ступени во вторую (первая ступень заблокирована для записи), выходной сигнал появляется в этот момент времени с задержкой равной задержке срабатывания ступени. Обычно двухступенчатые триггеры применяются в схемах, где логические функции входов триггера зависят от его выходов, во избежание временных гонок. Двухступенчатые триггеры в условных графических обозначениях (УГО) обозначают двумя буквами **ТТ**.

Триггеры со сложной логикой бывают также одно- и двухступенчатые. В этих триггерах наряду с синхронными сигналами присутствуют и асинхронные. Такой триггер изображён на рисунке справа, верхний (**S**) и нижний (**R**) входные сигналы являются асинхронными.

Триггерные схемы классифицируют также по следующим признакам:

- числу целочисленных устойчивых состояний (<u>основанию системы счисления</u>) (обычно устойчивых состояний два, реже больше, см. двоичный триггер, <u>троичный триггер</u>, четверичный триггер[8], ..., десятичный триггер, ..., n-ичный триггер, ...);
- числу уровней два уровня (высокий, низкий) в двухуровневых элементах, три уровня (положительный, ноль, отрицательный) в трёхуровневых элементах^[9], ..., N-уровней в N-уровневых элементах, ...;
- по способу реакции на помехи прозрачные и непрозрачные. Непрозрачные, в свою очередь, делятся на проницаемые и непроницаемые;
- по составу логических элементов (триггеры на элементах И-НЕ, ИЛИ-НЕ и др.).



Двухступенчатый синхронный Dтриггер с асинхронными сбросом и установкой

Типы синхронизации




Рисунок 6. Классификация триггеров по типу синхронизации

Базовые понятия

Триггер — это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение которых происходит под действием входных сигналов и предназначен для хранения одного бита информации, то есть имеет состояния логического 0 или логической 1.

Все разновидности триггеров представляют собой <u>конечный автомат</u>, включающий собственно элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления или входной логикой триггера (рисунок 7).

В <u>графе</u> триггера каждая вершина графа соединена со всеми другими вершинами, при этом переходы от вершины к вершине возможны в обе стороны (двухсторонние). Граф двоичного триггера — две точки соединённые отрезком прямой линии, троичного триггера — треугольник, четверичного триггера — квадрат с диагоналями, пятеричного триггера — пятиугольник с пентаграммой и т. д. При N=1 граф триггера вырождается в одну точку, в математике ему соответствует <u>унарная</u> единица или унарный ноль, а в электронике — монтажная «1» или монтажный «0», то есть простейшее <u>ПЗУ</u>. Устойчивые состояния имеют на графе триггера дополнительную петлю, которая обозначает, что при снятии управляющих сигналов триггер остаётся в установленном состоянии.

Состояние триггера определяется сигналами на прямом и инверсном выходах. При положительном представлении (позитивная логика) высокий уровень напряжения на прямом выходе отображает значение логической 1 (состояние = 1), а низкий уровень — значение логического 0 (состояние = 0). При отрицательном представлении (негативная логика) высокому уровню (напряжению) соответствует логическое значение 0, а низкому уровню (напряжению) соответствует логическое значение 1.




Рисунок 7. Обобщённая структура триггера

Изменение состояния триггера (его переключение или запись) обеспечивается внешними сигналами и сигналами обратной связи, поступающими с выходов триггера на входы схемы управления

(комбинационной схемы или входной логики). Обычно внешние сигналы, как и входы триггера, обозначают латинскими буквами R, S, T, C, D, V и др.

В простейших схемах триггеров отдельная схема управления (КС) может отсутствовать. Поскольку функциональные свойства триггеров определяются их входной логикой, то названия основных входов переносятся на название триггера.

Входы триггеров разделяются на информационные (R, S, T и др.) и управляющие (C, V). Информационные входы предназначены для приёма сигналов запоминаемой информации. Названия входных сигналов отождествляют с названиями входов триггера. Управляющие входы служат для управления записью информации. В триггерах может быть два вида управляющих сигналов:

• синхронизирующий (тактовый) сигнал С, поступающий на С-вход (тактовый вход);

Таблица переходов

SR-триггера на

элементах ИЛИ-НЕ

Q(t)

n

1

Q(t-1)

0

Q(t)

1

0

Q(t-1)

0

R

0 1

1 0

0 0

1 1

• разрешающий сигнал V, поступающий на V-вход.

На V-входы триггера поступают сигналы, которые разрешают (V=1) или запрещают (V=0) запись информации. В синхронных триггерах с V-входом запись информации возможна при совпадении сигналов на управляющих С и V-входах.

Работа триггеров описывается с помощью таблицы переключений, являющейся аналогом таблицы истинности для комбинационной логики. Выходное состояние триггера обычно обозначают буквой Q. Индекс возле буквы означает состояние до подачи сигнала (t) либо (t-1) или после подачи сигнала (t+1) или (t). В триггерах с парафазным (двухфазным) выходом имеется второй (инверсный) выход, который обозначают как \overline{Q} , /Q или Q'.

Кроме табличного определения работы триггера существует формальное задание функции триггера в формулах секвенциальной логике. Например, функцию RS-триггера в секвенциальной логике представляет формула:

$$(\bar{x} \vee x \angle y)$$
.

Аналитическая запись SR-триггера выглядит так:

$$Q = S \vee \overline{S} \angle \overline{R}$$
.

Типы триггеров

RS-триггеры

RS-триггер асинхронный

Общая таблица переходов SRтриггера

S	R	Q(t)	Q(t)	
Н	Α	0	1	
Α	Н	1	0	
Н	Н	Q(t-1)	Q(t-1)	
Α	Α	не определено	не определено	
A — активный уровень;				

H — неактивный уровень.

 ${f RS-триггер}^{[10][11]}$, или ${f SR-триггер}$ (от ${f ahrn.}$ ${\it Set/Reset}$ — установить/сбросить) асинхронный триггер, который сохраняет своё предыдущее состояние при неактивном состоянии обоих входов и изменяет своё состояние при подаче на один из его входов активного уровня. При подаче на оба входа активного уровня состояние триггера вообще говоря неопределённо, но в конкретных реализациях на логических элементах оба выхода принимают состояния либо логического нуля, либо логической 1. В зависимости от конкретной реализации активным входным уровнем может быть как логическая 1, так и логический 0. Так, в RS-триггере выполненном на 2 элементах 2И-

НЕ активным входным уровнем является логический 0.

Асинхронный RS-триггер с инверсными

DD1


555TP2

При подаче активного уровня на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче активного уровня на вход R (от

англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы активные уровни не определено и зависит от реализации, например в триггере на элементах «или-не» оба выхода переходят в состояние логической 0, которое сохраняется пока на входах удерживаются логические 1. Перевод одного из входов в неактивное состояние, в данном примере в логическую 0, переводит триггер в одно из разрешённых устойчивых состояний. Одновременный перевод обоих входов из активного в неактивное состояние вызывает непредсказуемое переключение триггера в одно из устойчивых состояний.

В некоторой литературе триггеры, у которых документировано, какое именно состояние на выходах соответствует одновременным активным уровням на входах (то есть RSтриггеры, у которых запрещённое состояние доопределено тем или иным образом),

называются Rs, rS или даже R- и S-триггеры, по названию того входа, который является приоритетным. Тем не менее, выход из доопределённого состояния должен всё равно производиться последовательным (не одновременным) переводом входов в неактивное состояние, с соблюдением паспортных задержек (соответствующих физическому




Асинхронный RS-триггер на элементах 2ИЛИ-НЕ


быстродействию триггера).


RS-триггер используется для формирования сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством подачи импульсов на входы, которые разнесены во времени. Также RS-триггеры часто используются для исключения ложного срабатывания цифровых устройств от так называемого «дребезга контактов».


RS-триггеры иногда называют RS-фиксаторами $^{[12]}$.











Условное графическое обозначение асинхронного RS-триггера.

Асинхронный RS- <u>Граф</u> триггер на асинх элементах 2И–НЕ. тригге

RS- <u>Граф</u> переходов <u>Карта</u> на асинхронного RS- асинхр E. триггера. тригге

Карта Карно асинхронного RSтриггера.

Карно Схема устранения р RS- дребезга контактов.

RS-триггер синхронный

С	s	R	Q(t)	Q(t+1)
0	х	х	0	0
0			1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	не определено
1	1	1	1	не определено


Схема синхронного RS-триггера совпадает со схемой одноступенчатого парафазного (двухфазного) D-триггера, но не наоборот, так как в парафазном (двухфазном) D-триггере не используются комбинации S=0, R=0 и S=1, R=1.

Алгоритм функционирования синхронного RS-триггера можно представить формулой


$$Q(t+1) = \overline{R} \cdot (Q(t) + S) + x \cdot S \cdot R,$$


где х — неопределённое состояние.

Аналогично, триггер с доопределённым состоянием (Rs или rS) допускает наличие двух активных сигналов на момент тактирования, и переключается согласно тому сигналу, который для него является приоритетным.









Условное графическое обозначение RS-триггера со статической синхронизацией

Схема синхронного Граф переходов Карта Карно RS-триггера на синхронного RS- синхронного RS-элементах 2И-НЕ. триггера.

D-триггеры

D-триггеры также называют триггерами задержки (от англ. Delay).

D-триггер синхронный

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

D-триггер (**D** от $\underline{\text{англ.}}$ delay — $3a \partial ep ж \kappa a^{[13][14][15]}$, либо от $data^{[16]}$ — ∂a нныe) — запоминает состояние входа и выдаёт его на выход.

D-триггеры имеют, как минимум, два входа: информационный **D** и синхронизации **C**. Вход синхронизации **C** может быть статическим (потенциальным) и динамическим. У триггеров со статическим входом **C** информация записывается в течение времени, при котором уровень сигнала **C**=1, такие триггеры иногда называют "прозрачной защёлкой". В триггерах с динамическим входом **C** информация записывается со входа **D** в состояние триггера только в момент перепада напряжения на входе **C**. Динамический вход изображают на схемах треугольником или наклонной чертой. Если вершина треугольника обращена

в сторону микросхемы или косая черта в виде <u>Слэша</u> (прямой динамический вход), то триггер срабатывает по фронту импульса, если треугольник повёрнут от изображения микросхемы или косая черта в виде обратного слэша (инверсный динамический вход) — то по спаду импульса.

В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой.

Теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно <u>инверсные</u> сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для запоминания 32 бит информации с параллельной шины в некоторый момент используют 32 D-триггера и объединяют их входы синхронизации для управления записью информации в образованную защёлку, а 32 **D** входа подсоединяют к шине.

В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.

D-триггер двухступенчатый

В одноступенчатом триггере имеется одна ступень запоминания информации, при этом, в состоянии записи триггер «прозрачен», то есть все изменения на входе триггера повторяются на выходе триггера, что может привести к ложным срабатываниям устройств стоящих после триггера. В двухступенчатом триггере две ступени. Вначале информация записывается в первую ступень, все изменения на входе триггера во вторую ступень до сигнала перезаписи не попадают, затем, после перехода D-триггера первой ступени в режим хранения, информация переписывается во вторую ступень и появляется на выходе, что позволяет избежать состояния «прозрачности». Двухступенчатый триггер обозначают ТТ. Если первая ступень двухступенчатого D-триггера выполнена на статическом D-триггере, то двухступенчатый D-триггер называют двухступенчатым D-триггером с динамическом управлением.


Т-триггеры

Т-триггер (от англ. Toggle — *переключатель*) часто называют счётным триггером, так как он является простейшим счётчиком по модулю $2^{[5]}$.

Т-триггер асинхронный

Асинхронный Т-триггер не имеет входа разрешения счёта — T и переключается по каждому тактовому импульсу на входе C.

Т-триггер синхронный



Работа схемы асинхронного двухступенчатого Т-триггера с парафазным входом на двух парафазных D-триггерах на восьми <u>логических</u> вентилях **2И-НЕ**. Слева — входы, справа — выходы. Синий цвет соответствует 0, красный — 1


Т	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	n

Синхронный **T-триггер**^[17], при единице на входе **T**, по каждому такту на входе C изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе **T**. Т-триггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух одноступенчатых D-триггерах и инверторе.


Как можно видеть в таблице истинности ЈК-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы ${\bf J}$ и ${\bf K}$ логической 1. Это свойство позволяет создать на базе ЈК-триггера Т-триггер, объединяя входы ${\bf J}$ и ${\bf K}$.

В двухступенчатом (Master-Slave, MS) D-триггере инверсный выход \overline{Q} соединяется со входом D, а на вход C подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение \overline{Q} , то есть будет переключаться в противоположное состояние.


T-триггер часто применяют для деления частоты на 2, при этом на T вход подают единицу, а на C — сигнал с частотой, которая будет поделена на 2.




УГО D-триггера со статической синхронизацией



Другое УГО со статической синхронизацией (прозрачная защёлка)



D-триггер с синхронизацией по фронту (нарастанию сигнала)



Микросхема К155ТМ2, два двухтактных D-триггера с тактированием по фронту импульса




Условное графическое обозначение (УГО) синхронного Ттриггера с динамическим входом синхронизации С на электрических принципиальных схемах

ЈК-триггер

Название для этого типа триггеров предложил Элдрид Нельсон во время его работы в фирме $\underline{\text{Hughes Aircraft.}}$ При разработке логической схемы этого триггера Нельсон обозначил пары триггерных входов противоположного действия A и B, C и D, E и F, G и H, J и K. В патентной заявке, поданной в 1953 году, для входов описываемого им триггера, впоследствии получившего название JK-триггер, Нельсон использовал обозначения « J-input» и «K-input» $\underline{^{[18]}}$

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

JK-триггер[19][20] работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное, то есть выполняется операция инверсии (чем он отличается от RS-триггеров с доопределённым состоянием, которые строго переходят в логический ноль или единицу, независимо от предыдущего состояния). Вход **J** аналогичен входу **S** у RS-триггера. Вход **K** аналогичен входу **R** у RS-триггера. При подаче единицы на вход **J** и нуля на вход **K** выходное состояние триггера становится равным логической единице. А при подаче единицы на вход **K** и нуля на вход **J** выходное состояние триггера становится равным логическому нулю. **J**K-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные **J**K-триггеры, то есть состояния основных входов **J** и **K** учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации, поскольку понятие «одновременности» для асинхронных сигналов уже само по себе, в самом определении, содержит неопределённость поведения по типу гонки состояний (опять же, у Rs- и гS-триггеров этой проблемы нет, потому что они не осуществляют инверсию, а просто подчиняются



ЈК-триггер с дополнительным асинхронными инверсными входами **S** и **R**


тому сигналу, который для них приоритетен).

Теоретически, построение асинхронного ЈК-триггера по сути означало бы построение RS-триггера с динамическими входами, когда фронт сигнала Ј(S) переключает триггер в логическую единицу, а фронт сигнала К(R) — в ноль, даже если при этом уровень сигнала Ј продолжает сохраняться, и наоборот. Разумеется, «одновременность» переключения тут прямо запрещена и требует интервалов, определяемых паспортным быстродействием триггера. Триггер со статическим тактированием может вести себя похожим образом при сохранении высокого уровня на входе тактирования в момент переключения входов.

На базе ЈК-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности ЈК-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы \mathbf{J} и \mathbf{K} логической 1. Это свойство позволяет создать на базе ЈК-триггера Т-триггер, объединив входы \mathbf{J} и $\mathbf{K}^{[21]}$.

Алгоритм функционирования ЈК-триггера можно представить формулой

$$Q(t+1) = \overline{Q}(t) \cdot J + Q(t) \cdot \overline{K}.$$



Условное графическое обозначение JK-триггера со статическим входом С

Граф переходов Карта Карно JK-JK-триггера триггера

Синхронные и асинхронные триггеры

Асинхронные триггеры

Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.

Синхронные триггеры с динамическим тактированием

Синхронные триггеры с динамическим тактированием изменяют своё состояние только в момент определённого перехода тактового сигнала (либо $0 \to 1$, либо $1 \to 0$, то есть по переднему или заднему фронту тактового импульса). При неизменном уровне сигнала на тактовом входе никакие изменения на информационных входах не отражаются на состоянии триггера.

На рисунке показана схема D-триггера с тактированием по переднему фронту тактового сигнала.

Триггер состоит из трёх асинхронных RS-триггеров на элементах И-НЕ. Один из триггеров основной (DD5, DD6), два других — вспомогательные (DD1, DD2 и DD3, DD4) которые запоминают состояние линии D в момент положительного перепада сигнала C и предотвращает повторное срабатывание.

Когда тактовый сигнал неактивен (C=0), оба вспомогательных триггера имеют на выходе сигнал 1 (основной триггер, таким образом, находится в режиме хранения), причём один из них находится в состоянии «включён» (на выходах логических элементов сигналы 1 и 0), а второй — в «запрещённом» состоянии 11. Какой из триггеров находится в «запрещённом» состоянии, зависит от сигнала на входе D. Так, если D=0, то триггер DD3, DD4 находится в состоянии 11, а триггер DD1, DD2 — в состоянии 10, а при D=1 наблюдается обратная картина.

Как только вход C претерпевает скачок $0 \rightarrow 1$, вспомогательные триггеры фиксируются в противофазных состояниях 10 и 01, которые не меняются ни при каких изменениях сигнала D. Соответственно, основной триггер оказывается в одном из двух состояний, в зависимости от сигнала D в момент скачка тактового сигнала.


Троичные триггеры

Логические схемы троичных аналогов RS-триггера, одноступенчатого D-триггера, двухступенчатого D-триггера и счётного триггера (T-триггера) приведены на странице $^{[22]}$.


Четверичные триггеры

Логические схемы четверичных аналогов RS-триггера, одноступенчатого D-триггера, двухступенчатого D-триггера и счётного триггера (Т-триггера) приведены на странице $\frac{[23]}{}$.

Триггеры с любым числом устойчивых состояний



D-триггер с динамическим тактированием




Триггер с любым числом устойчивых состояний N строится из N логических элементов (N-1)<u>ИЛИ-НЕ</u> или (N-1)<u>И—</u> <u>НЕ</u> путём соединения выхода каждого элемента (Q0, Q1, ..., Q(N-1)) с соответствующими входами всех других элементов. То есть наименьшее число логических элементов для построения N-ичного триггера равно N.

Триггеры на элементах (N-1)ИЛИ-НЕ работают в прямом одноединичном коде (на выходе Q одного из элементов — «1», на выходах Q других элементов — «0»).

Триггеры на элементах (N-1)И-НЕ работают в инверсном однонулевом коде (на выходе Q одного из элементов — «0», на выходах Q других элементов — «1»).

Эти триггеры работают как ячейки статической сверхоперативной памяти (<u>SRAM</u>) с управлением через N транзисторов доступа (на схеме не показаны).

При добавлении в логических элементах по одному входу и схем управления переключением эти триггеры могут работать как N-ичные аналоги двоичного RS-триггера.



Модель пятеричного RS1S2S3S4-триггера в логическом симуляторе $Atanua^{[24]}$

В непозиционных системах счисления:

удельные затраты инверторов от числа состояний триггера не зависят: $y=rac{x_1}{x_2}=1$, где x_1 — число инверторов, x_2 — число состояний триггера.

Удельные затраты диодов в логических частях логических элементов от числа состояний триггера имеют линейную зависимость: $y=(x_2-1)\cdot \frac{x_1}{x_2}=x-1$, где x_1 — число инверторов, x_2 — число состояний триггера, (x_2-1) — число диодов в логической части одного логического элемента. По этому параметру выгоднее двоичные триггеры.

В приведённом выше подходе построения триггеров с любым числом устойчивых состояний при увеличении числа устойчивых состояний — n, увеличивается число входов в логических элементах в каждой элементарной ячейке триггера. Larry K. Baxter, Lexington, Mass. Assignee: Shintron Company, Inc., Cambridge, Mass (http://www.manta.com/c/mmnjw11/shintron-co). US Patent 3,764,919 Oct. 9, 1973 Filed: Dec. 22, 1972 Fig.3 (http://www.ee.bg u.ac.il/~kushnero/ternary/Binary%20coded%20ternary/US3764919%20N-ary%20of%20flip-flop%20cells.pdf) предлагает другой подход к построению

триггеров с любым числом устойчивых состояний, при котором число логических элементов и число входов в логических элементах в каждой элементарной ячейке триггера остаётся постоянным, но при этом увеличивается время переключения триггера пропорционально числу разрядов триггера.

Физические реализации триггеров

Триггеры с тиристорами

Тиристор подходит для замены элемента памяти в триггерах.

Описание схемы на примере RS-триггера: К катоду тиристора подключается выход триггера Q, к управляющему электроду подключается вход S, к аноду подключается постоянное напряжение через полевой транзистор с изолированным затвором, к затвору полевого транзистора подключается вход R.

Описание работы: Начальное состояние на выходе Q ноль: тиристор находится в замкнутом состоянии, ток на выходе соответствует нулю. Переход в состояние единица: на вход S подаётся напряжение равно логической единице тиристор разблокируется и напряжение на выходе Q повышается соответственно логической единице, при последующем понижении напряжения на входе S тиристор сохраняет низкое сопротивление и напряжение на

Larry K. Baxter

Снимок модели пятеричного RS1S2S3S4-триггера Larry K. Baxter'a в логическом симуляторе Atanua

выходе Q остаётся равным логической единице. Переход от логической единицы к нулю: на вход R подаётся напряжение равное логической единице полевой транзистор переходит в замкнутое состояние, напряжение на аноде тиристора падает, вследствие чего сопротивление тиристора возрастает и он переходит в состояние низкого выходного напряжения соответствующего логическому нулю, это состояние сохраняется при повышении входного напряжения на аноде тиристора.

Тиристор можно заменить на два биполярных транзистора (смотря какая реализация будет удобнее).

Как итог мы получаем RS-триггер на трёх транзисторах.

Триггеры на релейно-контакторной базе

Несмотря на развитие электроники и особенно микроэлектроники до сих пор применяется простая логика на электромагнитных реле. Это связано с простотой реализации, высокой помехозащищённостью и хорошим уровнем электрической развязки входов и выходов таких схем по сравнению с полупроводниковой и ламповой электроникой. Но следует учитывать, что электромагнитные реле потребляют в большинстве своём значительный ток.

Таковы, например:

- триггерная схема «с самоподхватом» для пуска асинхронных двигателей с короткозамкнутым ротором.
- схемы автопереключения резервных источников питания в промышленности и питании зданий.

Реализация на базе триггеров других типов

Так как любой из четырёх рассматриваемых типов триггеров (RS, D, JK, T) является универсальным, на его базе с помощью дополнительных логических элементов можно реализовать триггер любого другого типа. В таблице показаны примеры такой реализации.

Целевой тип	RS-триггер	D-триггер	ЈК-триггер	ТС-триггер
RS		$R \longrightarrow R \longrightarrow$	$S \longrightarrow J \qquad T$ $R \longrightarrow K \qquad T$ $C \longrightarrow C \qquad \longrightarrow$ $J = S; K = R$	$R = \frac{\& 1}{C}$ $C = QR + \bar{Q}S$
D	$C \xrightarrow{C} T \xrightarrow{S} R$ $R = \overline{D}; S = D$		$C \longrightarrow C \longrightarrow J$ $J = D; K = \overline{D}$	$D = 1$ $C = Q \oplus D$
JK	$K = QK; S = \overline{Q}J$	$K = \frac{\&}{J} = \frac{1}{C}$ $C = \overline{Q}J + Q\overline{K}$		$K = \frac{\&}{J} = \frac{1}{C}$ $C = \overline{Q}J + QK$
тс	$T = 1$ $C = \overline{Q \oplus T}; S = Q \oplus T$	$T = 1$ $C = Q \oplus T$	$T \longrightarrow J \qquad T$ $C \longrightarrow C$ $J = K = T$	
т	$T = \frac{R}{C} \frac{T}{S}$ $R = Q; S = \overline{Q}$	$T \longrightarrow C \qquad T$ $D = \overline{Q}$	$ \begin{array}{c c} & & & & & \\ & & & & \\ & & & & \\ & & & &$	

См. также

- Двоичная система счисления
- Бит
- Двоичные логические элементы
- Инвертор
- Троичный триггер
- Декатрон ламповый счётчик с 10 устойчивыми состояниями.
- Счётчик (электроника)
- Регистр (цифровая техника)
- Компьютер
- Триггер Шмитта

Литература

- *Зельдин Е. А.* Триггеры (http://www.notebookes.ru/img/6c29793a140a811d0c45ce03c1c93a28_1.jpg). Энергоатомиздат, 1983. С. 96. (недоступная ссылка)
- Жан М. Рабаи, Ананта Чандракасан, Боривож Николич. Цифровые интегральные схемы. Методология проектирования (https://archive.org/details/isbn 9785845911162 713) = Digital Integrated Circuits. 2-ое изд.. М.: «Вильямс», 2007. С. 912 (https://archive.org/details/isbn 9785845911162 713/page/n893). ISBN 0-13-090996-3.
- *Шамшин В. Г.* История технических средств коммуникации. Учеб. пособие., 2003. Дальневосточный Государственный Технический Университет.
- *Васюкевич В. О.* Аналитика триггерных функций // Автоматика и вычислительная техника. 2009. № 4. С. 21-29. ISSN 0132-
- Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976.

Примечания

- 1. Страницы истории (http://schools.keldysh.ru/sch444/MUSEUM/1 17 12. Архивированная копия (http://masters.donntu.edu.ua/2001/fvti/teres -20n.htm) Архивировано (https://web.archive.org/web/20091009041916/htt p://schools.keldysh.ru/sch444/MUSEUM/1_17-20n.htm) 9 октября 2009 года.. 1918 год.
- 2. William Henry Eccles and Frank Wilfred Jordan, «Improvements in ionic relays» (http://v3.espacenet.com/publicationDetails/originalDoc ument?CC=GB&NR=148582&KC=&FT=E). British patent number: GB 148582 (filed: 21 June 1918; published: 5 August 1920).
- 3. W. H. Eccles, F. W. Jordan A trigger relay utilizing three-electrode thermionic vacuum tubes. The Electrician, Vol. 83, P. 298 (19 September 1919). Перепечатано в Radio Review, Vol. 1, No. 3, P. 143—146 (December 1919)
- 4. http://physicsbooks.narod.ru/Jansen/1.htm 4.40. Бистабильный мультивибратор (триггер)
- 5. de.ifmo.ru «Последовательностные Схемы» (http://de.ifmo.ru/--b ooks/electron/Trigg-RG.htm)
- 6. http://www.intuit.ru/department/hardware/archhard2/1/2.html Интернет университет. 1. Лекция: Основные функциональные элементы ЭВМ, часть 1. Триггер
- 7. http://www.net-lib.info/11/4/536.php Константин Рыжов 100 великих изобретений. 1919 г. — Триггер Бонч-Бруевича, Икклза и Джордана.
- 8. http://potan.livejournal.com/91399.html Системы счисления (продолжение).
- 9. Троичная цифровая техника; Перспектива и современность. 28.10.05 Кушнеров А. Университет им. Бен-Гуриона, Беэр-Шева, Израиль. (http://314159.ru/kushnerov/kushnerov1.pdf)
- 10. http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER RSтриггер.
- 11. http://it.fitib.altstu.ru/neud/shemotechnika/index.php?doc=teor&st=124 Схемотехника. ТЕМА 11. Триггерные схемы. Бистабильная ячейка. Схема устранения дребезга контактов. Асинхронные и синхронные триггеры. Однотактные и двухтактные триггеры. 11.1. Асинхронные RS-триггеры. 11.1.1. RS — триггер на двух элементах «2И-НЕ».

- chuk/diss/g2.htm). Дата обращения: 24 июня 2009. Архивировано (http s://web.archive.org/web/20100215203538/http://masters.donntu.edu.ua/200 1/fvti/tereschuk/diss/g2.htm) 15 февраля 2010 года. 2 ЛОГИЧЕСКОЕ МОДЕЛИРОВАНИЕ СБИС НА ПЕРЕКЛЮЧАТЕЛЬНОМ УРОВНЕ. Рис.2.6-а) SR-фиксатор, б) Реализация SR-фиксатора на МОПтранзисторах
- 13. http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Dтриггер.
- 14. http://dfe3300.karelia.ru/koi/posob/log_basis/triger1.html Архивная копия (http://web.archive.org/web/20090201082137/http://dfe3300.ka relia.ru/koi/posob/log_basis/triger1.html) от 1 февраля 2009 на Wayback Machine Логические основы ЭВМ. D-Триггер (недоступная ссылка с 12-10-2016 [1667 дней])
- 15. http://cxem.net/beginner/beginner15.php Триггеры. Тактируемый Dтриггер
- 16. The ARRL handbook for radio amateurs, 2002, ctp 7-11 (https://book s.google.com/books?id=KhNTAAAAMAAJ&q=«delay-flip-flop»+«dat a-flip-flop»&dq=«delay-flip-flop»+«data-flip-flop»)
- 17. http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#TTRIGGER Tтриггер
- 18. Eldred C. Nelson, "High-Speed Printing System", US 2850566 (http:// v3.espacenet.com/textdoc?DB=EPODOC&IDX=US2850566), published Sept. 8, 1953, issued Sept. 2, 1958; page 15 (https://www.g oogle.com/patents?id=JNUAAAAAEBAJ&pg=PA15)
- 19. http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER JKтриггер
- 20. http://dfe3300.karelia.ru/koi/posob/log_basis/triger3.html Архивная копия (http://web.archive.org/web/20090604072402/http://dfe3300.ka relia.ru/koi/posob/log_basis/triger3.html) от 4 июня 2009 на Wayback Machine Логические основы ЭВМ. JK-триггер
- 21. www.gelezo.com Триггеры (http://www.gelezo.com/ttl_kmop/6100 00/613000/613100/triggeri.html)
- 22. Троичные триггеры (http://andserkul.narod.ru/troichnye triggery.htm I)
- 23. Четверичная цифровая техника (http://andserkul.narod.ru/chetveric hnaja_cifrovaja_tehnika.html)
- 24. http://andserkul.narod.ru/5B BinaryCodedPenta RS1S2S3S4trigger.pdf 🔊 Пятеричный пятибитный RS1S2S3S4-триггер

Ссылки

74LVC1G74. Single D-type flip-flop with set and reset; positive edge trigger. Rev. 10 — 2 December 2011 Product data sheet (http://www.ru.nxp. com/documents/data sheet/74LVC1G74.pdf) [1] (недоступная ссылка) (англ.)

Источник — https://ru.wikipedia.org/w/index.php?title=Триггер&oldid=113807432

Эта страница в последний раз была отредактирована 24 апреля 2021 в 19:43.

Текст доступен по лицензии Creative Commons Attribution-ShareAlike; в отдельных случаях могут действовать дополнительные условия. — зарегистрированный товарный знак некоммерческой организации Wikimedia Foundation, Inc