

- TEMA 1 : REPRESENTACIÓ BINÀRIA -

1.1. DIFERENTS REPRESENTACIONS DEL MATEIX VALOR

$$4352 \equiv 2 \times 1 = 2 \quad (\cdot 10^0) \quad \equiv \sum_{i=0}^{n-1} x_i \cdot 10^i \quad \text{ex: } \sum_{i=0}^3 x_i \cdot 10^i = 4 \cdot 10^3 + 3 \cdot 10^2 + 5 \cdot 10^1 + 2 \cdot 10^0 = 4352$$

$$5 \times 10 = 50 \quad (\cdot 10^1)$$

$$3 \times 100 = 300 \quad (\cdot 10^2)$$

$$4 \times 1000 = 4000 \quad (\cdot 10^3)$$

$$\begin{array}{l} 101101 \\ \downarrow \downarrow \downarrow \downarrow \downarrow \downarrow \\ 2^0 \quad 2^1 \quad 2^2 \quad 2^3 \quad 2^4 \quad 2^5 \\ \Rightarrow 101101 = \sum_{i=0}^{n-1} x_i \cdot 2^i = 93 \end{array}; \quad \begin{array}{r} 10000001 \\ 128 \ 64 \ 32 \ 16 \ 8 \ 4 \ 2 \ 1 \end{array} \equiv \sum_{i=0}^{n-1} x_i \cdot 2^i = 129;$$

* multiples de dos

$$0 - 9 \underset{10}{\overset{11}{A}} \underset{12}{B} \underset{13}{C} \underset{14}{D} \underset{15}{E} \underset{16}{F} \rightarrow 0 - A3 \rightarrow A \times 16^1 + 3 \cdot 16^0 \Rightarrow 160 + 3 = 163$$

$$V_b = \sum_{i=0}^{n-1} x_i \cdot b^i$$

* Donat x número de bits quin rang podem representar?

* Quants bits puc representar en x número?

RANG: interval del 0 a n. $\left\{ \begin{array}{l} n \\ b \end{array} \right\} \Rightarrow \text{Rang} = [0, b^n - 1]$

$$\text{ex: binari } \left\{ \begin{array}{l} \text{si } n = 3 \\ \text{en base } b = 2 \end{array} \right. \Rightarrow [0, \underbrace{\text{111}}_{(7)}] \Rightarrow [0, 2^3 - 1]$$

$$\left\{ \begin{array}{l} n = 3 \\ b = 10 \end{array} \right. \Rightarrow [0, \underbrace{\text{999}}_{(999+1)-1 = 1000-1 = 10^3-1}] \Rightarrow [0, 10^3 - 1]$$

* Passem el 9 a binari ($b_{10} \rightarrow b_2$)

$$\begin{array}{r} 9 \longdiv{2} \\ 1, \quad 4 \longdiv{2} \\ \quad 0, \quad 2 \longdiv{2} \\ \quad \quad 0, \quad 1 \end{array} \quad 9 \equiv 1001$$

* Passem de $b_2 \rightarrow b_{16}$

$$\begin{array}{r} 8 \quad 2 \\ \hline 100 \quad 1010 \\ \hline 9 \quad A \end{array} \quad * \text{separam en 4 bits}$$

$$1B \rightarrow 0001 \ 1011$$

PROBLEMA:

b_{10}	b_{16}	b_2 (8 bits)
10	A	00001010
26	1A	00011010
49	31	00110001

$$10 \rightarrow A \rightarrow \begin{array}{r} 10 \longdiv{2} \\ 0, \quad 5 \longdiv{2} \\ \quad 1 \quad 2 \longdiv{2} \\ \quad \quad 0, \quad 1 \end{array}; \quad 1A \rightarrow 0001 \ 1010 \rightarrow 1 \times 16 + A \times 1 = 16 + 10 = 26$$

$$\begin{array}{r} 31 \rightarrow \underbrace{32 + 16 + 1}_{32 + 16 + 1 = 3 \cdot 16 + 1 = 49} \end{array}$$

* Exercici video atenea: passa els següents números de binari a decimal

$$x = 1010 \rightarrow \begin{array}{r} 1010 \\ 8 \quad 2 \\ \hline 10 \end{array} = + \frac{8}{10} \quad 11 \\ 128$$

$$x = 11011100 \rightarrow \begin{array}{r} 11011100 \\ 128 \quad 64 \quad 16 \quad 8 \quad 4 \\ \hline 220 \end{array} = + \frac{92}{220}$$

$$x = 001100011110101 \rightarrow \begin{array}{r} 001100011110101 \\ 8192 \quad 4096 \quad 256 \quad 128 \quad 64 \quad 32 \quad 16 \quad 4 \quad 1 \\ \hline 12789 \end{array} = + \frac{501}{12789}$$

* De decimal a binària

$$x_4 = 426 ; \quad \begin{array}{r} 426 \\ 02 \quad 213 \\ 06 \quad 013 \quad 106 \\ 0) \quad 1) \quad 06 \quad 53 \\ 0) \quad 13 \quad 26 \quad 12 \\ 0) \quad 13 \quad 06 \quad 13 \\ 0) \quad 1) \quad 6 \quad 12 \\ 0) \quad 3 \quad 1 \\ 1) \end{array} \quad x = 110101010$$

$$x_4 = 35 ; \quad \begin{array}{r} 35 \\ 15 \quad 17 \\ 1) \quad 1) \quad 8 \\ 0) \quad 4 \quad 2 \\ 0) \quad 2 \quad 1 \\ 0) \quad 1 \end{array} \quad x = 00100011$$

$$x_4 = 145 ; \quad \begin{array}{r} 145 \\ 05 \quad 72 \\ 1) \quad 12 \quad 36 \\ 0) \quad 16 \quad 18 \\ 0) \quad 0, \quad 9 \\ 0) \quad 4 \\ 0) \quad 2 \\ 0) \quad 1 \end{array} \quad x = 10010001$$

* Com funciona la b_{16}

b_{10}	b_{16}
0	0
1	1
:	:
9	9
10	A
11	B
12	C
13	D
14	E
15	F

* MÉTODO:

$$b_{10} = 699 \rightarrow b_{16} = ?$$

$$699 \begin{array}{r} 16 \\ 59 \quad 43 \\ 1) \quad 1) \quad 2 \\ 2) \quad 0 \end{array}$$

$$b_{16} = 2B9$$

- ET 2 -

$$1. \quad x = x_{n-1} \cdot x_{n-2} \cdots x_1 x_0 \rightarrow \sum_{i=0}^{n-1} x_i b^i$$

$$2. \quad \text{Rang de } \begin{cases} n=3 \\ b=16 \end{cases} \rightarrow [0, b^n - 1] \equiv [0, 16^3 - 1] = [0, 4095]$$

$$3. \quad \text{Rang de } \begin{cases} n=6 \\ b=2 \end{cases} \rightarrow [0, b^n - 1] \equiv [0, 2^6 - 1] = [0, 63]$$

$$4. \quad \text{Rang de } \begin{cases} n=3 \\ b=8 \end{cases} \rightarrow [0, b^n - 1] \equiv [0, 8^3 - 1] = [0, 511]$$

$$5. \quad \text{Rang de } \begin{cases} n=6 \\ b=3 \end{cases} \rightarrow [0, b^n - 1] \equiv [0, 3^6 - 1] = [0, 728]$$

$$6. \quad x = 10001 \rightarrow x_4 = 1 \cdot 2^0 + 1 \cdot 2^4 = 17$$

$$7. \quad x = 10110 \rightarrow x_4 = 1 \cdot 2^0 + 1 \cdot 2^2 + 1 \cdot 2^4 = 22$$

$$8. \quad x = 10110 \rightarrow x_4 = 22 ; \quad \begin{array}{r} 22 \\ 6, 1 \longdiv{16} \\ 1 \end{array} ; \quad b_{16} = 16$$

$$9. \quad x = \underbrace{100}_{9} \underbrace{11011}_{11} \rightarrow b_{16} = 9B$$

$$10. \quad x_4 = 69 ; \quad \begin{array}{r} 69 \\ 09 \longdiv{34} \\ 0) 14 \end{array} \quad x = 1000101$$

$$\begin{array}{r} 14 \\ 0) 17 \longdiv{16} \\ 0) 1 \end{array}$$

$$\begin{array}{r} 8 \\ 0) 8 \longdiv{16} \\ 0) 0 \end{array}$$

$$\begin{array}{r} 4 \\ 0) 4 \longdiv{16} \\ 0) 2 \end{array}$$

$$\begin{array}{r} 2 \\ 0) 2 \longdiv{16} \\ 0) 0 \end{array}$$

$$11. \quad x_4 = 2047 ; \quad \begin{array}{r} 2047 \\ 0047 \longdiv{1023} \\ 047 \end{array} \quad x = 1111111111$$

$$\begin{array}{r} 1023 \\ 07 \longdiv{511} \\ 07 \end{array}$$

$$\begin{array}{r} 255 \\ 11 \longdiv{127} \\ 11 \end{array}$$

$$\begin{array}{r} 63 \\ 15 \longdiv{31} \\ 15 \end{array}$$

$$\begin{array}{r} 31 \\ 7 \longdiv{15} \\ 7 \end{array}$$

$$\begin{array}{r} 15 \\ 3 \longdiv{2} \\ 3 \end{array}$$

$$\begin{array}{r} 2 \\ 0 \end{array}$$

$$12. \quad x_4 = 2047 ; \quad \begin{array}{r} 2047 \\ 447 \longdiv{127} \\ 127 \end{array} \quad b_{16} = FFF$$

$$\begin{array}{r} 127 \\ 15 \longdiv{7} \\ 15 \end{array}$$

$$\begin{array}{r} 0 \end{array}$$

$$13. \quad x_4 = 428 ; \quad \begin{array}{r} 428 \\ 108 \longdiv{26} \\ 12 \end{array} \quad b_{16} = 1AC$$

$$\begin{array}{r} 26 \\ 10 \longdiv{16} \\ 10 \end{array}$$

$$\begin{array}{r} 0 \end{array}$$

$$14. \quad b_{16} = 3F ; \quad x_4 = 3 \cdot 16^1 + F \cdot 16^0 = 63$$

$$\begin{array}{r} 63 \\ 03 \longdiv{31} \\ 1) 1 \end{array}$$

$$\begin{array}{r} 15 \\ 1) 15 \longdiv{2} \\ 1) 2 \end{array}$$

$$\begin{array}{r} 1 \\ 1) 3 \longdiv{2} \\ 1) 1 \end{array}$$

$$16. \quad b_{16} = C37A ; \quad x_4 = C \cdot 16^3 + 3 \cdot 16^2 + 7 \cdot 16^1 \cdot A \cdot 16^0 = 50042$$

$$x = 110000110111010$$

$$16. \quad b_{16} = A3C ; \quad x_4 = 2620$$

$$17. \quad b_{16} = 2ED ; \quad x_4 = 749$$

20. ESCRIU BA13 amb 3 dígits més 000BA13


19. 71 amb 3 dígits més
00071

- TEMA 2: CIRCUITS COMBINACIONALS -

Un circuit combinacional és un circuit amb sortides que depenen únicament de les entrades i sempre dona el mateix.



Per interpretar aquest circuits normalment utilitzem CRONOGRAMES



* Aquest sistema es inefectiu quan tenim varies entrades i sortides

Per ser més exactes utilitzem una versió numèrica dels cronogrames coneguda com TAULA DE VERITAT

x	y	w	z
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	1

exemple :



Hem de fer un circuit que no deixi que l'aigua baixi del mínim ni passi del màxim i intenti no omplir de dia i omplir a la nit al màxim de lo possible.

$$\max > \begin{cases} 0 \text{ sec} \\ 1 \text{ min} \end{cases}$$

$$dn \begin{cases} 0 \text{ dia} \\ 1 \text{ nit} \end{cases}$$


$$\text{aixeta} \begin{cases} 0 \text{ tancada} \\ 1 \text{ oberta} \end{cases}$$

TAULA DE VERITAT

max	min	dn	a
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	x
1	0	1	x
1	1	0	0
1	1	1	0

Opció impossible


MULTI PLEXOR



Un multiplexor actua com un semàfor.

* Quan s val 0 w es comporta com x_0 i quan s val 1 w es comporta com x_1 .

exemple :



⇒ PAU LA DE
VERITAT ⇒

s	x_0	x_1	w
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1


2.1. PORTES LÒGICAS BÀSQUES



x	y
0	1
1	0



x	y	w
0	0	0
0	1	0
1	0	0
1	1	1



x	y	w
0	0	0
0	1	1
1	0	1
1	1	1

2.1.1 normes bàsiques

- No es poden conectar dues sortides




- No poden haber-hi entrades lliures



- No poden haber cicles



exemple :




x	y	\bar{x}	\bar{y}	A_1	A_2	w
0	0	1	1	0	0	0
0	1	1	0	0	1	1
1	0	0	1	1	0	1
1	1	0	0	0	0	0

\Rightarrow XOR → OR exclusiva

x	y	w
0	0	0
0	1	1
1	0	1
1	1	0

exemple :



x	y	\bar{x}	\bar{y}	A_1	A_2	\bar{A}_2	w
0	0	1	1	1	1	0	0
0	1	1	0	0	0	1	0
1	0	0	1	0	1	0	1
1	1	0	0	0	1	0	0

x	y	w
0	0	0
0	1	0
1	0	0
1	1	1

- ET 3 -

1. CLC és aquell en el qual (e) els valors dels senyals de sortida depenen dels valors dels senyals d'entrada en un mateix moment.

2. $x, y, z \rightarrow f(x, y, z) = 1$ quan una de les condicions es compleixi

$$\begin{cases} x=0 \text{ o } y=1 \\ y=0 \text{ i } z=1 \\ x, y, z = 1 \end{cases}$$

x	y	z	$f(x, y, z)$
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

* + sólo la d.

3. Panell format per 4 ullums



si $a=0 \rightarrow$

si $a=1 \rightarrow$

si $a=2 \rightarrow$

si $a=3 \rightarrow$

si $a=0 \rightarrow$

si $a=1 \rightarrow$

si $a=2 \rightarrow$

si $a=3 \rightarrow$

Tenim una entrada "a", cada ullum s'encen amb un 1

L_0	L_1	L_2	L_3	a_1	a_2
1	1	1	1	0	0
0	0	0	1	0	1
0	1	0	1	1	0
1	1	0	1	1	1

11.

x	y	z	v	w
0	0	0	1	0
0	0	1	1	0
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	1	0
1	1	0	1	1
1	1	1	1	0

12.

x	y	z	v	w
0	0	0	0	1
0	0	1	0	1
0	1	0	1	0
0	1	1	1	0
1	0	0	0	1
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0

2.2. SISTEMA EN SUMA DE MINTERMS


Son aquelle funcions amb valor 1.

Per implementar qualsevol minterm es necessita una sola porta AND i varies portes NOT.

PROPIETATS DE AND (i OR)

- Commutatiu $AB = BA$
- Associativa $(AB)C = A(BC) = ABC$
- Element neutre = 1

exemple :



Hem de fer un circuit que no deixi que l'aigua baixi del mínim ni passi del màxim i intenti no omplir de dia i omplir a la nit al màxim de lo possible.


$d_n \begin{cases} 0 \text{ dia} \\ 1 \text{ nit} \end{cases}$
 $\max > \begin{cases} 0 \text{ sec} \\ 1 \text{ moll} \end{cases}$

\Rightarrow aixeta


$\begin{cases} 0 \text{ tancada} \\ 1 \text{ oberta} \end{cases}$

TAULA DE VERITAT


max	min	d_n	a
0	0	0	m_{int1}
0	1	0	m_{int2}
0	0	1	m_{int3}
1	0	0	x
1	0	1	x
1	1	0	0
1	1	1	0



MUXPLEXOR




x	y	s	w
0	0	0	0
0	0	1	0
0	1	0	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0




DECODIFICADOR


És un aparell de n entrades que té 2^n sortides, es un dispositiu que implementa cada un dels 2^n minterms de n entrades. La sortida d_j és la funció minterm j de les n entrades del decodificador.



e	x_1	x_0	w_3	w_2	w_1	w_0
0	0	0	0	0	0	0
0	0	1	0	0	0	0
0	1	0	0	0	0	0
0	1	1	0	0	0	0
1	0	0	0	0	0	1 $\rightarrow m_1$
1	0	1	0	0	1	0 $\rightarrow m_2$
1	1	0	0	1	0	0 $\rightarrow m_3$
1	1	1	1	0	0	0 $\rightarrow m_4$




x	y	τ	w
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0




ROM

Per solucionar un circuit combinacional amb més de 4-5 entrades.





x	y	w	A	0
0	0	0	0	1
0	1	1	0	1
1	0	1	1	0
1	1	0	1	0

⇒



ex :

x	y	z	a	b
0	0	0	0	1
0	0	1	1	1
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	0	1
1	1	0	1	0
1	1	1	0	1




- ET 3 b -


$$\begin{array}{l} 1. \quad \begin{array}{lll} x & y & w \\ 0 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 0 \\ 1 & 1 & 1 \end{array} & \rightarrow w = \overline{x} \overline{y} + \overline{x} y + x \overline{y} \end{array}$$

$$\begin{array}{l} 2. \quad \begin{array}{llll} x & y & z & w \\ 0 & 0 & 0 & 1 \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & 1 & 1 \\ 1 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 \\ 1 & 1 & 0 & 0 \\ 1 & 1 & 1 & 0 \end{array} & \rightarrow w = \overline{x} \overline{y} \overline{z} + \overline{x} \overline{y} z + \overline{x} y \overline{z} \end{array}$$


3.	x	y	\bar{z}	w
0	0	0	1	
0	0	1	0	
0	1	0	0	
0	1	1	0	
1	0	0	1	
1	0	1	1	
1	1	0	1	
1	1	1	0	



4.	x	y	\bar{z}	w
0	0	0	1	
0	0	1	0	
0	1	0	1	
0	1	1	0	
1	0	0	1	
1	0	1	0	
1	1	0	1	
1	1	1	1	



9.	x	y	\bar{z}	w
0	0	0	1	
0	0	1	1	
0	1	0	0	
0	1	1	0	
1	0	0	1	
1	0	1	0	
1	1	0	1	
1	1	1	0	



1.3. ANÀLISI TEMPORAL DE LES PORTES BÀSiques

tenen retards

TEMPS DE PROPAGACIÓ



ex : $\omega = \neg x$


$$T_P(\text{NOT}) = 10 \text{ u.t.}$$

$$T_P(\text{OR}) = 20 \text{ u.t.}$$





$$T_P(\text{AND}) = 20 \text{ u.t.}$$

ex : $\omega = \neg y$






considero que 1 cuad. = 10 u.t.



$$\begin{aligned}
 x & - \overset{20}{A_1} - \overset{20}{0} - \omega \quad 40 \text{ u.t} \\
 y & \swarrow \overset{10}{\text{NOT}} - \overset{20}{A_1} - \overset{20}{0} - \omega \quad 50 \text{ u.t} \\
 z & \swarrow \overset{20}{A_2} - \overset{20}{0} - \omega \quad 40 \text{ u.t} \\
 z & - \overset{20}{A_2} - \overset{20}{0} - \omega \quad 40 \text{ u.t}
 \end{aligned}$$

Ex:




$$T_p(\text{AND}) = 20 \cup t$$

T_p	d	e
a	20	25
b	10	15
c	15	20

T _p	h	i
f	10	5
g	5	10

* camí crític: el que tarda més temps en finalitzar el programa.




- ET 3 c -

	a	b	c	j	k	i	f	g
x	x	x	x	x	x	x	x	x
0	1	1	1	x	x	x	x	x
1	1	1	1	x	x	0	x	x
0	1	0	0	x	0	x	x	x
0	0	0	1	x	1	0	x	x
1	0	1	0	1	1	0	x	x
0	0	1	0	1	0	x	1	1
x	x	x	1	1	0	1	1	1
x	x	x	0	1	x	0	1	1
x	y	x	x	1	x	0	1	1
x	x	x	x	1	x	x	1	1
x	x	x	x	1	x	x	1	1

- TEMA 3 : REPRESENTACIÓ NATURALS -

$n = 64 \rightarrow n^{\circ}$ de bits




* No es pot fer una falsa de la veritat per què tenen moltes entrades.

$$\begin{array}{r}
 \begin{array}{r} 110 \\ + 1572 \\ \hline 0540 \end{array} & \xrightarrow{\quad} & \begin{array}{r} 11110 \\ + 01101 \\ \hline 10110 \end{array} \\
 \hline
 \begin{array}{r} 2112 \\ + 001001 \end{array} & &
 \end{array}$$


→ carry : "el que sobra"

$$\begin{array}{r}
 & 1 & 1 & 0 & 1 \\
 + & 0 & 1 & 0 & 1 \\
 \hline
 & 1 & 1 & 0 & 1 \\
 & 1 & 0 & 1 & 0 & 1
 \end{array}$$



x_i	y_i	c_{i-1}	c_i	w_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

HALF ADDER





→

x	y	c	w
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

→




→




MULTIPLICADOR


$$11 \times 2^2 = 1100$$



DIVISOR




LESS THAN (LTU)



Si $x < y \rightarrow w=1$ (cert)
Altrament $\rightarrow w=\emptyset$ (fals)


IGUAL (EQ)




→



Si $x=0 \rightarrow w=1$
Altrament $\rightarrow w=\emptyset$



LEFT (LETU)




ex.

Fes un component que




$$x \cdot 5 = x \cdot 4 + x$$


→




Fes un component que



→



→



$$\begin{array}{r}
 & 1 & 1 & 1 & 1 & 1 \\
 1 & & 1 & 1 & 0 & 1 & 0 & 1 & 1 & 0 \\
 + & 0 & 1 & 0 & & 1 & 1 & 1 & 1 & 0 \\
 \hline
 & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0
 \end{array}$$

$$\begin{array}{r}
 & 1 & 1 & 1 & 1 & 1 & 1 \\
 . & 0 & 1 & 0 & 0 & 1 & 1 0 \\
 + & 0 & 1 & 1 & 1 & 0 & 1 & 1 \\
 \hline
 & 1 & 1 & 0 & 0 & 1 & 0 & 0
 \end{array}$$

$$\begin{array}{r}
 & \boxed{1} \quad \boxed{1} \quad \boxed{1} \quad \boxed{1} \quad \boxed{1} \\
 6. \quad | & 110 & 110 & 1010 & 11 \\
 - & 10111111 \\
 \hline
 & 11100100
 \end{array}$$

$$\begin{array}{r}
 & 1 & 1 & 1 & 1 & 1 \\
 \times & 1 & 0 & 1 & 1 & 1 \\
 \hline
 0 & 1 & 0 & 1 & 1 & 1
 \end{array}$$

$$9. \quad 00000101 \times 2^6$$

$$x_4 = 5 ; 5 \cdot 2^6 = 320$$

NR

$$10. \quad 0000\ 1100 \times 2^5$$

$$x_4 = 12 ; \quad 12 \cdot 2^5 = 384$$

↑ 10000000 NR

- TEMA 4: REPRESENTACIÓ ENTERS -

\mathbb{N}	\mathbb{Z}
0	0 0 0
1	0 0 1
2	0 1 0
3	0 1 1
4	1 0 0
5	1 0 1
6	1 1 0
7	1 1 1

$$v_i + \Rightarrow v_s = \sum_{i=0}^{n-2} x_i 2^i$$


$$v_i \rightarrow v_s = -2^{n-1} + \sum_{i=0}^{n-2} x_i \cdot 2^i \quad \left\{ \begin{array}{l} v_0 = -2^{n-1} \cdot x_{n-1} + \sum_{i=0}^{n-2} x_i \cdot 2^i \\ \vdots \end{array} \right.$$

Rang représentable amb n bits : $[-2^{n-1}, 2^{n-1} - 1]$

Si tractem amb números negatius si els cns demandan representar els números en n bits possem i devant.


4.1. HARDWARE PARA REPRESENTAR OPERACIONES CON NÚMEROS REALES

Sumador : amb nombres reals el carry no ens indica si es representable o no



$$\begin{array}{ccccc}
 + & + & < & + & R \\
 | & | & & | & \\
 [+] & [-] & & [-] & NR \\
 | & | & & | & \\
 [-] & [+] & & [-] & Aquest \\
 | & | & & | & \\
 - & - & < & + & NR \\
 | & | & & | & \\
 - & - & & [-] & R
 \end{array}$$


+ -] — Aquests casos SEMPRE són representables
- +]



COM PASSAR DE $n \rightarrow -n$?


$$3 \rightarrow -3 ; \quad 011 \text{ (3)} ; \quad 101 \text{ (-3)} ; \quad 0 \rightarrow 1 ; \quad 1 \rightarrow 0 ; \quad 011 \text{ (3)} ; \quad 101 \text{ (-3)} ; \quad 010 + 1 = 101 \text{ (-3)} ; \quad 010 + 1 = 011 \text{ (3)}$$

RESTADOR (de $N \neq$)




SUMADOR I RESTADOR DE $N \neq$

$$x \rightarrow \omega \equiv \begin{array}{c} | \\ x \end{array}$$



COMPARADORS (\neq)



$$\begin{array}{r} SL-X \\ SRL \\ SLL \\ \hline SRA \end{array} \Rightarrow \neq$$

$$SLA \Rightarrow \neq$$

- TEMA 5 : CIRCUITS SECUENCIALS -

REGLES :


1. No podem tenir entrades lliures




2. No podem conectar dos sortides




3. Es poden fer cicles sempre i quan hi hagi un diestable en el camí



MODEL MEALY



MODEL MOORE




* Moore : elimina el cable que fa que la sortida depengui de la entrada.

TAUCA SORTIDA


q_1	q_0	w
0	0	0
0	1	0
1	0	0
1	1	1

TAUCA ESTAT SEGUNENT

q_1	q_0	x	q_1^+	q_0^+
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0




ex:



q_1	q_0	w
0	0	0
0	1	0
1	0	1
1	1	x

q_1	q_0	x	q_1^+	q_0^+
0	0	0	0	0
0	0	1	0	1
0	1	0	0	0
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	x	x
1	1	1	x	x

ex.:




q_1	q_0	w
0	0	0
0	1	1
1	0	1
1	1	0


q_1	q_0	x	\bar{q}_1	\bar{q}_0	\bar{x}	q_1^+	q_0^+
0	0	0	1	1	1	0	1
0	0	1	1	1	0	0	1
0	1	0	1	0	1	1	0
0	1	1	1	0	0	1	1
1	0	0	0	1	1	0	1
1	0	1	0	1	0	0	0
1	1	0	0	0	1	0	0
1	1	1	0	0	0	0	0

Pasar de text a el circuit


ex: $\begin{array}{c} \textcircled{110} \\ \times 001011101101100 \\ \text{w } 00000000100100100 \end{array}$




L'Estat és el que porto reconegut de la seqüència
4 casos.



Quin és el teu estat inicial?




q_1	q_0	w	q_1	q_0	x	q_1^+	q_0^+
0	0	0	0	0	0	0	0
0	1	0	0	0	1	0	1
1	0	0	0	1	0	0	0
1	1	1	0	1	1	0	0
			1	0	0	1	1
			1	0	1	1	0
			1	1	0	0	0
			1	1	1	0	1




ex: $\textcircled{1101}$

1000110101011010001000



ex:



w_1, w_0


0 0 recte

0 1 cap a la dreta

1 0 cap a l'esquerra

1 1 —

Se	Sd	q_1	q_0	s_c	s_d	w_1	w_0
		0	0	0	0	0	0
		0	0	0	1	0	0
		0	0	1	0	0	0
		0	0	0	1	1	1
		0	1	0	0	1	1
		0	1	0	0	0	1
		0	1	1	0	0	0
		0	1	1	1	1	1
		1	0	0	0	0	0
		1	0	0	1	0	0
		1	0	1	0	0	0
		1	0	1	1	0	0
		1	1	0	0	0	0
		1	1	0	1	0	0
		1	1	1	0	0	0
		1	1	1	1	0	1



ANÁLISIS TEMPORAL CLS


- camino crítico: camino con mayor tp. de biestable a biestable, de entrada a biestable o de biestable a salida
- tiempo de ciclo (periodo): el tiempo de ciclo tiene que ser mayor al camino crítico para que el sistema funcione bien.

- TEMA 7: PROCESSADORES DE PROPÓSITOS ESPECÍFICOS -

* Són CLS que requieren muchos estados



ej: diseña un CLS que realice la suma módulo 2⁸ de una secuencia de 4 números naturales codificados en binario con 8 bits cada uno.

Señal de entrada | DATO
↓ Ini = los valores de DATO entran a razón de un num por ciclo empezando cuando Ini vale 1.
Salida | RESULT
↓ Fin = cuando Fin vale 1 se muestra el valor real de RESULT.



* Ini y Fin son entradas y salidas de control (validan los datos de DATO y RETURN)

Diseño del PPE con UP y UC




1º ciclo: $M_x = 0$ deja pasar x .

2º ciclo: $M_x = 1$ deja pasar el resultado del ADD de x con w (1º ciclo)

UC decide el valor de M_x al principio en este caso


↳ Podría pasar que en el proceso el circuito aceptara otro Ini



per passar directament a la suma del 2n número $M_x = 0$ (per que deixi passar valors de x).

IMPLEMENTACIÓ UNITAT DE CONTROL

* 5 estats → necessito 3 bits per representarlos




CIRCUIT MCD

```


A = x ; B = y
while ( A <> B ) {
    if A > B → A = A - B
    else B = B - A
}
Return = A
  
```

* LOAD · $Ld=1$ cuando llegue el pulso ascendente del CLK, aprenderá un nuevo valor.



$Ld=0$ se queda el valor que ya tenía (independientemente del CLK).



Registro con señal de carga








* Si el REG tiene señal de carga, al calcular el tp hay que añadir el tiempo del multiplexor.



Es pot optimitzar saltant-ho S_3 . (unió $S_1 - S_3$)

* Quan acabes (S_4 o S_5) tornes a començar (S_0)





	mx	mx_2	Ld	f_i
S_0	0	x	x	0
S_1	1	0	1	0
S_2	1	1	1	0
S_3	0	x	x	1


- TEMA 8 : UNITAT DE PROCESS GENERAL -

- És una unitat genèrica que resol diversos problemes pel preu de que tardi una mica més de temps.


FINS ARA HEM VIST

- Registres
- Operadors



} Ho unim per fer la UPG





ALU mes afons (unitat aritmético lògica)



F	seqüència que indica el que pots fer			$OP = 00$
	$OP = 11$	$OP = 10$	$OP = 01$	
000		x	CNPLT (x,y)	AND
001		y	CNPLE (x,y)	OR
010				XOR
011			CMP_EQ (x,y)	NOT
100			CNPLTU (x,y)	ADD
101			CNPLTE (x,y)	SUB
110				SHA
111				SHL





RegFile més afons (Banc de registres)





→ Si mirem el circuit així es guardaria sempre el valor d'entrada però això es fals.
Per això quan l'enable (WrD) del decodificador @D si val 0 tot val 0 i si val 1 tenim un funcionament normal

UPG (COMPLETA)



RESOLUCIÓN ET+6

$$\begin{aligned} \text{Ini } CC &= 1 \\ x(CC+1) &= N \\ x(CC+2) &= DADA0 \\ x(CC+N+1) &= DADA\ N-1 \end{aligned}$$



CICLE	00	1	2	3	4	5	C	?	8
X	0x32	0x02	0x34	0x7A	0x50	0xFA	0x03	0xC0	0x3A
Ini	1	0	0	1	0	1	0	0	0
fi	0	0	0	0	0	0	0	0	0
w	xx	xx	0x00	0x34	0xAE	0x00	0xFA	0x00	0xC0
E	xx	E1	E2	E2	E1	E2	E1	E2	E2
N	xx	xx	0x02	0x01	0x00	0x50	0x4F	0x03	0x02

MEMÒRIES

* Aritmètica - lògiques

ADD Rd, Ra, Rb \rightarrow Rd = ADD (Ra, Rb)

NOT Rd, Ra \rightarrow Rd = NOT(Ra)

ANDI Rd, Ra, N \rightarrow no opera amb registre sinó amb constant, AND(Ra, N) = Ra
l'inmediat

AND - Ra, Rb \rightarrow AND(Ra, Rb) es calcula però no es guarda

SHL (x, y) \Rightarrow IN } x \rightarrow el que vols shiftjar

SHA (x, y) \Rightarrow Z } y \rightarrow quants bits vols desplaçar-ho \Rightarrow si $\begin{cases} y > 0 \leftarrow (*) \\ y < 0 \rightarrow (\div) \end{cases}$

* Comparació

CMPLT Rd, Ra, Rb \rightarrow Rd = CMPLT (Ra, Rb)

* moviment

MOVE Rd, Ra \rightarrow Rd = Ra

MOVE I Rd, N \rightarrow Rd = N

MOVE - Ra \rightarrow passa Ra per l'ALU

* Entrada / sortida

IN Rd

OUT Ra

In/alu	WrD	@D	@A	OP	F	Rb/N	@B	N (hexa)
0	1	000	100	01	001	1	001	xxxx
0	1	000	xxx	10	001	0	xxx	0000
0	1	000	xxx	xx	xxx	x	xxx	xxxx
0	1	xxx	100	00	100	0	xxx	0001


CMPEQ - , R3, R5

@A @B Rb/N OP F In/Alu @D WrD N
011, 101, 1, 01, 011, x, xxx, 0, xxxx

MOVEI R4, 0x12

@A @B Rb/N OP F In/Alu @D WrD N
xxx, xxx, 0, 10, 001, 0, 100, 1, 0012

GRAF UPG




→ (Begin)

Solo W // OUT juntos
★ TAULA ATENEA (Power point)


Del codi al graf (IMPORTANT!)

```
while (R0 != R1) {
    if (R0 > R1) R0 = R0 - R1;
    else R1 = R1 - R0;
}
```




SUMA N VALORS



Per Ini=1 → n° de valors que sumem ; N ≥ 2






EXERCICI :



REPASO TEMA 7



Circuits d'exemple:



1)

$$\begin{aligned} \text{Ini}(c) = 1 &\rightarrow x(c+1) = N \\ x(c+2) &= \text{DADA}0 \\ x(c+N+1) &= \text{DADA}N-1 \\ w(c+N+2) &= \text{RESULTAT} \rightarrow f_i = 1 \end{aligned}$$

cycle 00 01 02 03 04 05 06 07 08 09 10 11 12

x 0x3A 0x02 0x34 0x7A 0x50 0xFA 0x03 0x04 0xC8 0x23 0x1F 0xFc 0x9E

ini 1 0 1 0 0 0 1 0 0 1 1 0 1

f_i 0 0 0 0 1 0 0 0 0 0 0 0 1

w xx xx 0x00 0x34 0xAE xx xx xx 0x00 0xC8 0x5B 0x0A 0x06

	E	Ini	z	E ⁺		
E0	0	0	0	E0		
E0	0	1	0	E0		
E0	1	0	0	E1		
E0	1	1	0	E1		
E1	0	0	0	E2		
E1	0	1	0	E2		
E1	1	0	0	E1		
E1	1	1	0	E1		
E2	0	0	0	E2		
E2	0	1	0	E3		
E2	1	0	0	E1		
E2	1	1	0	E1		
E3	0	0	0	E0		
E3	0	1	0	E0		
E3	1	0	0	E1		
E3	1	1	0	E1		

$$\text{Ini}(c) = 1 \rightarrow x(c+1) = N$$

$$x(c+2) = \text{DADA}0 ; x(c+N+1) = \text{DADAN-1}$$


$$w(c+N+2) = \text{RESULTAT} \rightarrow f_i = 1$$

Tenim en compte ini, si $\text{Ini} = 1$ tornem a començar

	00	01	02	03	04	05	06	07	08	09	10	11	12
x	0x3A	0x02	0x34	0x7A	0x01	0x01	0x0A	0x12	0x05	0x30	0x8D	0xF1	0x52
ini	1	0	1	0	1	0	0	1	0	0	0	0	1
f _i	0	0	0	0	0	0	0	1	0	0	0	0	0
w	xx	xx	0x00	0x34	0x00	0x01	0x00	0x0A	xx	0x00	0x30	0xBD	0xAE

* PERIFÉRICS

L'els volem per interactuar amb l'exterior (usuaris, medi) i són dispositius asincrons




Es connecta a un teclat per exemple

* Aquests registres d'entrada i sortida els anomenarem ports i cada un dels n registres està connectat a un element diferent i s'anomenen del 0-256.

ex: IN 3 Rd |
part 3

PORTS ENTRADA \Rightarrow

Aquests ports estaràn connectats a un multiplexor de 8 bits per què $2^8 = 256$!




Connectat a una impressora per exemple

PORTS DE SORTIDA

Volem decidir quan s'escriuen els ports (wrd)

* Si no volem modificar cap port wrd = 0.

* Si ho volem modificar wrd = 1, no es pot guardar valors al mateix port. S'ha de reselejar el valor del port (0 → 1) √ (1 → 1) x .



Ho considerem una senyal de CÀRREGA!!

★ EL CLOCK D'AQUESTS PORTS ÉS DIFERENT AL DE LA RESTA DE REGISTRES DE LA UPG.




Fig. 9.2 Esquema general de interconexión del procesador de propósito específico (UCE + UPG) con los puertos de entrada y palabra de control de 41 bits




Fig. 9.6 Esquema general de interconexión de la UC con la UPG y con los puertos de entrada y salida (con la palabra de control de 42 bits)

* REUTILITREM EL ADDR-10 per introduir els 8 bits d'entrada i de sortida

Com podem observar hem pasat de 41 bits de UC a 42 bits de UC això es per el ADDR-10 necessitem un bit extra per indicar si va als ports d'entrada o de sortida.

NOVA PARAULA DE CONTROL

$\#A$	$\#B$	Rb/N	OP	F	in/ALU	$\#D$	WrD	$Wr\text{-Out}$	N	$ADDR-10$ (hexa)
x x x	x x x	x	x x	x x x	x	x x x	x	x	x x x x	x x

PROTOCOL HANSHAKE DE 4 PASES

(Aka: protocol comunicació asíncron)




Fig. 9.10 Conexión entre emisor y receptor para el protocolo de handshaking de cuatro pasos.




Fig. 9.11 Cronograma de las señales del protocolo de handshaking de cuatro pasos.






Fig. 9.12 Fragmentos de los grafos de la UC del Emisor y del Receptor para realizar la comunicación de un dato mediante el protocolo de cuatro pasos

* EL EMISOR MAI PODRÀ ENVIAR UN ALTRE DADA FINS QUE Req = 0 i Ack = 0.

- Quan Req = 1 el emisor avisa al receptor de que entra una dada quan el receptor veu i tracta aquesta dada el Ack = 1.
- Quan el Ack = 1 tornem el Req=0 com a espera, fins que Ack no torni al valor 0 Req es manté en 0.
- Quan els dos passen a 0 mavors tornem a l'estat d'inici.



HANDSHAKING
amb ports
1 port per Req



* GRAF UC HANDSHAKE

```


IN R2, REQ ; lectura Req
CMPEQI -, R2, 1 ; ¿Req = 1?
IN R3, DATA-IN ; lectura dato
OUT ACK, R2 ; Ack = 1
IN R2, REQ ; lectura Req
CMPEQI -, R2, 0 ; ¿Req = 0?
OUT ACK, R2 ; Ack = 0

```

NOU TIPOS DE BIESTABLE



En aquest biestable es pot forçar un valor sense tenir en compte el CLK.



SIMPLIFICAR L'ACCÉS ALS PORTS




Fig. 9.17 Hardware de un modelo simplificado de teclado y su controlador. Como efecto lateral de la lectura del puerto de datos KEY-DATA se pone a 0 el bit 0 del puerto KEY-STATUS.

IMPORTANT!




Fig. 9.19 Fragmento del grafo de estados para la entrada de un dato desde el teclado.







Fig. 9.21 Fragmento de grafo de estados para la salida de un dato por la impresora.

* CORRECCIÓN EXÁMEN PARCIAL



3) Seq. $a = 1110$

Seq. $b = 1001$



- TEMA 10: UCG -

* Per poder fer tot tipus de grafs canviant la ROM per una RAM.


* Ja no parlem d'estats

model Harvard




MODEL DE VON NEUMAN

↳ De 75 bits a 16 bits



* Graf típic



Direcció (hexa)	coningut (hexa)	coningut (hexa)	(no codificat)
0000	0001	0001	Pal. control nodo 0
0001	0002	0002	Pal. control nodo 1
0002	0003	0003	Pal. control nodo 2
0003	0004	0004	Pal. control nodo 3
0004	0005	0005	Pal. control nodo 4
0005	0006	0006	Pal. control nodo 5
0006	0007	0007	Pal. control nodo 6

con1	con0	z	TknBr
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0







Fig. 10.7 Unidad de control con secuenciamiento semiimplícito absoluto. Otra forma de dibujar el circuito.

* La majoria de salts son curts

↳ Podem guardar la aistància i no la direcció absoluta
 $PC = PC + 1 + SF(NP)$ enter
 ↳ Bloc sign extensió





* 2 memòries de
8 bits juntes per
aconseguir 16
bits

$$PC = PC + \lambda$$

Cambia el bloc
+1 a +2

bit de menor peso

	Name	Mnemonic	Format
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	Logic and Arithmetic Operations Compare Signed and Unsigned Add Immediate	AND, OR, XOR, NOT, ADD, SUB, SHA, SHL CMPLT, CMPLC, -, CMPEQ, CMPLTU, CMPLUE, -, - ADDI	3R
0 0 0 0 a a a b b b d d d f f f	n de 6 bits		
0 0 0 1 a a a b b b d d d f f f			
0 0 1 0 a a a d d d n n n n n	Add Immediate	ADDI	
0 0 1 1	Memory future extensions		
0 1 0 0			
0 1 0 1			
0 1 1 0			
0 1 1 1			
1 0 0 0 a a a 0 n n n n n n n n	★ Per fer un Branch tmb F	Branch future extension	
	Branch on Zero	BZ	
	Branch on Not Zero	BNZ	
1 0 0 1 a a a 0 n n n n n n n n	Move Immediate *F	MOVI	
d d d 0 1	Move Immediate High	MOVHI	
1 0 1 0 d d d 0 n n n n n n n n	Input	IN	
a a a 1	Output	OUT	
1 0 1 1 x x x x x x x x x x x x	n 8 bits	Future extensions	
1 1 x x			

* TAULA RESUM DEL FORAMAT i CODIFICACIÓ INSTRUCCIONS SISA


* Falten els bits de la OP per tant hauríem de inventarlos a través de la ROM!

★ També ens falten les dades in /Au/, Rb/N,
Wrd tmb a la Rom

- ★ Wrd, Wr - Out, Rd - In mai son x sempre seràn o "0" o "1" a la rom.
- ★ @D pot estar als bits 3-5, 6-8, 9-11 depenent de la instrucció

n de 8 bits
multiplicat per
2. Es multiplica
per dos pq és
un salt (una
instrucció
requereix 2 bytes
→ 16 bits !)

això es gestiona amb un MUX




TAULA DE CONTINGUTS DE LA ROM - CTRL - LOGIC (HI HA QUE SABESE LA!!)


AL
CMP
ADDI
-
-
-
-
-
BZ \star Per fer salt
BNZ \star $t=0$
MOVI
MOVHI
IN
OUT
-
NOP

Fig. 10.35 Tabla de verdad compacta del contenido de la ROM-CTRL-LOGIC de la lógica de control.

* Per augmentar la capacitat afegim un mòdul de memòria més lent i d'accés diferent.



En un cicle només podem o negar o escriure un byte.



RD - MEM - 8 bits (llegir memòria): bus de 8 bits de sortida del mòdul
WR - MEM - 8 bits (escriure memòria): Entrada al mòdul
ADDR - MEM (direcció memòria): bus de 16 bits d'entrada (però la usem de 15)
Wr - Mem (permís d'escritura). senyal d'un bit d'entrada




Fig. 11.3 Cronograma de una lectura de memoria.




Fig. 11.4 Cronograma de una escritura en memoria.

LECTURES






Fig. 11.5 Memoria entrelazada. Asignación de direcciones de memoria (de 16 bits) a dos módulos de memoria. Cada uno con una capacidad de 2^{15} bytes.



* Conceptualment necessites dos mòduls per guardar 16 bits (el hardware específic el veurem més endavant).
Per llegir 16 bits les dades han d'estar alineades. I la direcció ha de començar per direccions parells.



ESCRIPCIONES




Fig. 11.10

Fase 2 paso 1.
Solo escritura
de solo byte




Fig. 11.11

Fase 2 paso 2.
Solo escritura
de solo word

★ El bus d'entrada SEMPRE serà de 16 bits per tant quan vols escriure un byte (8 bits) només agafem els 8 bits de menys pes

El circuito interno para la fase 2 (solo escritura) paso 3 (de bytes o de words) se ve en la figura 11.12




Fig. 11.12 Fase 2 paso 3. Solo escritura de byte o word.

★ Si la adresa es senar Wr-mem-1 ha de valdre 1 i Wr-mem-0 ha de valdre 0. Si es parell (16 bits) els dos Wr-mem valen 1.

Wr-Mem	Byte	ADDR-MEM<0>	Wr-Mem-1	Wr-Mem-0
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	0	0
1	0	0	1	1
1	0	1	1	1
1	1	0	0	1
1	1	1	1	0

Fig. 11.13 Tabla de verdad de las señales de permiso de escritura de cada módulo de memoria.

UPG + IO + ADDR-MEM





Fig. 11.18 Conexión de la UPG+IO con el bus de memoria ADDR-MEM.

LD R2, 10 (R6)

@ A	@ B	Rb/n	OP	F	-/i/l/a	@ D	WrD	Wr-out	Rd	Wr-mem	Byte	TknBr	N	ADDR-10
1 0	x x x	0	00	100	01	010	1	0	0	0	0	0	00A	xx

STB-3 (R4), R7

@ A	@ B	Rb/n	OP	F	-/i/l/a	@ D	WrD	Wr-out	Rd	Wr-mem	Byte	TknBr	N	ADDR-10
100	111	0	00	100	xx	xxx	0	0	0	1	1	0	FFFFD	xx



★ LD (load) } de Mem a rg
 ★ LDB (load byte)

★ ST (storage) } de rg a mem
 ★ STB (storage byte)

SEMÁNTICA

$$Rd \leftarrow \text{Mem}_W [((Ra + SE(N6)) i (\sim 1))]$$



Adresa

word (16 bits) negati!!

$$\equiv Ra + SE(N6) \text{ AND }$$

1111 1111 1111 1110
0000 0000 0000 0011
0000 0000 0000 0110

DISENY ACABAT DE LA ARQUITECTURA PONT (INTRO A LA ARQUITECTURA FINAL)



CRONOGRAMA DEL UNICICLE

T_p Wr-Mem = quan es passa a 1 \Rightarrow 960 ut

T_p Wr-Mem = s'establitza a 1030 ut

T_p Addr-Mem = s'establitza a 1950 ut

* Solució a aquest problema de T_p :




* També ens apareixen problemes amb Rd-In i Wr-Out per tant usem el mateix mètode que per solucionar el T_p de Wr-mem

$$Rd-In = \overline{Clk} \cdot Rd-In$$

$$Wr-Out = \overline{Clk} \cdot Wr-Out$$

Camí crític del hardware definitiu (TP = 2200 ut)



- * El temps de cicle normal és 3000 ut
 - ↳ ADDR-MEM s'estabilitza a 1950 ut després de l'inici del cicle, per tant farem $2000 + 1000$ clk aritmètic.

TEMPS D'EXECUCIÓ:

Aquestes instruccions s'executen 1 vegada

```

Bucle:
    MOVI R1, 0x00          ; R1: puntero al primer elemento de A
    MOVHI R1, 0x50
    MOVI R2, 0x00          ; R2: puntero al primer elemento de B
    MOVHI R2, 0x80
    MOVI R3, 0xE8
    MOVHI R3, 0x03          ; R3: Número elementos, número de bytes
    ADD R3, R3, R1          ; R3: punt. al último elem. de A, + 1
    LDB R4, 0(R1)           ; Lectura del elemento de A
    STB 0(R2), R4           ; Escritura en B
    ADDI R1, R1, 1           ; Incremento puntero a A
    ADDI R2, R2, 1           ; Incremento puntero a B
    CMPLTU R5, R1, R3        ; ¿Se copió el último elemento?
    BNZ R5, -6               ; Si no se copio, ir a bucle
  
```

Aquestes s'executen 1000 vegades

Per tant executem 600+ instruccions

$$T_p = (7 + 6 \cdot 1000) \cdot \frac{3000}{3000 \text{ ut/instrucció}}$$

Dividim les instruccions en inst. ràpides i inst. lentes

- inst. ràpides \Rightarrow 3 cicles $\rightarrow 3 \cdot 750 = 2250 \text{ ut}$
- inst. lentes \Rightarrow 4 cicles $\rightarrow 4 \cdot 750 = 3000 \text{ ut}$

Exemple:

senyal per carregar el PC (al final sempre)





Fig. 12.17 Grafo de estados del secuencial que calcula LdPc dentro en el bloque CONTROL.

★ Ens falta l'entrada d'aquest circuit (mem) pot ser inst. de memòria o no. Per tant la ROM ens-ho indicarà, si mem=1 fem 4 cicles i és una instrucció de memòria i si mem=0 fem 3 cicles i no ho és.



TEMPS D'EXECUCIÓ

Bucle: <i>2. lentes</i> <i>4. ràpides</i>	MOVI R1, 0x00 ; R1: puntero al primer elemento de A MOVHI R1, 0x50 MOVI R2, 0x00 MOVHI R2, 0x80 ; R2: puntero al primer elemento de B MOVI R3, 0xE8 MOVHI R3, 0x03 ; R3: Número elementos, número de bytes ADD R3, R3, R1 ; R3: punt. al último elem. de A, + 1 LDB R4, 0(R1) ; Lectura del elemento de A STB 0(R2), R4 ; Escritura en B ADDI R1, R1, 1 ; Incremento puntero a A ADDI R2, R2, 1 ; Incremento puntero a B CMPLTU R5, R1, R3 ; ¿Se copió el último elemento? BNZ R5, -6 ; Si no se copio, ir a bucle
--	--

Totes les instruccions de memòria son lentes i les altres ràpidas a no ser que t'indiquin algo diferent a l'enunciat.

$$T_p = 7R + 0L + (4R+2L)N = \\ =$$

★ IMPORTANT — Saber calcular el temps d'execució de les instruccions Entendre que una instrucció podem executarla en "n" cicles.


COMPUTADOR DE von NEUMAN

* Características

- Instrucciones de 3 i 4 ciclos
- Té només un sumador
- Cada cicle té una paraula de control diferent

* Ventatges

- Alta eficiència (reutilització de components)
- Alta versatilitat (fàcil afegir noves operacions)



Lleugera modificació a la nostre unitat de procès:

- Ara no tenim memòria d'instruccions
- No tenim el bloc +2
- No tenim el sumador que calcula la direcció de la següent instrucció

* El PC està a la ALU

$$\begin{cases} \text{PC} \Rightarrow \text{PC}/\text{Rx} = 1 \\ \text{Rx} \Rightarrow \text{PC}/\text{Rx} = 0 \end{cases}$$

* Nou registre @R que guarda el que surt de la alu durant un cicle.

Canvis a la unitat de control

FETCH i DECODE

* Fetch. A la vez que se va a buscar la instrucción actual se incrementa el PC en la ALU, dejándolo ya apuntando a la siguiente instrucción del programa. Si la instrucción actual no es de salto, después del ciclo F ya no debe modificarse más el PC, hasta que se vuelve otra vez a esta fase F cuando se inicie la búsqueda de la siguiente instrucción. Se está aprovechando este ciclo en el que la ALU no se usa para nada para hacer un trabajo, incremento del PC, que debe hacerse en todas las instrucciones y que en esta máquina requeriría un ciclo extra de ejecución.

→ Basicament entra la instrucció i a la vegada calcula el PC de la següent instrucció a la ALU. $\text{PC} = \text{PC} + 2$

* Decode. D. A la vez que se decide cuál será el siguiente ciclo/nodo de ejecución en función de la instrucción, en la ALU se suma el PC, que ya se ha dejado apuntando a la siguiente instrucción después del ciclo anterior; más el desplazamiento, N. Pero el valor calculado no debe cargarse en el PC al final de este ciclo ya que solo debe hacerse esto si se trata de una instrucción de salto (y eso no se sabe hasta el siguiente ciclo en el que ya se ha decodificado la instrucción) y si el salto es tomado (lo que se sabrá cuando el ciclo de ejecución propiamente dicho de la instrucción de salto, Bz o Bnz, se deje pasar el contenido del registro Ra por la ALU y la unidad de control sepa si se debe romper la secuencia o no). Por ello, se pone un nuevo registro en la unidad de proceso, que denominamos R@, el cual se carga al final de D con el valor calculado de la dirección de la instrucción de salto tomado, por si luego hay que usar esta dirección para cargarla en el PC antes de pasar al Fetch de la siguiente instrucción. Podemos decir que, aprovechando que la ALU tiene que hacer nada en el ciclo D, se adelanta el cálculo de la dirección de salto tomado a antes de saber, ni siquiera, si se está ejecutando una instrucción de salto. Si no se hiciera así, las instrucciones de salto necesitarían dos ciclos para su ejecución propiamente dicha, ya que en los dos se necesita la ALU: uno para dejar pasar Ra y saber si es cero o distinto de cero y el otro para calcular la dirección del salto tomado.

→ Basicament ueueix la instrucció i calcula la direcció de salt (per si la instrucció fos de salt)

$$@R = \text{PC} + 2 + \text{SE}(N8) \cdot 2$$

8 bits de menys pes de la instrucció, els extenc a 16 bits i els multiplico per 2.




Fig. 13.1 Grafo de estados de la unidad de control del computador SISA (sin JALR).

* Suposem que el Decòde uregeix una instrucció aritmètic lògica (AL)

$Rd = RX \text{ AL } RY \rightarrow$ la OP està a la instrucció

Fem servir la Alu, com no es tracta d'un salt ignorem el PC i $@R$ calculat anteriorment, i guardem el valor de la operació al registre destí.

* Suposem que el Decòde uregeix una instrucció MOVI

$Rd = SE(N8)$

* Instrucció BZ

$\text{if } (RX = 0) \text{ PC} = @R$

\downarrow
 $Z=1$

* Instrucció accés memòria



Estat Addr

$@R = RX + SE(N6)$

LD / LDB / ST / STB

$Rd = \text{Mem}_w [@R]$

16-bit Instruction																Mnemonic	Format
0	0	0	0	a	a	b	b	b	d	d	d	f	f	f	AND, OR, XOR, NOT, ADD, SUB, SHA, SHL	3R	
0	0	0	1	a	a	a	b	b	b	d	d	d	f	f	CMPLT, CMPLE, -, CMPEQ, CMPLTU, CMPLEU, -, -		
0	0	1	0	a	a	a	a	a	d	d	d	n	n	n	ADDI		
0	0	1	1	a	a	a	a	a	d	d	d	n	n	n	LD		
0	1	0	0	a	a	a	b	b	b	b	b	n	n	n	ST		
0	1	0	1	a	a	a	a	a	d	d	d	n	n	n	LDB	2R	
0	1	1	0	a	a	a	b	b	b	b	b	n	n	n	STB		
0	1	1	1	a	a	a	a	a	a	d	d	x	x	x	JALR		
1	0	0	0	a	a	a	0	0	n	n	n	n	n	n	BZ		
1	0	0	1	a	a	a	1	1	n	n	n	n	n	n	BNZ		
1	0	0	1	d	d	d	0	0	n	n	n	n	n	n	MOVI	IR	
1	0	0	1	d	d	d	1	1	n	n	n	n	n	n	MOVHI		
1	0	1	0	d	d	d	0	0	n	n	n	n	n	n	IN		
1	0	1	0	a	a	a	1	1	n	n	n	n	n	n	OUT		



* El que decideix la paraula de control és l'estat en el que estàs.

* I altres estats determinen quina serà la paraula de control.

* Els multiplexors nous que han aparegut depeniran de l'estat per tant sortiran de la ROM.

Tornem a afegir el clk asíncron per que funcioni. Es per això que la arquitectura de Von Neumann és més lenta (T_p) que el multicycle de Harvard.

Accions còdig

$\text{MOV} R3, 2 \rightarrow \text{estat i: Fetch} \rightarrow IR = \text{Mem}_w[PC]$
 $PC = PC + 2$
 $\text{estat i+1: Decode} \rightarrow RX = Ra, RY = Rb$
 $R@ = PC + SE(N8) \cdot 2$
 $\text{estat i+2: MOV1} \rightarrow R3 \leftarrow SE(2)$

$\text{ADDI } R3, R3, -1 \rightarrow \text{estat i+3: Fetch} \rightarrow IR = \text{Mem}_w[PC]$
 $PC = PC + 2$
 $\text{estat i+4: Decode} \rightarrow RX = Ra, RY = Rb$
 $R@ = PC + SF(N8) \cdot 2$
 $\text{estat i+5: ADDI} \rightarrow R3 = 2 - 1 = 1 \star \text{ja que } \text{MOV1 } R3, 2$

$\text{Bnz } R3, -2 \rightarrow \text{estat i+6: Fetch} \rightarrow IR = \text{Mem}_w[PC]$
 $PC = PC + 2$
 $\text{estat i+7: Decode} \rightarrow RX = Ra, RY = Rb$
 $R@ = PC + SF(N8) \cdot 2 = @\text{ADDI}$
 $\text{estat i+8: Bnz} \rightarrow R3 = 1 \neq 0 \rightarrow \text{saltem} \rightarrow PC = @R = @\text{ADDI}$

$\text{ADDI } R3, R3, -1 \rightarrow \text{estat i+9: Fetch} \rightarrow IR = \text{Mem}_w[PC]$
 $PC = PC + 2$
 $\text{estat i+10: Decode} \rightarrow RX = Ra, RY = Rb$
 $R@ = PC + SF(N8) \cdot 2$
 $\text{estat i+11: ADDI} \rightarrow R3 = 1 - 1 = 0$

$\text{Bnz } R3, -2 \rightarrow \text{estat i+12: Fetch} \rightarrow IR = \text{Mem}_w[PC]$
 $PC = PC + 2$
 $\text{estat i+13: Decode} \rightarrow RX = Ra, RY = Rb$
 $R@ = PC + SF(N8) \cdot 2$
 $\text{estat i+14: Bnz} \rightarrow R3 = 0$

$\text{LD } R3, 10(R3) \rightarrow \text{estat i+15: Fetch} \rightarrow IR = \text{Mem}_w[PC]$
 $PC = PC + 2$
 $\text{estat i+16: Decode} \rightarrow RX = Ra, RY = Rb$
 $R@ = PC + SF(N8) \cdot 2$
 $\text{estat i+17: ADDR} \rightarrow Re = 0 + 10 = 10$
 $\text{estat i+18: } R3 = \text{mem}_w[10]$

FETCH

$R@ / PC = 0, \text{Byte} = 0, \text{LdIr} = 1, PC / RX = 1, N = 0x0002, RY / N = 0$
 $OP = 00, F = 100, ALU / R@ = 1, \text{LdPC} = 1$

DECODE

- Decodificar instrucció
- $RX = Ra \text{ i } RY = Rb$
- $R@ = PC + SE(N8) \cdot 2$

PARAULA DE
CONTROL

$N = SE(IR < 7..0>)_2$
 $PC / RX = 1, RY / N = 0, OP = 00$
 $F = 100$
 $@A = I < b9 - b11 > = 010$
 $@B = I < b8 - b6 > = 001$

ARITMÉTICO LÓGICOS

- Rd = Rx AL Ry

PARAULA DE CONTROL

PC/Rx = 0, Ry/N = 1, P/i/l/a = 00, OP = 00, WrD = 1

MOVI

- Rd = SE (N8)

PARAULA DE CONTROL

N = SE (IR < 7...0>)

Ry/N = 0, OP = 10, F = 001, P/i/l/a = 00, WrD = 1
@D = IR < 11...9>

Bz

- if (Rx == 0) PC = R@

PARAULA DE CONTROL

PC/Rx = 0, OP = 10, F = 000, Aui/@R = 0, LDPC = 2

ACCÉS MEMÒRIA

- Addr R@ = Rx + SE (N6)

PARAULA DE CONTROL

N = SE (IR < 5...0>)

PC/Rx = 0, Ry/N = 0, OP = 00, F = 100

LD

- Rd = Mem_w [R@]

PARAULA DE CONTROL

R@/PC = 1, Byte = 0, P/i/l/a = 01, WrD = 1

→ com que sempre LDPC = 1 (pq calculem el PC) valors Bz i Bnz = 1!

@ROM	Bnz	Bz	WrMem	RdIn	WrOut	WrD	Ldr	Byte	R@/PC	Alu/R@	PC/Rx	Ry/N	P/I/L/A1	P/I/L/A0	OP1	OP0	MxN1	MxN0	MxF	F2	F1	F0	Mx@D1	Mx@D0
0	1	1	0	0	0	0	1	0	0	1	1	0	x	x	0	0	1	1	1	1	0	0	x	x
1	0	0	0	0	0	0	0	x	x	x	1	0	x	x	0	0	1	0	1	1	0	0	x	x
2	0	0	0	0	0	1	x	x	x	x	0	1	0	0	0	0	x	x	0	x	x	x	0	0
3	0	0	0	0	0	1	x	x	x	x	0	1	0	0	0	1	x	x	0	x	x	x	0	0
4	0	0	0	0	0	1	x	x	x	x	0	0	0	0	0	0	0	0	1	1	0	0	0	1
5	0	0	0	0	0	0	0	x	x	x	0	0	x	x	0	0	0	0	1	1	0	0	x	x
6	0	0	0	0	0	1	x	0	1	x	x	x	0	1	x	x	x	x	x	x	x	x	0	1
7	0	0	1	0	0	0	x	0	1	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
8	0	0	0	0	0	1	x	1	1	x	x	x	0	1	x	x	x	x	x	x	x	x	0	1
9	0	0	1	0	0	0	x	1	1	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
10	1	1	0	0	0	1	x	x	x	1	0	x	1	1	1	0	x	x	1	0	1	1	0	1
11	0	1	0	0	0	0	x	x	x	0	0	x	x	x	1	0	x	x	1	0	0	0	x	x
12	1	0	0	0	0	0	x	x	x	0	0	x	x	x	1	0	x	x	1	0	0	0	x	x
13	0	0	0	0	0	1	x	x	x	x	x	0	0	0	1	0	0	1	1	0	0	1	1	0
14	0	0	0	0	0	1	x	x	x	x	0	0	0	0	0	1	0	0	1	1	0	1	0	1
15	0	0	0	1	0	1	x	x	x	x	x	x	1	0	x	x	x	x	x	x	x	x	1	0
16	0	0	0	0	1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
17..31	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

Tabla 13.1 Contenido completo de la ROM_OUT.

ROM Q+ [0x216] → 10000 0110 → E16 OUT
 $Q = \underbrace{10}_{16} \underbrace{0110}_{\text{OUT}}$

INSTRUCCIÓN JALR

- Salts incondicionals (No depen de la z), pot tornar a la posició desde la que ha saltat

JALR Rd, Ra ← direcció a la que vull saltar

$$PC = PC + 2$$

$$tmp = RA \text{ and } (\sim 1)$$

$$Rd = PC$$

$$PC = tmp \quad \text{temporal}$$

ex : MOVI R1, 27 → va a la
 JALR Rd, R1 dirección de
 memòria 27

* LLENGUATGE DE MÀQUINA 0111 aaa ddd xxxxxx NO s'utilitzen

$$PC = Rx \& (\sim 1) // Rd = PC$$

ex: [0x1000] Subr : ADD R0, R1, R2
 [Return]

JALR R7, R7

Main : MOVI R1, 0x2

MOVI R2, 0x5

[call Subr]

MOVI R7 0x00

MOVHI R7, 0x10

JALR R7, R0

TEMPS DE CICLE DE LA VON NEUMANN → $T_c = 1400$

- TEMA 14 : LLENGUATGE SISA -

SECCIONS

- Data
- Text
- End

ETIQUETES

LD R1, 0(R3)
 B7 R1, etiq → salta a la etiqueta

ADD R2, R0, R1

etiq : AND R1, R2, R

DIRECTIVES

- Set Num_elem, 100
 (no ocupa espai)
- Space <size>, <fill> → vector : space <s>, <o> 00000
- Byte <fill-1>, <fill-2>, ..., <fill-n> (8 bits)
- Word <fill-1>, <fill-2>, ..., <fill-n> (16 bits)
- Even (actua en espais parells)

N = 1000
 ...
 MOVI R2, (0)(N) low
 MOVHI R2, (hi)(N) high
 (0)(N) → pilla 8 bits de menys pes
 hi(N) → pilla 8 bits de més pes

