



Trend di sviluppo delle pipeline

Prof. Alberto Borghese Dipartimento di Informatica

alberto.borghese@unimi.it

Università degli Studi di Milano

Capitoli Patterson 3.6, 3.7, 4.10, 4.11, 6.3

A.A. 2020-2021 1/51 http://borghese.di.unimi.it/




Sommario




Superpipeline

Multiple-Issue

Architetture SIMD








Come creare pipeline più profonde





Occorre suddividere gli stadi di base in stadi più semplici (e.g. lavaggio -> "lavaggio" + "risciacquo + centrifuga".

Problemi:

- Bilanciamento del carico di lavoro: occorre ottenere stadi che hanno approssimativamente lo stesso cammino critico (stessa durata). Il clock è unico.
- Criticità sui dati: stalli più frequenti.
- Criticità sul controllo: numero maggiore di stadi di cui annullare l'esecuzione (flush).

A.A. 2020-2021 5/51 http:\\borghese.di.unimi.it\



Superpipeline




 $\begin{aligned} \textbf{Superpipeline} & \text{ (pipeline più profonda). Throughtput} = \textbf{N}_{\text{stadi}} * f_{\text{clock}} \\ & \text{MIPS ha 5 istruzioni in esecuzione per ogni ciclo di clock (IPC = 5).} \\ & \text{Una pipeline con 10 stadi avrebbe un IPC} = 10 teorico.} \end{aligned}$


Problemi: aumento degli hazard, complessità circuitale, potenza assorbita.

Anno	Frequenza del clock	Stadi di pipeline			Esecuzione fuori ordine / Speculazione	Core per chip	Potenza assorbita
1989	25 MHz	5	1		No	1	5 W
1993	66 MHz	5	2		No	1	10 W
1997	200 MHz	10	3		Sì	1	29 W
2001	2000 MHz	22	3		Sì	1	75 W
2004	3600 MHz	(31)	3		Sì	1	103W
2006	2930 MHz	14	4		Sì	2	75 W
2010	3300 MHz	14	4		Sì	1	87 W
2012	3400 MHz	14	4		Sì	8	77 W
	1989 1993 1997 2001 (2004) 2006 2010	del clock 1989 25 MHz 1993 66 MHz 1997 200 MHz 2001 2000 MHz 2004 3600 MHz 2006 2930 MHz 2010 3300 MHz	del clock pipeline 1989 25 MHz 5 1993 66 MHz 5 1997 200 MHz 10 2001 2000 MHz 31 2004 3600 MHz 31 2006 2930 MHz 14 2010 3300 MHz 14	del clock pipeline pacchetto 1989 25 MHz 5 1 1993 66 MHz 5 2 1997 200 MHz 10 3 2001 2000 MHz 22 3 2004 3600 MHz 31 3 2006 2930 MHz 14 4 2010 3300 MHz 14 4	del clock pipeline pacchetto 1989 25 MHz 5 1 1993 66 MHz 5 2 1997 200 MHz 10 3 2001 2000 MHz 22 3 2004 3600 MHz 31 3 2006 2930 MHz 14 4 2010 3300 MHz 14 4	del clock pipeline pacchetto ordine / Speculazione 1989 25 MHz 5 1 No 1993 66 MHz 5 2 No 1997 200 MHz 10 3 Si 2001 2000 MHz 22 3 Si 2004 3600 MHz 31 3 Si 2006 2930 MHz 14 4 Si 2010 3300 MHz 14 4 Si	del clock pipeline pacchetto ordine / Speculazione per chip 1989 25 MHz 5 1 No 1 1993 66 MHz 5 2 No 1 1997 200 MHz 10 3 Si 1 2001 2000 MHz 22 3 Si 1 2004 3600 MHz 31 3 Si 1 2006 2930 MHz 14 4 Si 2 2010 3300 MHz 14 4 Si 1

ILP

A.A. 2020-2021 6/51 http:\\borghese.di.unimi.it\








Come aumentare le prestazioni?





Moltiplicare le unità funzionali in modo da iniziare più bucati nello stesso slot di tempo (lavorazione in parallelo):

- Più lavatrici
- Più asciugatrici
- Più stiratrici
- Sempre un unico impiegato che smista la biancheria portata in negozio.

A.A. 2020-2021 9/51 http:\\borghese.di.unimi.it\



Pipeline avanzate: esecuzione parallela



Vengono avviate a esecuzione due istruzioni o più **simultaneamente** (moltiplicazione delle unità funzionali => *cammini paralleli di esecuzione*)

Codice



Esecuzione 2

Esecuzione 1

"Multiple-issue" (esecuzione parallela).


Static multiple issues (ordine delle istruzioni deciso dal compilatore)

Dynamic multiple issues (ordine delle istruzioni deciso fun-time dalla CPU).

Corrisponde alla suddivisione del lavoro tra SW e HW, cioè tra il compilatore ed il processore (anche nell'identificazione e soluzione degli hazard sui dati e sul controllo).

Instruction level parallelism (ILP), parallelismo implicito (a livello delle istruzioni).

A.A. 2020-2021 http://borghese.di.unimi.it/





Speculazione



Predizione del risultato di una branch => scambiare codice di destinazione del salto con il codice successivo alla branch.

Predizione che l'indirizzo di una store seguita da una load non sia lo stesso (NB indirizzo = base_address + offset, sono molti i modi di ottenere lo stesso indirizzo) => introdurre istruzioni tra store e load per evitare stalli.

Il compilatore e/o il processore provvedono a riordinare l'ordine di trasmissione delle istruzioni alla CPU (parallelismo statico) o alla parte di CPU che provvede all'esecuzione del codice.



Speculazione errata




Se la speculazione non è corretta => roll-back: Eliminare ogni effetto delle istruzioni eseguite "per sbaglio" (cf. flush pipeline in quelle branch per le quali la predizione era risultata sbagliata).


Multiple-issue statiche. Vengono introdotte ulteriori istruzioni dal compilatore, che controllano che la speculazione sia stata corretta e, nel caso, rimandano a una procedura di fix-up.


Multiple-issue dinamiche. La CPU mantiene i risultati in un buffer fino a quando la speculazione è stata risolta: il risultato viene scritto nel register file o in memoria oppure viene semplicemente **scartato** se la speculazione risulta errata.


Cosa fare delle eccezioni che vengono sollevate su un'istruzione che viene eseguita in base a una speculazione errata?


A.A. 2020-2021 13/51 http://borghese.di.unimi.it/



















Esempio



```
Ciclo: lw $t0, 0 $s1 #vett[i] -> $t0
    addu $t0, $t0, $s2 #vett[i] + $s2
    sw $t0, 0 $s1 #vett[i] <- $t0
    addi $s1, $s1, -4 #vett[i-1]
    bne $s1, $zero, Ciclo
    or $s6, $s7, $s5</pre>
```


A ogni iterazione leggiamo vett[i], sommiamo s2, scriviamo vett[i] => vett[i] = vett[i] + s2;

Vincoli per il compilatore (codice):

- addi non può essere eseguita prima della lw (1 stadio).
- addi non può essere eseguita prima della sw (1 stadio).
- addu ha bisogno del contenuto di \$t0 all'inizio della fase EXE, questo viene disponibile solo nella fase di WB della lw (2 stadi).
- bne ha bisogno del contenuto di \$s1 all'inizio della fase DEC, questo viene disponibile solo nella fase di MEM della addi (2 stadi)
- sw ha bisogno del contenuto di \$t0 all'inizio della fase di MEM, questo viene disponibile solo nella fase di MEM della addu (1 stadio)

Vincoli per il compilatore (struttura):

2 cammini di esecuzione: Q1 per interi e salti condizionati, Q2 per accesso alla memoria.





```
        Ciclo:
        nop
        lw $t0, 0($s1)
        1

        nop
        nop
        2

        addu $t0, $t0, $s2
        sw $t0, 0($s1)
        3

        addi $s1, $s1, -4
        nop
        4

        bne $s1, $zero, Ciclo
        nop
        5

        or $s6, $s7, $s5
        6
```

IPC = 1.... Si può fare meglio?

Vincoli per il compilatore (codice):

- addi non può essere eseguita prima della lw (1 stadio).
- addi non può essere eseguita prima della sw (1 stadio).
- addu ha bisogno del contenuto di \$t0 all'inizio della fase EXE, questo viene disponibile solo nella fase di WB della lw (2 stadi).
- bne ha bisogno del contenuto di \$s1 all'inizio della fase DEC, questo viene disponibile solo nella fase di MEM della addi (2 stadi)
- sw ha bisogno del contenuto di \$t0 all'inizio della fase di MEM, questo viene disponibile solo nella fase di MEM della
 addu (1 stadio)

Vincoli per il compilatore (struttura):

• 2 cammini di esecuzione: Q1 per interi e salti condizionati, Q2 per accesso alla memoria.



Riordinamento del codice



```
Ciclo: lw $t0, 0($s1)

addi $s1 $s1, -4

addu $t0, $t0 $s2

sw $t0, 4($s1)

bne $s1, $zero, Ciclo

or $s6, $s7, $s5
```

Da 5 cicli di clock a 4 cicli di clock per ogni iterazione. IPC = 1 -> IPC = 1.2!!! non IPC = 2

#NB \$s1 viene decrementato di 4 prima

Ciclo:	nop	lw \$t0, 0(\$s1)	1
	addi \$s1, \$s1, -4	nop	2
	addu \$t0, \$t0, \$s2	nop	3
	bne \$s1, \$zero, Ciclo	sw \$t0, 4 (\$s1)	4
	or \$s6, \$s7, \$s5		5

Vincoli per il compilatore (codice):

- addi non può essere eseguita prima della lw (1 stadio).
- addi non può essere eseguita prima della sw (1 stadio).
- addu ha bisogno del contenuto di \$t0 all'inizio della fase EXE, questo viene disponibile solo nella fase di WB della lw (2 stadi).
- bne ha bisogno del contenuto di \$s1 all'inizio della fase DEC, questo viene disponibile solo nella fase di MEM della addi (2 stadi)
- sw ha bisogno del contenuto di \$t0 all'inizio della fase di MEM, questo viene disponibile solo nella fase di MEM della addu (1 stadio)

di Millivi della addu (1 stadio)



Analisi del ciclo

24/51



```
Ciclo: (lw $t0, 0($s1) # M[s1] -> t0
addu $t0, $t0, $s2 # t0 = t0 + s2
sw $t0, 0($s1) # M[s1] <- t0
addi $s1, $s1, -4 # next element
bne $s1, $zero, Ciclo
or $s6, $s7, $s5
```

5 istruzioni per ogni ciclo:

- 3 corpo del ciclo
- ♥2 controllo
- 2 stalli

7 cicli di clock per ogni iterazione

```
Srotolamento del ciclo (loop unrolling)
Ciclo: lw
             $t0, 0($s1)
                                        # M[s1] -> t0
        addu $t0, $t0, $s2
                                        # t0 = t0 + s2
                                                             5 istruzioni -> 7
             $t0, 0($s1)
                                        # M[s1] <- t0
                                                             cicli * 4 iterazioni
        addi $$1, $s1, -4
                                        # next element
                                                             = 28 cicli clock
        bne $$1, $zero, Ciclo
             $s6, $s7, $s5
                                                           Srotolo 4 iterazioni
                                                           del ciclo
Ciclo: lw
             $t0, 0($s1)
                                        # M[s1] -> t0
        addu $t0, $t0, $s2
                                       # t0 = t0 + s2
             $t0, 0($s1)
                                        # M[s1] <- t0
        SW
        lw
             $t0, -4($s1)
                                       \# M[s1-4] \rightarrow t0
                                                                  14 istruzioni.
        addu $t0, $t0, $s2
                                       # t0 = t0 + s2
                                                                  Quanti cicli?
             $t0, -4($s1)
                                       # M[s1-4] <- t0
        SW
             $t0, -8($s1)
                                       # M[s1-8] -> t0
        lw
        addu $t0, $t0, $s2
                                       # t0 = t0 + s2
             $t0, -8($s1)
                                       # M[s1-8] <- t0
        SW
             $t0, -12($s1)
                                       # M[s1-12] -> t0
        addu $t0, $t0, $s2
                                       # t0 = t0 + s2
             $t0, -12($s1)
                                        # M[s1-12] <- t0
        SW
        addi $$1, $s1, -16
                                        # skip 4 elements
             $$1, $zero, Ciclo
       bne
                                                              http:\\borghese.di.unimi.it\
```

Durata del ciclo (4 iterazioni)



```
lw $t0, 0($s1)
addu $t0, $t0, $s2
                          # M[s1] -> t0
                                             Ciclo: lw
                                                          $t0, 0($s1)
                          # t0 = t0 + s2
                                                      addu $t0, $t0, $s2
   $t0, 0($s1)
                          # M[s1] <- t0
                                                      sw $t0, 0($s1)
    $t|0, -4($s1)
                          # M[s1-4] -> t0
                                                      addi $s1, $s1, -4
addu $t0, $t0, $s2
                          # t0 = t0 + s2
                                                     bne $s1, $zero, Ciclo
    $t0, -4($s1)
                          # M[s1-4] <- t0
                                                      or $s6, $s7, $s5
    $t<mark>0, -8($s1)</mark>
                          # M[s1-8] -> t0
addu $t0, $t0, $s2
                          # t0 = t0 + s2
    $t0, -8($s1)
                          # M[s1-8] <- t0
   $t|0, -12($s1)
                          # M[s1-12] -> t0
addu $t0, $t0, $s2
                          # t0 = t0 + s2
```

M[s1-12] <- t0

Situazione iniziale: 5 * 4 = 20 istruzioni ma 28 cicli di clock Situazione dopo lo srotolamento: 14 istruzioni, 19 cicli di clock (5 stalli)

Per evitare gli stalli devo mettere:

sw \$t0, -12(\$s1)

addi \$\$1, \$\$1, -16 bne \$\$1, \$zero, Ciclo

- Tra lw e addu almeno un'istruzione.
- · Tra addi e bne almeno un'istruzione.

A.A. 2020-2021 26/51 http://borghese.di.unimi.it/



Ridenominazione dei registri



```
Ciclo: lw
            $t0, 0($s1)
                                     \# M[s1] -> t0
       addu $t0, $t0, $s2
                                     # t0 = t0 + s2
            $t0, 0($s1)
                                     # M[s1] <- t0
            $t1, -4($s1)
                                     # M[s1-4] -> t1
       addu $t1, $t1, $s2
                                     # t1 = t1 + s2
            $t1, -4($s1)
                                     # M[s1-4] <- t1
       SW
            $t2, -8($s1)
                                     # M[s1-8] -> t2
       lw
       addu $t2, $t2, $s2
                                    # t2 = t2 + s2
            $t2, -8($s1)
                                    # M[s1-8] <- t2
       5 747
            $t3, -12($s1)
                                     # M[s1-12] -> t3
       lw
       addu $ 3, $t3, $s2
                                     # t3 = t3 + s2
          $t3, -12($s1)
                                    # M[s1-12] <- t3
       addi $s1, $s1, -16
       bne $s1, $zero, Ciclo
```

Introduco altri registri \$t (se si può!)

A.A. 2020-2021 27/51 http://borghese.di.unimi.it/



Riorganizzazione del ciclo - I



```
Ciclo: lw
            $t0, 0($s1)
                                      # M[s1] -> t0
       lw
            $t1, -4($s1)
                                      \# M[s1-4] -> t1
       ٦w
            $t2, -8($s1)
                                      # M[s1-8] -> t2
            $t0, -12($s1)
                                      \# M[s1-12] \rightarrow t0
       lw
       addu $t0, $t0, $s2
                                      # t0 = t0 + s2
       addu $t1, $t1, $s2
                                     # t1 = t1 + s2
       addu $t2, $t2, $s2
                                     # t2 = t2 + s2
       addu $t3, $t3, $s2
                                     # t3 = t3 + s2
            $t0, 0($s1)
                                     # M[s1] <- t0
            $t1, -4($s1)
                                     # M[s1-4] <- t1
       SW
            $t2, -8($s1)
                                     # M[s1-8] <- t2
            $t3, -12($s1)
                                     # M[s1-12] <- t3
       SW
       addi $s1, $s1, -16
       bne $s1, $zero, Ciclo
            $s6, $s7, $s5
```

Sempre 14 istruzioni, ma grazie alla ridenominazione dei registri, rimane solo la dipendenza sulla bne

A.A. 2020-2021 28/51 http:\\borghese.di.unimi.it\



Riorganizzazione del ciclo - II



```
Ciclo: addi $s1, $s1, -16
           lw
                 $t0, 16($s1)
                 $t1, 12($s1)
                 $t2, 8($s1)
$t0, 4($s1)
                                         Da 4 * 7 = 28 cicli di clock a 14 cicli di clock
           addu $t0, $t0, $s2
                                         Risolte tutte le criticità
           addu $t1, $t1, $s2
                                         14 istruzioni
          addu $t2, $t2, $s2
           addu $t3, $t3, $s2
                 $t0, 16($s1)
           sw
                 $t1, 12($s1)
           SW
                $t2, <mark>8</mark>($s1)
           SW
                $t3, 4($s1)
           SW
          bne $s1, $zero, Ciclo
                $s6, $s7, $s5
           or
                                           29/51
                                                                           http:\\borghese.di.unimi.it\
A.A. 2020-2021
```



Implementazione parallelizzata



```
$t0, 0($s1)
Ciclo: lw
                                      # M[s1] -> t0
       addu $t0, $t0, $t2
                                      # t0 = t0 + t2
           $t0, 4($s1)
                                      \# M[s1+4] < - t0
       addi $s1, $s1, -4
                                      # parola precedente in memoria
       bne $s1, $zero, Ciclo
       or $s6, $s7, $s5
```

Ciclo:	addi	\$SI,	\$SI, -16		condizionato	dati	di c
	lw	\$t0,	16(\$s1)	Ciclo:	addi \$s1, \$s1, -16	lw \$t0,16(\$s1)	
	lw	\$t1,	12(\$s1)			₩ \$t1, 12(\$s1)	i
	lw	S+2.	8 (\$s1)		addu \$t0, \$t0, \$s2	lw \$t2, 8(\$s1)	
					addu \$t1, \$t1, \$s2	lw \$t3, 4(\$s1)	
	lw	\$t0,	4(\$s1)		addu \$t2, \$t2, \$s2	sw \$t0, 16(\$s1)	
	addu	\$t0,	\$t0, \$s2		addu \$t3, \$t3, \$s2	sw \$t1, 12(\$s1)	
	addu	\$t1,	\$t1, \$s2			sw \$t2, 8(\$s1)	
	addu	\$t2,	\$t2, \$s2		bne \$s1, \$zero, Ciclo	sw \$t3, 4(\$s1)	{
	addu	\$t3,	\$t3, \$s2				
	sw	\$t0,	16(\$s1)				
	SW	St.1.	12 (\$s1)		Da 4*7 =	28 cicli di clock a 14	

cicli di clock a 8 cicli di clock \$t2, 8(\$s1) SW \$t3, 4(\$s1) Codice più lungo, 4 registri \$t, invece di 1: \$t0.

bne \$s1, \$zero, Ciclo Scrivere cicli semplici e modulari!!

30/51 http:\\borghese.di.unimi.it\ A.A. 2020-2021 \$s6, \$s7, \$s5



Dynamic multiple issues



Questi processori sono detti anche superscalari.


La scelta di quali istruzioni inviare alla pipe-line viene eseguita durante l'esecuzione stessa. Dipende dalla compatibilità tra le varie istruzioni e da eventuali hazard su dati e controllo.


Nella versione più semplice, le istruzioni sono processate in sequenza ed il processore decide se elaborarne nessuna (stallo), una o più di una a seconda delle criticità riscontrate.


L'ottimizzazione del codice da parte del compilatore è comunque richiesta.


E' la CPU che garantisce la correttezza dell'esecuzione.


A.A. 2020-2021 31/51 http://borghese.di.unimi.it/













Principi della schedulazione dinamica



Obbiettivo: mettere in esecuzione istruzioni che non presentino criticità.

Le istruzioni vengono bufferizzate dalla **reservation station**, la quale gestisce la coda delle istruzioni che hanno bisogno della stessa unità funzionale.


Al termine dell'esecuzione la **commit unit**, provvede a riordinare i risultati delle istruzioni nella sequenza con la quale devono essere restituiti (**out-of-order execution**, **in-order commit**).

Per eseguire un'operazione è sufficiente che il dato sia già pronto nella reservation station e nel reorder buffer, contenuto nella commit unit, senza che sia necessariamente scritto nel register file.


Un'operazione viene lanciata, quando i dati sono pronti. Se un dato non è pronto viene inserita un'etichetta che associa (traccia) il dato al cammino che lo deve produrre. Quando il dato viene eseguito, tramite etichetta si libera il blocco all'esecuzione dell'istruzione.

NB Le istruzioni non sono eseguite sequenzialmente.

A.A. 2020-2021 37/51 http:\\borghese.di.unimi.it\








	Istruzioni ALU o di salto condizionato	Istruzioni trasferimento dati	Ciclo di clock
Ciclo:	addi \$s1, \$s1, -16	lw \$t0,16(\$s1)	1
		l/ \$t1, 12(\$s1)	2
	addu \$t0, \$t0, \$s2	(w \$t2, 8()\$s1)	3
	addu \$t1, \$t1, \$s2	1 \$t3, (\$s1)	4
	addu \$t2, \$t2, \$s2	sw \$t0, 16(\$s1)	5
	addu \$t3, \$t3, \$s2	sw \$t1, 12(\$s1)	6
		≰w \$t2, 8(\$s1)	7
	bne \$s1, \$zero, Ciclo	w \$t3, 4/\$s1)	8

Ogni ciclo <u>non va</u> a modificare variabili che servono al ciclo successivo anche se si utilizza a ogni ciclo sempre il registro \$t0. Quale sarà il valore finale di \$t0?




Le celle di memoria lette diventeranno: M[s1+16, M[s1+12], M[s1+8], M[s1+4] => \$t0 avrà il valore di M[4]. Viene scritto solo il valore finale nel register file.

unimi.it\

Register renaming - II






	Istruzioni ALU o di salto condizionato		
Ciclo:	addi \$s1, \$s1, -16	lw t00,16(\$s1)	1
		lw t01, 12(\$s1)	2
	addu ±00, ±00, \$s2	lw t02, 8(\$s1)	3
	addu t01, t01, \$s2	lw t03, 4(\$s1)	4
	addu t02, t02, \$s2	sw t00, 16(\$s1)	5
	addu t03, t03, \$s2	sw t01, 12(\$s1)	6
		sw t02, 8(\$s1)	7
	bne \$s1, \$zero, Ciclo	sw t03, 4(\$s1)	8

Ogni ciclo <u>non va</u> a modificare variabili che servono al ciclo successivo anche se si utilizza a ogni ciclo sempre il registro \$t0. Quale sarà il valore finale di \$t0?

Ridenominazione dei registri (\$ti -> t0i) per eliminare le false dipendenze (false sharing) o antidipendenze.



Le celle di memoria lette diventeranno: M[s1+16, M[s1+12], M[s1+8], M[s1+4] =>\$10 avrà il valore di M[4]A.A. 2020-2021 http://borghese.di.unimi.it/

Roll-back



La speculazione può essere fatta sia dal compilatore che dal processore (mediante logica di controllo).

E se la speculazione risulta sbagliata? Deve esistere un meccanismo di correzione (**roll-back**). La speculazione si paga in termini di meccanismi per **controllare** se la speculazione è stata corretta e di **correggerla**.

Nelle **multiple-issue statiche**, il **compilatore** inserisce delle istruzioni di controllo e di correzione a speculazioni errate, anche chiamando procedure opportune che correggono quanto fatto (e.g. Procedure che eseguono le operazioni inverse erroneamente eseguite).

Nell **multiple-issue dinamiche**, il **reorder buffer** colleziona i risultati, che vengono scritti nel register file solamente quando la speculazione è stata verificata come corretta. Ciascun registro del riorder buffer contiene il mapping ai registri interni di pipeline. **Il flush avviene cancellando la mappatura**.

Occorre speculare quando si hanno degli elementi validi, altrimenti si possono inserire problemi (vedi eccezioni generate dall'esecuzione di un'istruzione sbagliata o con dati sbagliati, eccezioni "speculative") che rendono il funzionamento meno efficiente.

Codice più semplice (anche se più lungo) e modulare è più efficiente!

A.A. 2

.



Renaming e roll-back



- La CPU mette in buffer i risultati dell'esecuzione fino a quando non si è potuto verificare la correttezza della speculazione (esecuzione condizionata).
- Nel caso di speculazione errata, la cancellazione del lavoro fatto viene ottenuta semplicemente svuotando i buffer e correggendo la sequenza di istruzioni (meccanismo di roll-back).
- Nel caso in cui l'esecuzione sia corretta, il risultato viene copiato in memoria dati e/o nel register file. Nell'esempio precedente: \$t0 = \$t03, viene copiato il valore più recente di \$t0.
- Il register renaming può essere utilizzato anche per la gestione degli hazard =>
 invece di correggere il register file è sufficiente cancellare l'associazione registro
 interno registro del register file.
- Ampliamento del numero dei registri. Limitazione dello spilling dei registri con il renaming.

A.A. 2020-2021 41/51 http:\\borghese.di.unimi.it\



Confronto tra CPU Multiple-issue statiche e Multiple-issue dinamiche



- L'hardware di una pipe-line superscalare garantisce la correttezza del codice. Il codice verrà eseguito correttamente qualunque sia la CPU sul quale viene fatto girare (purchè contenga l'ISA su cui il codice è basato!).
- Nelle **multiple-issue statiche**, spesso occorre ricompilare passando da una CPU ad un'altra per evitare che il codice venga eseguito con prestazioni molto scadenti (implementazioni diverse delle pipeline, numero di registry interni diversi, profondità diversa, numero di cammini di esecuzione diverso...). Nelle multiple-issue dinamiche, ciò non è necessario.
- La speculazione può essere fatta sia dal compilatore (multiple-issue statici, SW) che dal processore (multiple-issue dinamici, HW).
- I meccanismi associate: riordinamento del codice, srotolamento dei cicli, register renaming può essere effettuato dalla CPU o dal compilatore.

Parallelismo statico e dinamico collaborano nel rendere veloce l'esecuzione.

A.A. 2020-2021 42/51 http://borghese.di.unimi.it/



Sommario



Superpipeline Multiple-Issue Architetture SIMD

A.A. 2020-2021 43/51 http:\\borghese.di.unimi.it\



La quarta generazione (1971-1977)



•Cray I (1976) - Primo supercalcolatore. Vettoriale (SIMD)



A.A. 2020-2021 44/51



Calcolo vettoriale



```
for (i=0;i<64;i++) // 64 add instructions in a single loop C[i] = A[i] + B[i];
```

Creiamo una gerarchia di calcolo

Architetture dotate di calcolo vettoriale: somma HW di vettori di 4 elementi.

Architettura SIMD (Single Instruction – Multiple Data) o **Architettura vettoriale**:

- · Reduced bandwidth in fetch and decoding.
- Easy synchronization.
- Richiedono registri con ampiezza pari alla dimensione del vettore.



Modalità di calcolo vettoriale



- Operazioni sui vettori richiedono la stessa operazione su elementi adiacenti (multi-media, grafica, calcolo strutturale...)
- Multimedia have short data (gray levels: 8 bit, audio: 16 bit).
- Developed in Intel since 1996 as extension of the ISA: MMX (Multi-Media-Extension), SSE (Streaming-SIMD-Extension), AVX (Advanced-Vector-Extension), supported by HW.
- In ARM architecture, NEON extension to ISA has been developed to support vector processing.
- Vettore di dati + comando operazione
- Registro HW che contiene tutti gli elementi del vettore. L'eseguono l'operazione su ogni coppia di elementi
- Struttura modulare flessibile: 1 somma a 32 bit, 2 somme a 16 bit, 4 somme a 8 bit... => Tagli
 della catena dei riporti sotto il controllo della reservation station.
- I dati avviati in esecuzione sui cammini di esecuzione sono su 128 / 256 bit oggi.



Parallelismo a livello di parola (o sub-word parallelism)

.A. 2020-2021

46/51

http:\\borghese.di.unimi.it\



Come sfruttare il parallelismo a livello di parola in SSE / SSE2



Estensioni MMX e SSE (xmm, registri a 128 bit):

Trasferimento dati	Aritmetica	Comparazione
MOV{A/U}{SS/PS/SD/PD} xmm, mem/xmm	ADD {SS/PS/SD/PD} xmm, mem/xmm	CMP {SS/PS/SD/PD}
	SUB {SS/PS/SD/PD} xmm, mem/xmm	
MOV {H/L} {PS/PD} xmm, mem/xmm	MUL {SS/PS/SD/PD} xmm, mem/xmm	
MOV {H/L} {PS/PD} xmm, mem/xmm	DIV {SS/PS/SD/PD} xmm, mem/xmm	
	SQRT {SS/PS/SD/PD} xmm, mem/xmm	
	MAX {SS/PS/SD/PD} xmm, mem/xmm	
	MIN {SS/PS/SD/PD} xmm, mem/xmm	

Different data quantities can be inserted into an xmm register (128 bit):

SS – Scalar, Signle precision FP: 1 operand on 32 bit PS – Packed Single precision FP: 4 operands on 32 bit

SD - Scalar, Double precision FP, 1 operand on 64 bit

PD - Packed Double precision FP, 2 operands on 64 bit A - 128 bit aligned in memory

NB Anche floating point

http:\\borghese.di.unimi.it\ A.A. 2020-2021



Sub-words vector operation in AVX (dati di pipeline da 256 bit)



Single operation specifies more data inside xmm registers.

#include <x86intrin.h>

addpd %xmm0, %xmm4 # Somma 2 coppie di variabili a 64 bit (in xmm e xmm4)

«pd» stands for packed double precision)

In 2011 Advanced Vector Exentsion (AVX) has been provided by Intel, with registers of 256 bit (internal registers ymm).

#include <x86intrin.h>

vaddpd %ymm0, %ymm4 # Somma 4 coppie di variabili a 64 bit (in ymm e ymm4)

It supports also operations on three registers.

vaddpd %ymm0, %ynmm1, %ymm4 # Somma 4 coppie di variabili a 64 bit:

(ymm1+ymm4->ymm0)

Efficient use when FP variables, adjacent in memory are loaded into registers.

A. 2020-2021 48/51 http:\\borghese.di.unimi.it\



Vector architecture vs multi-media extensions




Width of elements is specified in a field (vector), it does not require a different opcode (SSE).

Data transfer is not required to be contiguous (vector: "gather-scatter" from memory).

Pipelined functional units (e.g. add + multiply fused together = pipelined inside each

data processing path, both vector and SSE)

Multiple vectorial processing pathways, called **vector lanes** (cf. GPU processors).



A.A. 2020-2021

49/51

http:\\borghese.di.unimi.it



Diversi tipi di parallelismo



Parallelismo (parziale) nell'esecuzione -> pipeline

Parallelismo nell'esecuzione su cammini multipli -> multiple issue

Parallelismo nell'elaborazione dei dati (vettoriali) -> parallelismo a livello di parola (sub-word parallelism)

Parallelismo su CPU diverse che condividono la memoria -> multicore



Sommario



Superpipeline Multiple-Issue Architetture SIMD

A.A. 2020-2021 51/51 http:\\borghese.di.unimi.it\