



Hazard sul controllo

Prof. Alberto Borghese Dipartimento di Informatica

alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento al Patterson: 4.8

A.A. 2021-2022 1/58 http:\\borghese.di.unimi.it\




Sommario




Hazard sul controllo

Anticipazione dei salti

Predizione dei salti







Esempio di Hazard sul controllo



0x400 sub \$s2, \$s1, \$s3	IF	ID	EX \$1-\$3	MEM	WB s->\$2	2			,
0x404 beq \$t2, \$s6, 7		IF	ID	EX Zero if (\$s2 == \$s5)	MEM	\	WB		
nop			4F	Ж	НX	V	MEM	WB	
nop				IF	ID	1	EX	MEM	WB
nop					↓ IF		ID	EX	MEM
0x408 or \$t7, \$s6, \$s7							IF ,	ID	EX

Quando sono in fase di fetch dovrei avere a disposizione l'indirizzo corretto. In caso di salto questo potrebbe esserre disponibile nella PIPELINE solo all'inizio della fase di WB della beq.

In caso di salto: Ho 3 istruzioni sbagliate in pipeline ma sono 3 nop.

NB II PC è master/slave per cui occorre che l'indirizzo sia pronto prima dell'inizio della fase di fetch.

A.A. 2021-2022 5/58 http:\\borghese.di.unimi.it\



Come affrontare gli hazard su controllo



- Si può risolvere l'hazard...
 - ...aspettare
 - si mette lo stage opportuno dell'istruzione dipendente dalla precedente in pausa
 - il controllo della pipeline deve individuare il problema prima che avvenga! Stallo.
 - ...prevenire
 - Il compilatore o la CPU, come ottimizzazione, può riordinare le operazioni in modo che il risultato sia lo stesso ma non ci siano hazard (branch delay slot)
 - ...modificare la CPU
 - ...scartare istruzioni
 - si butta via l'attuale lavoro della pipeline e si ricomincia ("flushing" della pipeline)
 - è sufficiente individuare il problema DOPO che è avvenuto
 - Es: l'istruzione successiva (a sx) ha usato in lettura un registro che è stato appena modificato dall'istruzione precedente (dx)? **flush.** Oppure: l'istruzione precedente (a dx) ha effettuato un salto e quindi successive (a sx) sta lavorando con un PC e IR sbagliato? **flush.**
 - ...prevedere
 - attraverso alcuni meccanismi di predizione preposti, l'architettura stessa tenta di predirre su base statistica i risultati rilevanti dell'istruzione in corso (es il PC "branch prediction", o il valori prodotti "value prediction"). Se la predizione si rivela giusta: tutto ok. Se si rivela sbagliata: roll-back




Soluzione 1 – «aspettare» - stallo





0x400 sub \$s2, \$s1, \$s3 0x400 sub \$s2, \$s1, \$s3 0x404 beq \$t2, \$s6, 7 0x404 beg \$t2, \$s6, 7 0x408 or \$t7, \$s6, \$s7 nop nop 0x40C add \$t4, \$s8, \$s8 nop 0x410 and \$s5, \$s6, \$s7 0x408 or \$t7, \$s6, \$s7 0x414 add \$t0, \$t1, \$t2 0x40C add \$t4, \$s8, \$s8 0x418 sw \$s3, 24(\$t1) 0x410 and \$s5, \$s6, \$s7 0x41C addi \$t7, \$s6, 10 0x414 add \$t0, \$t1, \$t2 0x420 add \$t8, \$s2, \$s2 0x418 sw \$s3, 24(\$t1) 0x424 and \$s5, \$s6, \$s7 0x41C addi \$t7, \$s6, 10 0x428 add \$t0, \$t1, \$t2 0x420 add \$t8, \$s2, \$s2 0x424 and \$s5, \$s6, \$s7 0x428 add \$t0, \$t1, \$t2


Con lo stallo spreco di 3 cicli di clock (in modo che la fase IF dell'istruzione successiva vada a coincidere con la fase di WB dell'istruzione beq. Situazione troppo frequente perché la soluzione sia accettabile.


A.A. 2021-2022 7/58 http:\\borghese.di.unimi.it\
















Label

Salto incondizionato – "prevenire" - I



Utilizzato all'interno dei cicli for / while. Non pone problemi. Si risolve con la riorganizzazione del codice.

396: addi \$t6,\$t6,20 396: j 80000 400: add \$s0, \$s1, \$s2 400: addi \$t6,\$t6,20 404: i 80000 404: add \$s0, \$s1, \$s2 408: and \$s1, \$s2, \$s3 408: and \$s2, \$s2, \$s3

80000: or \$t0, \$t1, \$t2 80000: or \$t0, \$t1, \$t2 80004: sub \$t3, \$t4, \$t5 80004: sub \$t3, \$t4, \$t5

j "lavora" nella fase di decodifica. Viene eseguita un'istruzione prima del salto: delayed jump. Riempio tutti gli slot di esecuzione.

L'esecuzione avviene fuori ordine, ma l'utente non vede differenze.

Come viene modificata la CPU (parte di datapath e parte di controllo)?

A.A. 2021-2022 14/58 http:\\borghese.di.unimi.it\



Salto incondizionato – "prevenire" - II



Prendo l'istruzione dalla destinazione del salto.

400: add \$s0, \$s1, \$s2 400: add \$s0, \$s1, \$s2

404: j 80000 404: j 80008

408: and \$s1, \$s2, \$s3 408: or \$t0, \$t1, \$t2

412: addi \$t6, \$t7, 100

416: and \$s2, \$s2, \$s3

80000: or \$t0, \$t1, \$t2

80004: addi \$t6,\$t7,100

80008: sub \$t3, \$t4, \$t5 80008: sub \$t3, \$t4,\$t5

Riempio tutti gli slot di esecuzione.

E' il compilatore e riorganizzare il codice. Non sono richieste modifiche alla CPU.

Si puà fare di meglio con una fase di fetch evoluta.

A.A. 2021-2022 15/58 http://borghese.di.unimi.it/



Modifiche della CPU



Non sempre i delay slot si riescono a riempire

3 slot sono tanti

Il miglioramento dell'architettura è richiesto.

.A. 2021-2022

 $http: \hspace{-0.05cm} \hspace{-0.05cm} \hspace{-0.05cm} \hspace{-0.05cm} \hspace{-0.05cm} http: \hspace{-0.05cm} \hspace{-0.05c$



Sommario




http:\\borghese.di.unimi.it\


Hazard sul controllo


Anticipazione dei salti

Predizione dei salti

A.A. 2021-2022









Modifica della CPU



- 1) Identificare l'hazard durante la fase ID di esecuzione della branch (possibile se condizioni semplici).
- 2) Saltare all'istruzione di destinazione del salto.
- 3) Scartare una sola istruzione nel caso di predizione errata.

400:	sub \$s2, \$s1, \$s3	IF	ID	EX	MEM	WB			
				\$s1-		s->\$2			
				\$s3					
404:	beq \$t2, \$s6, 7		IF	ID	EX	MEM	WB		
					Zero if				
					(\$s2 == \$s5)				
408:	or \$t7, \$s6, \$s7			IF	ID.	EX	MEM	WB	
.00.	στ φτη, φυσ, φυσ				12	2.11	1/1251/1	2	
424:	and \$s5, \$s6, \$s7				IF	ID	EX	MEM	WB
								,	, ,



e poi proseguo con la add regolarmente.

http:\\borghese.di.unimi.it\



A.A. 2021-2022

1) Identificare l'Hazard nella fase ID



La fase di ID è la prima fase in cui la CPU (la UC) sa che l'istruzione è una beq.

Supponiamo a-priori che il salto non debba essere preso -> continuo in sequenza. Scopro a-posteriori che il salto deve essere preso, ho creato un hazard che devo risolvere.


Come identifico che il salto deve essere preso?


Nella fase di DECODE: se "(il contenuto del registro source = contenuto del registro destinazione) e l'istruzione è una branch il salto doveva essere preso".


If (*rs == *rt) & (branch) thenhazard_controllo


Qui tutti i dati che determinano l'hazard sono associate alla beq.


22/58 A. 2021-2022 http:\\borghese.di.unimi.it\













Istruzione nop



 $http: \hspace{-0.05cm} \ \ \ \, http: \hspace{-0.05cm} \ \ \, | http: \hspace{-0.05cm} \$

Si sostituisce nella parte master di IF/ID un'istruzione nulla. Un'istruzione che non farà nulla.

Nome campo	ор	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
sll \$s1, \$s2, 7	000000	Х	10010	10001	00111 (7)	000000


\$s1 = \$s2 = \$zero, shmt = 0


Nome campo	ор	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
sll \$zero, \$zero, 0	000000	00000	00000	00000	00000	000000
					(0)	


L'istruzione sll con tutti «0» non fa «nulla»! Ma è un'istruzione regolare, che verrà eseguita regolarmente.


28/58


> Shift logical left













Gestione della criticità



http:\\borghese.di.unimi.it\

Decisione ritardata -> posso dovere eliminare un'istruzione (flush).

Soluzione SW:

Aggiunta di un "branch delay slot": l'istruzione successiva a quella di salto viene sempre eseguita indipendentemente dall'esito della branch.


Contiamo sul compilatore/assemblatore per mettere dopo l'istruzione di salto un'istruzione che andrebbe comunque eseguita indipendentemente dal salto (ad esempio posticipo un'istruzione precedente la branch).

Soluzione HW:

Ci si affida all'hardware della CPU per gestire l'eliminazione delle istruzioni (flush).

Flush è costoso su pipeline più profonde e ad esecuzione parallela -> si cerca di evitarlo. Investimento sui meccanismi di predizione.

.A. 2021-2022





Esecuzione condizionata



In questo caso la branch è una "normale" istruzione, il cui risultato viene eliminato se l'istruzione non doveva essere eseguita.

Esempio di un'implementazione MIPS:

- movn \$8, \$11, \$4

Questa istruzione sposta il contenuto del registro 11 nel registro 8, se il contenuto del registro 4 non è zero.

- movz \$8, \$11, \$4

ARM v7 ha esecuzione condizionata di molte istruzioni.

ARM v8 ha ridotto il numero di istruzioni che vengono eseguite in modo condizionato (true RISC)

A.A. 2021-2022 36/58 http:\\borghese.di.unimi.it\



Sommario




http:\\borghese.di.unimi.it\


Hazard sul controllo


Anticipazione dei salti


Predizione dei salti


A.A. 2021-2022




























Salto incondizionato



Utilizzato all'interno dei cicli for / while. Non pone problemi. Si risolve con la riorganizzazione del codice.


400: add \$s0, \$s1, \$s2 400: add \$s0, \$s1, \$s2 404: j 80000 80000: or \$t0, \$t1, \$t2 Label 408: and \$s1, \$s2, \$s3 80004: sub \$t3, \$t4, \$t5


> 80000: or \$t0, \$t1, \$t2 80004: sub \$t3, \$t4, \$t5

j "lavora" nella fase di decodifica. Viene eseguita un'istruzione prima del salto: delayed jump. Riempio tutti gli slot di esecuzione.

L'esecuzione avviene fuori ordine, ma l'utente non vede differenze.

A.A. 2021-2022 48/58 http:\\borghese.di.unimi.it\








Evoluzione della logica



Branch prediction buffer (4 kbyte nella CPU del Pentium 4). Si trova nel circuito di speculazione.

Neural Processing CPU (anche messa a fuoco, riconoscimento facciale...)








Kirin 990, Hawei P40 Serie, 2020

http:\\borghese.di.unimi.it\ A.A. 2021-2022



Data la CPU sopra, specificare il contenuto di TUTTE le linee (dati e controllo) quando è in esecuzione il seguente segmento di codice: 0x400 addi \$t3, \$t1, 32

0x404 sub \$t4, \$t1, \$t1

0x408 add \$t1, \$t2, \$t3

0x 40C beq \$t2, \$s0, 40 0x410 sw \$s2, 64(\$s0)

quando l'istruzione di addi si trova in fase di WB. Specificare sullo schema (con colore o con tratto grosso) quali linee, all'interno dei diversi stadi, trasportino dati e segnali di controllo utili all'esecuzione dell'istruzione, riferendosi alla situazione in cui l'istruzione di addi è in fase di

