



Interrupt ed Eccezioni

Prof. Alberto Borghese Dipartimento di Informatica alberto borghese @unimi it

Università degli Studi di Milano

Riferimento al Patterson, versione 5: 4.9 e A.7

A.A. 2020-2021 1/45 http://borghe.se.di.unimi.it/



Sommario





Interrupt ed eccezioni

HW per la gestione delle interruzioni: modifica della CPU

SW per la gestione delle interruzioni: esempio di procedura di risposta

.A. 2020-2021 2/45 http:\\borghese.di.unimi.it\







Eccezioni ed Interrput



Eccezioni. Generamente internamente al processore (e.g. overflow), modificano *immediatamente* il flusso di esecuzione di un'istruzione.

Interrupt. Generate esternamente al processore, asincrono (e.g. richiesta di attenzione da parte di una periferica). Viene generalmente atteso il termine del ciclo di esecuzione di un'istruzione prima di servirlo.

Tipo di evento	Provenienza	Terminologia MIPS
Richiesta di un dispositivo di I/O	Esterna	Interrupt
Chiamata al SO da parte di un programma	Interna	Eccezione
Overflow aritmetico	Interna	Eccezione
Uso di un'istruzione non definita	Interna	Eccezione
Malfunzionamento dell'hardware	Entrambe	Eccezione o Interruzione

A.A. 2020-2021 5/45 http://borghese.di.unimi.it/



Tipo di risposta ad un'eccezione



 $http: \hspace{-0.05cm} \langle borghese.di.unimi.it \rangle$

E' software (Sistema Operativo)

Occorre il supporto dell'hardware

Occorre un coordinamento tra SW (Sistema Operativo) e HW (struttura della CPU)

- Riconoscere che si è verificata un'eccezione / interrupt
- Garantire la corretta esecuzione del codice
- Gestire l'eccezione / interrupt

.A. 2020-2021 6/45



2 tipi di risposte




Risposta vettorizzata: Ciascuna eccezione rimanda ad un indirizzo diverso del SO. Gli indirizzi sono spaziati equamente. Dall'eccezione si ricava l'indirizzo della prima istruzione di risposta e quindi implicitamente la causa (cf. Jump Address Table). Interrupt # -> indirizzo nel PC (prima istruzione del SO di gestione di quell'eccezione)

Tramite registro: detto registro **causa**. Il SO ha un unico entry point per la gestione delle eccezioni (in MIPS 0x8000 0180 > 2Gbyte + 384 Byte).

La causa dell'eccezione viene memorizzata in MIPS nel registro causa.

Interrupt -> indirizzo nel PC (prima istruzione del SO di gestione di tutte le eccezioni) Il SO decodifica la causa dell'eccezione analizzando il registro causa (le eccezioni sulla memoria rimandano all'indirizzo 0x800 000 = 2 Gbyte)


A.A. 2020-2021 7/45 http:\\borghese.di.unimi.it\





Intel: real mode (8088)





- IVT Interrupt Vector Table (1KByte 0x0000 a 0x0400, base address = 0)
- 256 interrupt diversi (primi 32 riservati a eccezioni del processore)
- A ciascuna eccezione viene associate un gruppo di 4 Byte (CS:IP)

Salto a CS:IP (equivalente al PC nel MIPS) comandato dall'hardware.

9/45 http://borghese.di.unimi.i


http:\\borghese.di.unimi.it\

	INT_NUM	Short Description
	0x00	<u>Division by zero</u>
	0x01	Single-step interrupt (see trap flag)
	0x02	<u>NMI</u>
	0x03	Breakpoint (callable by the special 1-byte instruction 0xCC, used by debuggers)
T	0x04	Overflow
Interrupt in	0x05	Bounds
Protected Mod	0x06	Invalid Opcode
Protected Mod	0x07	Coprocessor not available
	0x08	Double fault
	0x09	Coprocessor Segment Overrun (386 or earlier only)
	0x0A	Invalid Task State Segment
	0x0B	Segment not present
	0x0C	Stack Fault
	0x0D	General protection fault
	0x0E	Page fault (Virtual Memory)
	0x0F	reserved
	0x10	Math Fault
	0x11	Alignment Check
	0x12	Machine Check
	0x13	SIMD Floating-Point Exception
	0x14	Virtualization Exception
A.A. 2020-2021	0x15	Control Protection Exception



Intel: protected mode





- IVT Interrupt Vector Table (2KByte 0x0000 a 0x800, base address contained in IDTR register)
- 256 interrupt diversi.
- A ciascun interrupt viene associate un blocco di **8 Byte** che rappresenta l'indirizzo di un segmento (LDT, GDT Local, Global Description Table) + un offset di segmento.

A.A. 2020-2021 11/45 http://borghese.di.unimi.it/



Sommario



Interrupt ed eccezioni


HW per la gestione delle interruzioni: modifica della CPU

SW per la gestione delle interruzioni: esempio di procedura di risposta

2020 2021

 $http: \hspace{-0.05cm} \langle borghese.di.unimi.it \rangle$







Nel MIPS un register file secondario, il coprocessore 0, salva le informazioni richieste

Nome del registro	Numero del registro in coprocessore 0	Utilizzo
BadVAddr	8	Registro contenente l'indirizzo di memoria a cui si è fatto riferimento (cf. "page fault").
Count	9	Timer (MIPS: 10ms).
Compare	11	Valore da comparare con un timer.
Status	12	Maschera delle interruzioni e bit di abilitazione. Stato dei diversi livelli di priorità (6 HW e 2 SW).
Cause	13	Tipo dell'interruzione e bit delle interruzioni pendenti
EPC	14	Registro contenente l' <u>indirizzo</u> dell'istruzione che ha causato l'interruzione.
Config	16	Configurazione della macchina

Insieme di registri a 32 bit denominato coprocessore 0.

A.A. 2020-2021 13/45 http:\\borghese.di.unimi.it\



Alcuni interrupt ed eccezioni



Counter. Quando viene raggiunto il valore 0 di conteggio viene lanciato un interrupt HW.

Memory access error (lettura/scrittura memoria, trasferimento dati - Miss). L'indirizzo incriminato viene salvato nel registro BadVAddr e viene lanciata un'eccezione.

Nome del registro	Numero del registro in coprocessore 0	Utilizzo
BadVAddr	8	Registro contenente l'indirizzo di memoria a cui si è fatto riferimento (cf. "page fault").
Count	9	Timer (MIPS: 10ms).
Compare	11	Valore da comparare con un timer.
Status	12	Maschera delle interruzioni e bit di abilitazione. Stato dei diversi livelli di priorità (6 HW e 2 SW).
Cause	13	Tipo dell'interruzione e bit delle interruzioni pendenti
EPC	14	Registro contenente l' <u>indirizzo</u> dell'istruzione che ha causato l'interruzione.
Config	16	Configurazione della macchina

A.A. 2020-2021 14/45 http:\\borghese.di.unimi.it\




Gestione HW di un'eccezione (mediante registro)





- 1) Identificazione (e.g. overflow, istruzione non valida)
- 2a) Salvataggio dell'inidirizzo dell'istruzione incriminate (**registro EPC**) e scrittura della causa dell'eccezione nel registro **causa**.
- 2b) Eliminazione delle istruzioni successive a quella che ha causato l'eccezione.
- 2c) Trasferimento del controllo (valore del PC) alla prima istruzione del programma di risposta alle eccezioni (*exception handler*): offerta di servizi, modifica operandi, terminazione del programma...).


3) Ritorno all'istruzione che ha causato l'eccezione o all'istruzione successive.


A.A. 2020-2021 15/45 http:\\borghese.di.unimi.it\



















Hardware addizionale



Gestione delle eccezioni di:

- Istruzione non valida (causa = 13; trap)
- Overflow (causa = 12)

Registro EPC (\$14): è un registro a 32 bit utilizzato per memorizzare l'indirizzo dell'istruzione coinvolta (in coprocessore 0)

Registro causa (\$13): è un registro utilizzato per memorizzare la causa dell'eccezione; in MIPS sono 32 bit. 5 bit servono per definire la causa dell'eccezione (in coprocessore 0):

- Registro causa = 12 -> istruzione indefinita. Registro causa = 13-> 1 overflow aritmetico.

Segnali di controllo (dalla UC):

Causa Write – scrittura nel registro Causa.


CausaInt - Dato per il registro Causa.


EPCWrite - scrittura nel registro EPC.

PCSrc - Aggiunta di un terzo input al PC per la scelta dell'indirizzo istruzione risposta alle eccezioni.

Modifiche ai registri dipipeline e aggiunta di bus interni alla CPU

http:\\borghese.di.unimi.it\







Interrupt multipli



Interrupt accodati (gestiti come FIFO). Interrupt annidati (gestiti come LIFO).

Cosa suggerite di utilizzare per interrupt esterni? Cosa suggerite di utilizzare per interrupt interni?

Come gestire la coda delle interruzioni?

La soluzione è quella di fermare l'esecuzione di interrupt quando occorre servire un interrupt più importante (a priorità più elevata).

Meccanismi di gestione di interrupt multipli:


Maschere di interrupt. La maschera di interrupt è una sequenza di bit in cui ogni bit corrisponde ad un livello di interrupt. Gli interrupt di un certo livello possono essere serviti solo se il corrispondente bit della maschera vale 1.


Piorità di interrupt. Ad ogni tipo di interrupt viene associata una priorità, una priorità è anche associata ai vari stati del processore.


.A. 2020-2021

26/45

 $http: \hspace{-0.05cm} \langle borghese.di.unimi.it \rangle$









Sommario



Interrupt ed eccezioni


HW per la gestione delle interruzioni: modifica della CPU con pipeline


SW per la gestione delle interruzioni: esempio di procedura di risposta

A.A. 2020-2021

30/45

 $http: \hspace{-0.05cm} \setminus borghese.di.unimi.it \hspace{-0.05cm} \setminus$









Nome del registro	Numero del registro in coprocessore 0	Utilizzo
BadVAddr	8	Registro contenente l'indirizzo di memoria a cui si è fatto riferimento (cf. "page fault").
Count	9	Timer (MIPS: 10ms).
Compare	11	Valore da comparare con un timer.
Status	12	Maschera delle interruzioni e bit di abilitazione. Stato dei diversi livelli di priorità (6 HW e 2 SW).
Cause	13	Tipo dell'interruzione e bit delle interruzioni pendenti
EPC	14	Registro contenente l' <u>indirizzo</u> dell'istruzione che ha causato l'interruzione.
Config	16	Configurazione della macchina

mfc0 \$k0, \$13 #copia il contenuto di "Causa" in \$s0 mtc0 \$k1, \$14 #copia il contenuto di \$k1 in "EPC"

La CPU non conosce nessuna semantica sui registri del coprocessore 0 come non la conosce sui registri del register file.

A A 2020-2021 33/45 http://borghese.di.unimi.it/



Come rispondere a un'eccezione



Ruolo dell'HW. Flush delle istruzioni e salv
taggio di alcune informazioni in coprocessore $\bf 0$

Ruolo del SW. Recuperare queste informazioni e prendere i provvedimenti opportuni.

La gestione degli interrupt e delle eccezioni deve essere coordinata tra SW e HW.

Il SW, a seconda della situazione può eseguire alcune azioni oppure terminare il processo (o il sistema – schermata blu), cioè inserire nel PC la prima istruzione di un altro processo, eventualmente sopseso (e in coda) e non tornare al PC salvato.

La sequenza logica di un "exception handler" (alcune operazioni svolte dall'HW altre devono essere svolte dal SW):

- 1. Salvare lo "stato": registri importanti + PC
- 2. Rispondere all'eccezione
- 3. Ripristinare lo "stato".

A.A. 2020-2021 34/45 http:\\borghese.di.unimi.it\




2. Risposta all'eccezione (core)



Supponiamo che venga semplicemente stampata a schermo la causa dell'eccezione e poi il programma possa riprendere.

- a. Leggo i registri causa ed EPC dal coprocessore 0
- b. Estraggo la causa dell'eccezione dal registro causa
- c. Se l'eccezione è un intrrupt (causa = 0), termino
- d. Stampare la causa dell'eccezione e l'indirizzo (schermata blu)






2. Risposta all'eccezione (core) - I



Supponiamo che venga semplicemente stampata a schermo la causa dell'eccezione e poi il programma possa riprendere.

- a. Leggo i registri causa ed EPC dal coprocessore 0
 - mfco k0, 13 # read from coprocessore 0 cause register mfco <math>k1, 4 # read from coprocessore 0 EPC
- b. Estraggo la causa dell'eccezione dal registro causa

srl \$a0, \$k0, 2 # allineo l'Exception code di causa a 0
andi \$a0, \$a0, 0x1f # estraggo i 5 bit 0:4 dai bit di \$a0 (maschera = 31)



A.A. 2020-2021 36/45 http:\\borghese.di.unimi.it\



2. Risposta all'eccezione (core) - I



c. Se l'eccezione è un intrrupt (causa = 0), termino

Numb	er	Name	Cause of exception
0		Int	interrupt (hardware)
4		AdEL	address error exception (load or instruction fetch)

beq \$a0, \$zero, dopo


se causa = 0, nothing to do

 d. Stampare la causa dell'eccezione e l'indirizzo (schermata blu) o qualsiasi azione sia richiesta per risolvere l'eccezione.

move \$a1, \$k1 jal print exception

move \$k1 in \$a0 for visualization
cause in \$a0 FPC in \$a1 (arguments distant)

 $\#\, causa\,\, in\,\,\$a0, EPC\, in\,\,\$a1\,\, (arguments\, di\,\, \texttt{jal})$








1. Salvare lo stato




- PC viene salvato in EPC
- L'exception handler deve risidere nella parte riservata al SO (.ktext) e non nel segmento testo (.text).
- I registri \$k0, \$k1 sono registri temporanei riservati al SO.
- Il register file non viene modificato ad eccezione dei registri \$a0, \$a1
- \$a0, \$a1 devono essere salvati in memoria (.kdata e non .data) e non in stack perchè l'eccezione può riguardare proprio l'accesso allo stack!











3. Ripristinare lo stato - III




 $http: \hspace{-0.05cm} \langle borghese.di.unimi.it \rangle$


c. Ripristinare i registry \$a0 e \$a1 che erano stati utilizzati per il display (jal)

lw \$a0, save0
lw \$a1, save1

f. Ritornare al punto dell'interruzione

eret #Exception return (EPC -> PC)







Sommario



Interrupt ed eccezioni

HW per la gestione delle interruzioni: modifica della CPU multiciclo

SW per la gestione delle interruzioni: esempio di procedura di risposta

LA. 2020-2021 45/45 http:\\borghese.di.unimi.it\