



Pipeline – criticità e forwarding

Prof. Alberto Borghese Dipartimento di Informatica

alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento al Patterson: 4.5, 4.6

A.A. 2020-2021 1/49 http:\\borghese.di.unimi.it\



Sommario




Criticità in una pipeline

Hazard sui dati

Propagazione

A. 2020-2021 2/49

 $http: \hspace{-0.05cm} \ \ \ \, http: \hspace{-0.05cm} \ \ \, http: \hspace{-0.05cm}$





Gli stadi di esecuzione



- IF Instruction Fetch
- ID Instruction Decode (e lettura register file)
- EX Esecuzione o calcolo dell'indirizzo di memoria.
- MEM Accesso alla memoria dati.
- WB Write Back (scrittura del risultato nel register file).

NB: I registri al termine di ogni fase prendono il nome dalle 2 fasi:

IF/ID

ID/EX

EX/MEM

MEM/WB

Perchè non c'è un registro WB/IF?

Il data-path e il control path procedono da sx a dx.

A.A. 2020-2021 4/49

http:\\borghese.di.unimi.it\



Il ruolo dei registri di pipeline



Ciascuno stadio produce un risultato. La parte di risultato che serve agli stadi successivi deve essere memorizzata in un registro insieme alle altre informazioni utili per l'esecuzione da quello stadio **fino alla fine**.

Il registro mantiene l'informazione anche se lo stadio in questione riutilizza l'unità funzionale.

Esempio: l'istruzione letta viene salvata nel registro IF/ID (cf. Instruction Register) e lì rimane per un ciclo di clock anche se nella fase di fetch transita un'altra istruzione.

A.A. 2020-2021 5/49 http://borghese.di.unimi.it/



Criticità (hazard)



Un'istruzione non può essere eseguita nel ciclo di clock immediatamente successivo a quello dell'istruzione precedente (mancano i dati necessari alla lavorazione di un qualche suo stadio).

Strutturali:

 Dovrei utilizzare la stessa unità funzionale due volte nello stesso ciclo di clock (e.g. se non avessi duplicato la ALU nella fase di EXE).


Controllo:


 Dovrei prendere una decisione (sull'istruzione successiva) prima che l'esecuzione dell'istruzione corrente sia terminata (e.g. Istruzioni successive a una branch).

Dati:

 Dovrei eseguire un'istruzione in cui uno dei dati è il risultato dell'esecuzione di un'istruzione precedente.

.A. 2020-2021 6/49 http:\\borghese.di.unimi.it\







Sommario



Criticità in una pipeline

Hazard sui dati

Propagazione

A.A. 2020-2021 9/49



Esempio di hazard sui dati



http:\\borghese.di.unimi.it\

In linguaggio C:

$$s0 = t3 - (t1 + t2);$$

In linguaggio assembler:

add \$t0, \$t1, \$t2


sub \$s0, \$t3, \$t0


Supponiamo all'inizio:


$$t0 = 0$$
; $t1 = 3$; $t2 = 5$; $t3 = 8$;

Alla fine deve risultare: \$s0 = 8 - (3+5) = 0;

A. 2020-2021 10/49











Come affrontare gli hazard





- Si può risolvere l'hazard...
 - ...aspettare
 - si mette lo stadio opportuno dell'istruzione dipendente dalla precedente in pausa
 - il controllo della pipeline deve individuare il problema prima che avvenga! Stallo.
 - ...prevenire
 - Il compilatore, come ottimizzazione, può **riordinare le istruzioni** in modo che il risultato sia lo stesso ma non ci siano hazard
 - ...modificare la CPU
 - ...scartare istruzioni
 - si butta via l'attuale lavoro della pipeline e si ricomincia ("flushing" della pipeline)
 - è sufficiente individuare il problema DOPO che è avvenuto
 - Es: l'istruzione successiva (a sx) ha usato in lettura un registro che è stato appena modificato dall'istruzione precedente (dx)? → flush.
 - Es: l'istruzione precedente (a dx) ha effettuato un salto e quindi successive (a sx) sta lavorando con un PC e IR sbagliato? → flush.
 - _ ...prevedere
 - attraverso alcuni meccanismi di predizione preposti, l'architettura stessa tenta di predirre su base statistica i risultati rilevanti dell'istruzione in corso (es il PC "branch prediction", o il valore prodotto dall'istruzione "value prediction"). Se la predizione si rivela corretta: tutto ok. Se si rivela sbagliata: roll-back.



	D	at	a Ha	zard -	- le di	pende	enze		a g
add \$t0, \$t1, \$t2	IF	ID	EX t1+t2	MEM	WB write t0				
sub \$s0, \$t3, \$ t0		IF	ID	EX \$t3 - \$t0	MEN	WB			
or \$s1, \$t0, \$t2			IF	ID	#X \$t0 or \$t2	MEM	WB		
and \$s2, \$t0, \$t5				IF	∮ ID	EX \$t0 & \$t5	MEM	WB	
sw \$s6, 100(\$t0)					IF	▼ ID	EX \$t0 +100	MEM	WB
Le dipendenze son	no c	ritich	e (haza	rd) quando scritto		rve prima n	el tempo	di quando	viene











]	Da	ta H	azard	– le d	ipend	enze		3
add \$t0, \$t1, \$t2	IF	ID	EX t1+t2	MEM	WB write t0				
sub \$s0, \$t0 , \$t3		IF	ID	EX \$2 and \$5	MEM	WB s->\$t2			
or \$s1, \$t2, \$t0			IF	ID	EX \$6 or \$2	MEM	WB (s- >\$t3)		
and \$s2, \$t0, \$t5				IF	∤ ID	EX \$2 & \$3	MEM	WB s->\$t4	
sw \$s6, 100(\$t0)					IF	▼ ID	EX \$2+10 0	MEM \$t5 ->Mem	WB


Il dato in \$s2 viene scritto nel Register File nella fase di WB della sub, è pronto al clock successivo. Non è ancora pronto quando viene effettuata la decodifica della and, della or e della add successiva.











]	Da	ta H	azard	– le	d	ipend	enze		
add \$t0, \$t1, \$t2	IF	ID	EX t1+t2	MEM	WB write t	0				
sub \$s0, \$t0, \$t3		IF	₹D	EX \$2 and \$5	MEN	[WB s->\$t2			
or \$s1, \$t2, \$t0			IF	ID	EX \$6 or \$	52	MEM	WB (s- >\$t3)		
and \$s2, \$t0, \$t5				IF	II		EX \$2 & \$3	MEM	WB s->\$t4	•
sw \$s6, 100(\$t0)					IF		ID	EX \$2+10 0	MEM \$t5 ->Mem	WB
Le di	pend	lenze	sono cr	itiche (haz	ard) qu	ano	do il dato s	erve prin	na nel tempo	,
A.A. 2020-2021	A. 2020-2021 26/49 http://borghese.di.unimi.it/									



Soluzione architetturale della criticità sui dati



La criticità nei dati ha a che fare essenzialmente con la disponibilità di dati corretti.


- Identificazione della criticità (funzione del tipo di istruzione e dei registri coinvolti).
- 2) **Correzione** della situazione: **propagazione a ritroso** dei dati richiesti (negli stadi della pipeline = in avanti nel tempo) *su data-path alternativi*


A.A. 2020-2021 27/49 http:\\borghese.di.unimi.it\


Service Service			I	Data	Haza	rd – a	nalisi			A P
	add \$t0, \$t1, \$t2	IF	ID	EX	MEM	WB				
				t1+t2		write t0				
	sub \$s0, \$t0, \$t3		IF	#D	EX	MEM	WB			
					\$2 and \$5		s->\$t2			
	or \$s1, \$t2, \$t0			IF	I D	EX	MEM	WB		
						\$6 or \$2		(s- >\$t3)		
	and \$s2, \$t0, \$t5				IF	ID V	EX	MEM	WB	-
							\$2 & \$3		s->\$t4	
	sw \$s6, 100(\$t0)					IF	↓ ID	EX	MEM	WB
				\$t0	corretto			\$2+10 0	\$t5 ->Mem	


Alla fine della fase di EXE nella pipeline e' presente il valore corretto di t0 che e' t1 + t2


A.A. 2020-2021 28/49 http:\\borghese.di.unimi.it\




























Relazione tra forwarding e contenuto del registro ID/EX




Nel normale funzionamento, il registro ID/EX contiene quanto letto dal Register File.

Quando abbiamo forwarding, quello che viene letto dal registro ID/EX nella **fase di esecuzione** viene sovrascritto da quanto letto dal registro EX/MEM o MEM/WB.

Nel registro EX/MEM è contenuto il risultato dell'operazione eseguita all'istante precedente.

Nel registro MEM/WB è contenuto il risultato dell'operazione eseguita 2 istanti precedenti.

A.A. 2020-2021 39/49 http:\\borghese.di.unimi.it\







Controllo Mux ingresso alla ALU



Controllo	Registro	Funzione
Multiplexer	Sorgente	
PropagaA = 00	ID/EX	Il primo operando della ALU proviene dal Register File
PropagaA = 01	EX/MEM	Il primo operando della ALU è propagato dal risultato della ALU per l'istruzione precedente.
PropagaA = 10	MEM/WB	Il primo operando della ALU è propagato dalla memoria o da un'altra istruzione precedente.
PropagaB = 00	ID/EX	Il secondo operando della ALU proviene dal Register File
PropagaB = 01	EX/MEM	Il secondo operando della ALU è propagato dal risultato della ALU per l'istruzione precedente.
PropagaB = 10	MEM/WB	Il secondo operando della ALU è propagato dalla memoria o da un'altra istruzione precedente.

A.A. 2020-2021 41/49 http://borghese.di.unimi.it/







Unità di controllo del forwarding



Deve controllare che la criticità sia effettiva (che l'istruzione precedente scriva il RegisterFile).

NB. L'unità di propagazione non ha conoscenza semantica: prende il contenuto di alcuni bus e lo elabora mediante una funzione logica, attivando opportunamento MuxA e MuxB. Non "sa" quello che sta facendo.

E' attiva nella fase di esecuzione (EX) ed implementa le seguenti funzioni:

Dato preso dalla fase MEM:

 $IF \ (ID/EX.RegistroRs == EX/MEM.RegistroRd) \ AND \ (EX/MEM.RegWrite)$

ALUSrcA = <EX/MEM.Data>

IF (ID/EX.RegistroRt == EX/MEM.RegistroRd) AND (EX/MEM.RegWrite)

 $ALUSrcB = \langle EX/MEM.Data \rangle$

Dato preso dalla fase WB:


IF (ID/EX.RegistroRs == MEM/WB.RegistroRd) AND (MEM/WB.RegWrite)


 $ALUSrcA = \langle MEM/WB.Data \rangle$


IF (ID/EX.RegistroRt == MEM/WB.RegistroRd) AND (MEM/WB.RegWrite)


ALUSrcB = <MEM/WB.Data>

Cosa succede se è rilevata una criticità su RS (RT) sia con la fase di MEM che di WB?











Sommario



Criticità in una pipeline

Hazard sui dati

Propagazione

A.A. 2020-2021 49/49 http:\\borghese.di.unimi.it\