



#### Stall on load

Prof. N.Alberto Borghese Dipartimento di Informatica

alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento al Patterson: 4.7, 4.8

A.A. 2020-2021 1/52 http:\\borghese.di.unimi.it



### Sommario




 $http: \hspace{-0.05cm} \ \ \, \backslash borghese.di.unimi.it$ 

Identificazione delle criticità che richiedono stallo

Soluzione della criticità mediante stallo

Hazard sul controllo





# Data Path e criticità



Nella CPU a singolo ciclo, produzione, elaborazione e restituzione del dato avvengono nello stesso ciclo.

Nella CPU con pipeline, **produzione**, **elaborazione** e **restituzione** (produzione e consumazione) del dato avvengono in cicli diversi. Ad esempio: add \$t0, \$t1,\$t2.

Produzione del dato: fase di decodifica. Elaborazione del dato: fase di calcolo. Restituzione del dato: fase di WB

Questo provoca gli hazard sui dati nelle pipeline perché il dato serve alle istruzioni successive (viene consumato) prima della sua restituzione.

.A. 2020-2021 4/52 http://borghese.di.unimi.it




# Soluzione mediante propagazione



Si attiva quando c'è una criticità sui dati originata da una dipendenza.

Se il dato critico è già disponibile all'interno della pipe-line si preleva e si propaga (mediante bypass) all'indietro all'istruzione che ne ha bisogno.

NB. L'unità di propagazione non ha conoscenza semantica: prende il contenuto di alcuni bus e lo elabora mediante una funzione logica, attivando opportunamento MuxA e MuxB. Non "sa" quello che sta facendo.





#### Codice con hazard sui dati



In linguaggio C: In linguaggio Assembler MIPS (\*s3 = vett[0]):

t2 = vett[10] + s5; lw \$s2, 40(\$s3) # vett[10] -> \$s2

add \$t2, \$s2, \$s5

 $t3 = s6 \parallel \text{vett}[10];$  or \$t3, \$s6, \$s2

vett[10] = vett[10]\*2 add \$t0, \$s2, \$s2 # vett[10]\*2

sw \$t0, 40(\$s3) # \$s2 -> vett[10]

Supponiamo all'inizio:


Alla fine deve risultare:


Registri tutti a 0; \$t2 = 12; \$t3 = 12; vett[10] = 24;


 $vett[i] = 12 \ \forall i$ 


A.A. 2020-2021 6/52

http:\\borghese.di.unimi.it









# 🏿 Hazard sui dati: lw, rilevamento della criticità 🦹

Ī	lw \$s2, 40(\$s3)	IF	ID	EX	MEM	WB					
				\$s3+ 40	<\$s3+40>	s->\$s	2				
İ	add \$t2, \$s2, \$s5		IF	ID	EX	MEN	1	WB			
					\$s2 and \$s5			s->\$t2			
I	or \$t3, \$s6, \$s2			IF	ID	EX		MEM	WB		
						\$s6 or \$s2		,	(s->\$t3)	, ,	

Il dato corretto per \$s2 è pronto nella lw solamente alla fine della fase MEM, ed è perciò utilizzabile solamente a partire dall'inzio della fase di WB.

Al più tardi, posso risolvere la criticità su or quando **or inizia la fase di EX.** In questo caso il dato corretto si trova all'inizio della fase WB della lw e **può essere propagato** (il bypass risolve il problema).

Al più tardi, posso risolvere la criticità su and quando and inizia la fase di EX. In questo caso il dato corretto non è ancora stato prodotto dalla lw. Non posso risolvere questo hazard con il bypass.

A.A. 2020-2021 11/52 http://borghese.di.unimi.it

### Soluzione mediante stallo




	$t_0$	$t_1$	$t_2$	$t_3$	$t_4$	t <sub>5</sub>	t <sub>6</sub>	$t_7$
lw \$s2, 40(\$s3)	FF	DECOD	EXEC	MEM	<b>W</b> B			
	(Mem,	(RF)	(ALU)	(MEM)	(RF)			
	ALU)							
nop		bolla	Bolla	bolla	bolla	bolla		
		(FF)	(DEC)	(EXEC)	MEM)	(WB)		
add \$t2, <b>\$s2</b> , \$s5			FF	DEC	EXEC	MEM		

I buchi (o bubble) inducano degli istanti di clock in cui non può essere eseguita l'istruzione successiva → La pipeline va messsa in stallo.

Devo bloccare l'esecuzione della and per un ciclo di clock per attendere che la lw abbia caricato dalla memoria il valore corretto di \$s2 e sia quindi disponibile in pipeline.

Il cammino in blu invece indica l'istante a partire dal quale il cammino di propagazione interna dei dati consente di risolvere l'hazard. Per la add è richiesto 1 ciclo di stallo.

A.A. 2020-2021 12/52 http:\\borghese.di.unimi.it





# **Questions**





Come mai il compilatore non ha inserito un nop? perchè la coppia lw / add si è formata durante l'esecuzione (salti) perchè il compilatore ha fallito...


La CPU deve garantire comunque la correttezza dell'esecuzione sempre.


Come fa la CPU a inserire una nop?

- 1) Rilevazione
- 2) Soluzione











#### Sommario





Identificazione delle criticità che richiedono stallo


Soluzione della criticità mediante stallo


Hazard sul controllo


A.A. 2020-2021 19/52 http://borghese.di.unimi.it



























#### Hazard nei dati: soluzioni





- •Buona scrittura del codice (il programmatore deve conoscere la macchina per scrivere un buon codice!).
- •Compilatore efficiente (che riordini il codice).
- •Architettura che renda disponibile i dati appena pronti alla fase di esecuzione.
- •Accettare uno stallo (non sempre si può evitare).


A.A. 2020-2021 29/52 http:\\borghese.di.unimi.it













#### Esercizio



Specificare il contenuto di tutti i bus di questa pipeline quando è in esecuzione il seguente frammento di codice con l'istruzione or in fase di WB:

```
0x00000400 or $s5, $t2, $t1
0x00000404 sw $s1, 8($s0)
0x00000408 add $t4, $s5, $s1
0x0000040C addi $t1, $t4, 100
0x00000410 lw $s2, 32($s0)
```

A.A. 2020-2021 35/52 http:\\borghese.di.unimi.it




#### **Sommario**



Identificazione delle criticità che richiedono stallo

Soluzione della criticità mediante stallo

Hazard sul controllo



A.A. 2020-2021 37/52 http:\\borghese.di.unimi.it


beq genera un cammino da dx (MEM) a sx (FF) sul control path




### Come affrontare gli hazard su controllo



- Si può risolvere l'hazard...
  - ...aspettare
    - si mette lo stage opportuno dell'istruzione dipendente dalla precedente in pausa
    - il controllo della pipeline deve individuare il problema prima che avvenga! Stallo.
  - ...prevenire
    - Il compilatore, come ottimizzazione, può riordinare le istruzioni in modo che il risultato sia lo stesso ma non ci siano hazard
  - ...modificare la CPU
  - ...scartare istruzioni
    - si butta via l'attuale lavoro della pipeline e si ricomincia ("flushing" della pipeline)
    - è sufficiente individuare il problema DOPO che è avvenuto
    - Es: l'istruzione successiva (a sx) ha usato in lettura un registro che è stato appena modificato dall'istruzione precedente (dx)? flush. Oppure: l'istruzione precedente (a dx) ha effettuato un salto e quindi successive (a sx) sta lavorando con un PC e IR sbagliato? flush.
  - ...prevedere
    - attraverso alcuni meccanismi di **predizione** preposti, l'architettura stessa tenta di predirre su base statistica i risultati rilevanti dell'istruzione in corso (es il PC "branch prediction", o il valori prodotti "value prediction"). Se la predizione si rivela giusta: tutto ok. Se si rivela sbagliata: **roll-back**





NB II PC è master/slave per cui occorre che l'indirizzo sia pronto prima dell'inizio della fase di fetch.

http:\\borghese.di.unimi.it

40/52

.A. 2020-2021



### Soluzione 1 – «aspettare» - stallo



0x400 sub \$s2, \$s1, \$s3 0x400 sub \$s2, \$s1, \$s3 0x404 beq \$t2, \$s6, 7 0x404 beg \$t2, \$s6, 7 0x408 or \$t7, \$s6, \$s7 nop nop 0x40C add \$t4, \$s8, \$s8 nop 0x410 and \$s5, \$s6, \$s7 0x408 or \$t7, \$s6, \$s7 0x414 add \$t0, \$t1, \$t2 0x40C add \$t4, \$s8, \$s8 0x418 sw \$s3, 24(\$t1) 0x410 and \$s5, \$s6, \$s7 0x41C addi \$t7, \$s6, 10 0x414 add \$t0, \$t1, \$t2 0x420 add \$t8, \$s2, \$s2 0x418 sw \$s3, 24(\$t1) 0x424 and \$s5, \$s6, \$s7 0x41C addi \$t7, \$s6, 10 0x428 add \$t0, \$t1, \$t2 0x420 add \$t8, \$s2, \$s2 0x424 and \$s5, \$s6, \$s7 0x428 add \$t0, \$t1, \$t2

Con lo stallo spreco di 3 cicli di clock (in modo che la fase IF dell'istruzione successiva vada a coincidere con la fase di WB dell'istruzione beq. Situazione troppo frequente perché la soluzione sia accettabile.

A.A. 2020-2021 41/52 http://borghese.di.unimi.it



# Esempio di Hazard sul controllo




0x400 sub \$s2, \$s1, \$s3	IF	ID	EX \$1-\$3	MEM	WB s->\$2			
0x404 beq \$t2, \$s6, 7		IF	ID	EX Zero if (\$\$2 == \$\$5)	MEM	WB		
nop			4 IF	yo .	ΗX	MEM	WB	
nop				IF	ID	EX	MEM	WB
nop					<b>I</b> F	ID	EX	MEM
0x408 or \$t7, \$s6, \$s7						<b>I</b> F	ID	EX


Quando sono in fase di fetch dovrei avere a disposizione l'indirizzo corretto. In caso di salto questo potrebbe esserre disponibile nella PIPELINE solo all'inizio della fase di WB della beq.


In caso di salto: Ho 3 istruzioni sbagliate in pipeline ma sono 3 nop.


NB II PC è master/slave per cui occorre che l'indirizzo sia pronto prima dell'inizio della fase di fetch.


A.A. 2020-2021 42/52 http:\\borghese.di.unimi.it
















# Salto incondizionato – "prevenire" - I



Utilizzato all'interno dei cicli for / while. Non pone problemi. Si risolve con la riorganizzazione del codice.

396: addi \$t6,\$t6,20 396: j 80000

 400:
 add \$s0, \$s1, \$s2
 400:
 addi \$t6,\$t6,20

 404:
 j 80000
 404:
 add \$s0, \$s1, \$s2

Label 408: and \$s1, \$s2, \$s3 408: and \$s2, \$s2, \$s3

80000: or \$t0, \$t1, \$t2 80000: or \$t0, \$t1, \$t2 80004: sub \$t3, \$t4, \$t5 80004: sub \$t3, \$t4, \$t5

j "lavora" nella fase di decodifica. Viene eseguita un'istruzione prima del salto: delayed jump. **Riempio tutti gli slot di esecuzione**.

L'esecuzione avviene fuori ordine, ma l'utente non vede differenze.

Come viene modificata la CPU (parte di datapath e parte di controllo)?

A.A. 2020-2021 49/52 http://borghese.di.unimi.it



# Salto incondizionato – "prevenire" - II



Prendo l'istruzione dalla destinazione del salto.

400: add \$s0, \$s1, \$s2 400: add \$s0, \$s1, \$s2

404: j 80000 404: j 80008

408: and \$s1, \$s2, \$s3 408: or \$t0, \$t1, \$t2

412: addi \$t6, \$t7, 100

416: and \$s2, \$s2, \$s3

80000: or \$t0, \$t1, \$t2

80004: addi \$t6,\$t7,100

80008: sub \$t3, \$t4, \$t5 80008: sub \$t3, \$t4,\$t5

Riempio tutti gli slot di esecuzione.

E' il compilatore e riorganizzare il codice. Non sono richieste modifiche alla CPU.

Si puà fare di meglio con una fase di fetch evoluta.

A.A. 2020-2021 50/52 http://borghese.di.unimi.it



# Modifiche della CPU



Non sempre i delay slot si riescono a riempire

3 slot sono tanti

Il miglioramento dell'architettura è richiesto.

A.A. 2020-2021 5



# Sommario



http:\\borghese.di.unimi.it

Identificazione delle criticità che richiedono stallo

Soluzione della criticità mediante stallo

Hazard sul controllo