


Computer Architecture

Übung 04

Aufgabe 03 - Timing Analyse

Gegeben ist folgende Schaltung und Verzögerungszeiten der FFs und Gatter. Alle FFs sind mit dem selben Clock verbunden (in grau).




FF	t_{pcq}	= 40 ps
	t_{ccq}	= 25 ps
	t_{setup}	= 50 ps
	t_{hold}	= 90 ps
gates	t_{pd-AND}	= 35 ps
	t_{cd-AND}	= 30 ps
	t_{pd-OR}	= 30 ps
	t_{cd-OR}	= 25 ps
	t_{pd-NOT}	= 15 ps
	t_{cd-NOT}	= 10 ps
	t_{pd-BUF}	= 25 ps
	t_{cd-BUF}	= 15 ps

Berechne

- den längsten komb. Pfad (t_{pd}) und
 - den kürzesten komb. Pfad (t_{cd}) der Schaltung
- und markiere diese in der Schaltung.
- Ermittle den maximalen Takt mit dem das Setup Time Constraint noch eingehalten werden kann. *Hinweis: Einheiten nicht vergessen.*
 - Kann das Hold Time Constraint eingehalten werden? Falls nicht ändere die Schaltung mithilfe von Buffern und gib die aktualisierten Minimal-Verzögerungen an. **Füge Buffer so ein, dass die Maximale Verzögerungszeit nicht verändert wird!**

a.)



t_{pd} in rot markiert, t_{cd} in blau

$$t_{pd} = t_{pd-AND} + t_{pd-OR} + t_{pd-NOT} + t_{pd-OR}$$

$$t_{pd} = 35 \text{ ps} + 30 \text{ ps} + 15 \text{ ps} + 30 \text{ ps} = 110 \text{ ps}$$

b.)

$$t_{cd} = t_{cd-NOT} + t_{cd-AND}$$

$$t_{cd} = 10 \text{ ps} + 30 \text{ ps} = 40 \text{ ps}$$

c.)

$$T_c \geq t_{pd} + t_{pcd} + t_{setup}$$

$$T_c \geq 110 \text{ ps} + 40 \text{ ps} + 50 \text{ ps}$$

$$T_c \geq 200 \text{ ps}$$

$$f_c \leq \frac{1}{200 \text{ ps}}$$

$$f_c \leq 5 \text{ GHz}$$

Der maximale Takt bei dem das Setup Time Constraint noch eingehalten werden kann beträgt 5 GHz .

d.)


$$t_{ccq} + t_{cd} > t_{hold}$$

$$25 \text{ ps} + 40 \text{ ps} > 90 \text{ ps}$$

$$65 \text{ ps} > 90 \text{ ps}$$

Hold Time Constraint kann nicht eingehalten werden.

Einfügen von Buffern:



$$t_{cd} = t_{cd-NOT} + t_{cd-AND} + 2 \cdot t_{cd-BUF} = 10 \text{ ps} + 30 \text{ ps} + 30 \text{ ps} = 70 \text{ ps}$$

$$25 \text{ ps} + 70 \text{ ps} > 90 \text{ ps}$$

$$95 \text{ ps} > 90 \text{ ps}$$

Hold Time Constraint erfüllt