

Aufgabe 1 – Datenabhängigkeiten und Pipeline-Konflikte

Code:

main:

```
i1    addi    t0,    zero, 10
i2    addi    t1,    zero, 20
i3    add     t2,    t0,    t1
i4    and     t0,    t1,    t0
i5    beq     t0,    zero, skip
i6    addi    t3,    zero, 1
      skip:
i7    add     t3,    t2,    t3
```

a) Datenabhängigkeiten:

t0:

i1 und i3: RAW
i1 und i4: RAW, WAW
i1 und i5: RAW
i3 und i4: WAR, (RAR)
i3 und i5: - (both read)
i4 und i5: RAW, (RAR)

t1:

i2 und i3: RAW
i2 und i4: RAW
i3 und i4: - (both read)

t2:

i3 und i7: RAW

t3:

i6 und i7: RAW, WAW

b) Konflikte:

	Fetch	Decode	Execute	Memory	Writeback
1	addi				
2	addi	addi			
3	add	addi	addi		
4	and	add	addi	addi	
5	beq	and	add	addi	addi
6	addi	beq	and	add	addi
7	add	addi	beq	and	add
8		add	addi	beq	and
9			add	addi	beq
10				add	addi
11					add

Datenkonflikte:

- ➔ Für i3-Decode müssen i1 und i2 mit Writeback fertig sein
- ➔ Für i4-Decode müssen i1 und i2 mit Writeback fertig sein
- ➔ Für i5-Decode müssen i4 und i1 mit Writeback fertig sein
- ➔ Wenn bei i5 Branch nicht genommen wurde:
 - > für i7-Decode muss i6 mit Writeback fertig sein

Kontrollkonflikte:

- ➔ Wenn bei i5 Branch genommen wird -> i6 sollte nicht geladen sein (i7 in diesem Fall ok, da nur i6 übersprungen wird)