


a)



Kritischer Pfad: 375 ps

- PC erhöhen
- Decode (B-TYPE)

Fetch → $t_{pcg} + t_{mux} + t_{mem-read} + t_{setup}$
 $35 + 40 + 225 + 60 = 360 ps$ ✗

PC erhöhen → $t_{pcg} + t_{mux} + t_{ALU a} + t_{mux} + t_{setup}$
 $35 + 40 + 200 + 40 + 60 = 375 ps$ ✓

Fetch ist kürzer
→ nicht beachtet

Decode (Register lesen) → $t_{pcg} + t_{RF-read} + t_{setup}$
 $35 + 130 + 60 = 225 ps$

t_{ext} dauert kürzer als t_{RF-read} + t_{setup}
→ beim Berechnen ignorieren

Decode (BTA) → $t_{pcg} + t_{ext} + t_{mux} + t_{ALU a} + t_{setup}$
 $35 + 40 + 40 + 200 + 60 = 375 ps$ → für B-Type

MemAdr → $t_{pcg} + t_{mux} + t_{ALU a} + t_{setup}$
 $35 + 40 + 200 + 60 = 335 ps$

2. MUX nicht dabei weil Pfad über
t_{pcg} und MUX länger dauert

MemRead → $t_{pcg} + t_{mux} + t_{mem-read} + t_{setup}$
 $35 + 40 + 225 + 60 = 360 ps$

MemWB → $t_{pcg} + t_{mux} + t_{RF-setup}$
 $35 + 40 + 70 = 145 ps$

MemWrite → $t_{pcg} + t_{mux} + t_{mem-setup}$
 $35 + 40 + 50 = 125 ps$

Executor → $t_{pcg} + t_{mux} + t_{ALU a} + t_{setup}$
 $35 + 40 + 200 + 60 = 335 ps$

ALUWB → $t_{pcg} + t_{mux} + t_{RF-setup}$
 $35 + 40 + 70 = 145 ps$

BEQ → $t_{pcg} + t_{mux} + t_{ALU a} + t_{setup}$
 $35 + 40 + 200 + 60 = 335 ps$

Execute1 → $t_{pcg} + t_{mux} + t_{ALU a} + t_{setup}$
 $35 + 40 + 200 + 60 = 335 ps$

LUI → $t_{mux} + t_{ALU a} + t_{setup}$
 $40 + 200 + 60 = 300 ps$

kein t_{pcg}, da 0 und ImmExt nicht
durch Clock müssen

b)

Diese Änderung bewirkt, dass alle Pfade, die die ALU beinhalten, um 125ps länger werden. Da der kritische Pfad (egal ob PC erhöhen oder Decode bei B-Type) die ALU beinhaltet, wird sich die Route des kritischen Pfades nicht ändern, aber eben die Länge.
So ist der neue kritische Pfad 500ps lang.

Computer Architecture


Übung 06

Aufgabe 02c - Multicycle RISC-V Analyse

Betrachte den Multicycle RISC-V Prozessor aus der Vorlesung.

c) Vergleiche die maximale Taktfrequenz des Multicycle Prozessors mit der maximalen Taktfrequenz des **Single-Cycle Prozessor** aus der Vorlesung in *Abb.4*. Dazu muss auch für diesen Prozessor der kritische Pfad ermittelt werden. Nimm an, dass für beide Prozessoren $ALU(a)$ verwendet wird. Welcher Prozessor hat die **höhere Taktfrequenz**? Welcher Prozessor ist **schneller**?

Single Cycle Prozessor



Komponente	Parameter	Delay [ps]
Register: Clock-to-Q	t_{pcq}	35
Register: Setup	t_{setup}	60
Multiplexer	t_{mux}	40
ALU(a)	t_{ALU}	200
Addierer	t_{adder}	130
Extended Einheit	t_{ext}	40
Memory: Lesen	$t_{mem-read}$	225
Memory: Setup	$t_{mem-setup}$	50
Register File: Lesen	$t_{RF-read}$	130
Register File: Setup	$t_{RF-setup}$	70

Da jede Instruction im Single Cycle Prozessor in einem Taktzyklus ausgeführt wird, und wir wissen, dass `lw` der "längste" Befehl ist, ermitteln wir den kritischen Pfad des I-Types.

I-Type:

Fetch: Instruktion holen

$$t_{fetch} = t_{pcq} = 35\ ps$$

Read Register: Quelloperand `rs1` aus Register File lesen

$$t_{reg-read} = t_{RF-read} = 130\ ps$$

Sign Extension

$$t_{sign-ext} = t_{ext} = 40\ ps$$

Speicheradresse berechnen:

$$t_{address} = t_{mux} + t_{ALU} = 40\ ps + 200\ ps = 240\ ps$$

Speicheradresse lesen und ins Register speichern:

$$t_{reg-write} = t_{mem-read} + t_{mux} = 265\ ps$$

PC erhöhen:

$$t_{pc-increment} = t_{adder} + t_{mux} + t_{setup} = 230\ ps$$

Pfad berechnen:

$$t_{SCP-lw} = t_{fetch} + t_{reg-read} + t_{sign-ext} + t_{address} + t_{reg-write} + t_{pc-increment} = 940 \text{ ps}$$

Instruktionslänge **1w** beim Multi Cycle Prozessor:

$$t_{MCP-lw} = t_{fetch} + t_{decode} + t_{memAdr} + t_{memRead} + t_{memWB} = 375 \text{ ps} + 225 \text{ ps} + 335 \text{ ps} + 360 \text{ ps} + 145 \text{ ps} = 1440 \text{ ps}$$

Maximale Frequenzen berechnen:

Single Cycle Prozessor:

$$f_{SCP} = \frac{1}{t_{SCP-lw}} = 1.063 \text{ GHz}$$

Multi Cycle Prozessor:

$$f_{MCP} = \frac{1}{375 \text{ ps}} = 2.66 \text{ GHz}$$

Somit hat der Multicycle Prozessor eine höhere Taktfrequenz, er ist jedoch langsamer da der berechnete Pfad (t_{MCP-lw}) länger ist als der vom Single Cycle Prozessor (t_{SCP-lw}).
