

Aufgabe 2

Thursday, May 22, 2025 5:10 PM

-- Aleksandar Stojanović, 12411325
 -- Annika Schmidthaler, 12411307
 -- Benedikt Zöchmann, 12410383

Aufgabe 2:

01)




Abbildung 1: RISC-V Prozessor mit fünfstufiger Pipeline

Kritischer Pfad

- Instruction Fetch → Gelber Pfad
- Register File → Roter Pfad
- ALU → Grüner Pfad
- Memory Access → Blauer Pfad
- Write Back → Hellblauer Pfad

Länge der Pfade

- Instruction Fetch

$$t_{adder} + t_{mux} + t_{MEM-READ}$$

$$130 + 40 + 225 = \underline{\underline{395 \text{ ps}}}$$

- Register File

$$t_{RF-READ} = \underline{\underline{130 \text{ ps}}}$$

// External nicht relevant, da Parallel und hier

- Mux

$$t_{MUX} + t_{ALU}$$

$$40 + 200 = \underline{\underline{240 \text{ ps}}}$$

- Memory Access

$$t_{MEM-READ} = \underline{\underline{225 \text{ ps}}}$$

- Write Back

$$t_{MUX} = \underline{\underline{40 \text{ ps}}}$$

6.)

Minimale Taktdauer der Zyklen

Longest Pipeline Stage: Instruction Fetch

Logikverzögerung + Setup + Clock to Q

$$395 + 60 + 35 = \underline{\underline{490 \text{ ps}}}$$

Vergleich mit Single Cycle

- Kritischer Pfad

$$t_{MEM-READ} + t_{RF-READ} + t_{EX} + t_{MUX} + t_{ALU} + t_{MEM-READ} + t_{MUX} + t_{RF-SETUP} + t_{PLOQ}$$

$$225 + 130 + 40 + 40 + 200 + 225 + 40 + 70 + 35$$

$$= \underline{\underline{1005 \text{ ps}}}$$

- Speed Up

$$\frac{T_{\text{single}}}{T_{\text{pipe}}} = \frac{1005}{490} = \underline{\underline{2,05}}$$

- Begründung

- Die Pipeline Stufen sind unterschiedlich lang

- Jede Stufe bedeutet ein zusätzliches Overhead
- Es können nicht alle Befehle zu 100% parallel durchgeführt werden
- Setup und Clock elements Overhead in jedem Takt