

AHRS Fixed-Point Analiza

Specifikacija bitskih sirina za FPGA implementaciju

1. Pregled

Ovaj dokument definise fixed-point formate za sve promenljive u AHRS (Attitude and Heading Reference System) algoritmu. Analiza je zasnovana na profilisanju stvarnih senzorskih podataka i simulaciji propagacije greske.

Kljucni zakljucci:

- Ulazni podaci (gyro, accel): 16 bita je dovoljno
- Medjurezultati (Section 5-7): 16 bita
- Quaternion registri: 22 bita OBAVEZNO zbog akumulacije greske
- Medjuproizvodi mnozenja: do 38 bita (staje u DSP48E1)

2. Q Format Notacija

Koristimo Qm.n notaciju gde je m broj bitova za celobrojni deo (uključuje znak), a n broj bitova za razlomak. Ukupan broj bitova je m+n.

Format	Ukupno	Int	Frac	Opseg	Rezolucija
Q5.11	16	5	11	+/-16	0.00049
Q2.14	16	2	14	+/-2	0.000061
Q1.15	16	1	15	+/-1	0.000031
Q3.13	16	3	13	+/-4	0.00012
Q2.20	22	2	20	+/-2	0.00000095
Q1.21	22	1	21	+/-1	0.00000048

3. Ulazne Promenljive

Promenljiva	Format	Bitova	Opseg	Napomena
gx, gy, gz	Q5.11	16	+/-16 deg/s	Gyroscope
ax, ay, az	Q2.14	16	+/-2 g	Accelerometer
halfGravX/Y/Z	Q1.15	16	+/-1	Iz SW (Section 4)
deltaTime	Q1.15	16	0-1	Vrednost 0.01
rampedGain	Q1.15	16	0-1	Vrednost 0.5

4. Medjurezultati (Section 5-7)

Promenljiva	Format	Bitova	Operacija
accelMagSq	Q3.13	16	$ax^2 + ay^2 + az^2$
accelInvMag	Q3.13	16	LUT + Newton-Raphson
normAccelX/Y/Z	Q2.14	16	accel * invMag
crossX/Y/Z	Q1.15	16	normAccel x halfGrav
dotProduct	Q1.15	16	normAccel . halfGrav
halfGyroX/Y/Z	Q1.15	16	gyro * (pi/360)
adjHalfGyroX/Y/Z	Q1.15	16	halfGyro + fb*gain

5. Quaternion Promenljive (KRITICNO)

Quaternion se integrise kroz vreme i akumulira gresku. Testiranje je pokazalo da je 22 bita MINIMUM za postizanje greske manje od 0.5 stepeni.

Promenljiva	Format	Bitova	Napomena
qw, qx, qy, qz	Q2.20	22	Quaternion registri
dqw, dqx, dqy, dqz	Q1.21	22	Quaternion derivativ
dq * dt	Q1.21	22	Delta za integraciju

Greska u zavisnosti od broja bitova (2100 uzoraka):

Bitova	Q Format	Euler greska
16	Q2.14 / Q1.15	> 2 stepena
18	Q2.16 / Q1.17	~ 0.5 stepena
20	Q2.18 / Q1.19	~ 0.1 stepena
22	Q2.20 / Q1.21	< 0.01 stepena

6. Medjuproizvodi Mnozenja

Pri mnozenju dva fixed-point broja, rezultat ima sirinu jednaku zbiru sirina operanada. Ovi medjuproizvodi se zatim seku na zeljenu sirinu.

Operacija	Ulaz 1	Ulaz 2	Proizvod	Rezultat
ax * ax	Q2.14 (16b)	Q2.14 (16b)	Q4.28 (32b)	Q3.13 (16b)
ax * invMag	Q2.14 (16b)	Q3.13 (16b)	Q5.27 (32b)	Q2.14 (16b)
normA * halfG	Q2.14 (16b)	Q1.15 (16b)	Q3.29 (32b)	Q1.15 (16b)
gx * (pi/360)	Q5.11 (16b)	Q1.15 (16b)	Q6.26 (32b)	Q1.15 (16b)
fb * gain	Q1.15 (16b)	Q1.15 (16b)	Q2.30 (32b)	Q1.15 (16b)
qx * adjGyro	Q2.20 (22b)	Q1.15 (16b)	Q3.35 (38b)	Q1.21 (22b)
dq * dt	Q1.21 (22b)	Q1.15 (16b)	Q2.36 (38b)	Q1.21 (22b)

Napomena: DSP48E1 u Zynq-u podrzava 18x25 bit mnozenje (43 bita proizvod). Najveci proizvod u nasem algoritmu je 38 bita, sto staje u DSP.

7. Inverse Square Root Implementacija

InvSqrt se implementira kombinacijom LUT-a i jedne Newton-Raphson iteracije.

Specifikacija:

Parametar	Vrednost
Velicina LUT-a	512 ulaza
Ulazni opseg	[0.1, 4.0] (Q3.13)
Izlazni opseg	[0.5, 3.16] (Q3.13)
Indeksiranje	Linearno mapiranje
Refinement	1 Newton-Raphson iteracija
Greska	< 0.02%

Newton-Raphson formula:

$$y_{\text{new}} = y * (1.5 - 0.5 * x * y * y)$$

8. Konstante

Konstanta	Float vrednost	Format	Fixed vrednost
pi/360	0.008726646	Q1.15	286
dt	0.01	Q1.15	328
gain	0.5	Q1.15	16384
1.5 (NR)	1.5	Q3.13	12288
0.5 (NR)	0.5	Q3.13	4096

9. Rezultati Verifikacije

Testiranje je izvršeno sa 2100 uzoraka stvarnih senzorskih podataka. Poređenje float reference i fixed-point implementacije:

Metrika	Float	Fixed (22b)	Greska
Roll	3.1519 deg	3.1513 deg	0.0006 deg
Pitch	0.3449 deg	0.3451 deg	0.0002 deg
Yaw	39.3314 deg	39.3347 deg	0.0033 deg
Ukupno	-	-	< 0.01 deg

10. Zakljucak

1. Ulazna kvantizacija (Q5.11 za gyro, Q2.14 za accel) unosi zanemarljivu gresku jer senzori imaju sopstveni sum koji je veci od kvantizacione greske.

2. Medjurezultati u Section 5-7 mogu biti 16 bita jer se greska ne akumulira kroz ove operacije.
3. Quaternion MORA biti 22 bita (Q2.20) zbog akumulacije greske kroz Euler integraciju. Sa 16 bita greska prelazi 2 stepena.
4. Svi medjuproizvodi mnozenja (do 38 bita) staju u DSP48E1 koji podrzava 18x25 bit operacije.
5. InvSqrt implementacija sa 512-entry LUT i jednom Newton-Raphson iteracijom postize gresku manju od 0.02%.