


PARTICIONISANJE



SENSOR predstavlja IMU senzor koji kontinualno generiše sirove podatke (ugaone brzine i ubrzanja). U VP-u je modelovan kao izvor stimulus podataka koji odgovara na TLM read zahteve od SPI kontrolera. Ne inicira ništa sam — pasivno čeka da ga SPI "ispita".

SPI Controller čita podatke sa senzora i čuva ih u internim registrima — ponaša se kao target (slave) na magistrali. CPU ga adresira kroz Interconnect kad želi da preuzme sensor podatke, kao što bi čitao bilo koji AXI peripheral. Ovo odgovara realnom Zybo Z7-10 gde SPI IP core ima svoju adresu u AXI adresnom prostoru.

CPU je jedini master (initiator) u sistemu — jedini koji inicira TLM transakcije prema Interconnect-u. Čita SPI registre, priprema podatke za BRAM, startuje AHRS IP, čeka interrupt, i na kraju normalizuje rezultate i upisuje ih u DDR. Modeluje ARM Cortex-A9 koji živi u PS delu Zybo Z7-10.

DDR Memory privatna memorija CPU-a za čuvanje finalnih normalizovanih kvaterniona nakon obrade. Direktno je vezana za CPU bez prolaska kroz Interconnect, što odgovara realnoj PS DDR magistrali na Zybo-u. Ovde se čuvaju krajnji rezultati simulacije koji se kasnije porede sa referentnim vrednostima.

INTERCONNECT centralna magistrala koja rutira TLM transakcije od CPU-a ka odgovarajućem targetu na osnovu adrese. Sada ima tri targeta: BRAM, AHRS IP i SPI kontroler — svaki sa svojim adresnim opsegom. Odgovara AXI Interconnect IP-u u Vivado block designu.

BRAM deljeni međubafer između CPU-a i AHRS IP akceleratora sa tri jasno odvojena regiona: raw sensorski podaci, HW input buffer i HW output buffer. CPU upisuje pripremljene podatke, AHRS IP ih čita, obrađuje i vraća rezultate nazad. Modelovan sa realnim kašnjenjem od 8ns prema Xilinx UG473.

AHRS IP hardverski akcelerator koji izvršava jezgro Madgwick algoritma (sekcije 5–8) u fixed-point aritmetici. Prima START signal od CPU-a kroz Interconnect, čita ulazne podatke iz BRAM-a, obrađuje ih sa latencijom od 13500 SC_NS i upisuje rezultate nazad. Po završetku šalje interrupt prema CPU-u.

TLM (Transaction Level Modeling) sve strelice označene sa "TLM" predstavljaju apstraktne komunikacione kanale koji prenose transakcije umesto realnih signala na pinovima. Svaka transakcija nosi komandu (READ/WRITE), adresu i podatak — bez modelovanja takt-po-takt detalja kao u RTL-u. Ovo omogućava brzu simulaciju sistema na visokom nivou apstrakcije, što je i cilj VP-a.

INTERRUPT je jednosmerni asinhronizacioni signal koji AHRS IP šalje CPU-u kada završi obradu batch-a. U SystemC/TLM-2.0 VP-u modelovan je kao `sc_event ahrs_done` — AHRS IP poziva `ahrs_done.notify()`, a CPU blokira na `wait(ahrs_done)`. Ovo tačno odgovara realnom hardveru gde AHRS IP (HLS generated core) diže interrupt liniju prema ARM PS-u kroz AXI interrupt kontroler na Zybo-u.