Elektronski fakultet Niš

Seminarski rad iz predmeta PROJEKTOVANJE ELEKTRONSKIH KOLA

Tema rada:

TROBITNI KOMPARATOR, REALIZACIJA ZVUČNE I VERTIKALNE SIGNALIZACIJE JEDNOG PRUŽNOG PRELAZA

Mentor: Prof. Dr Predrag Petković Student: Aleksa Ranđelović broj indeksa 17378

Sadržaj

Uvod u VHDL	3
VHDL kod	4
LIBRARY	5
ENTITY	5
ARCHITECTURE	
Komparator	6
Trobitni komparator	
Realizacija kola na FPGA čipu Cyclone II korišćenjem programa Quartus i Altera DE1 ra	
Arduino	19
Fritzing	21
Projektni zadatak	22
Literatura	27

Uvod u VHDL


VHDL je skraćenica od "VHSIC Hardware Description Language" (u prevodu, VHSIC

jezik za opis hardvera) gde je VHSIC takođe skraćenica od "Very High Speed Integrated velike brzine Circuits" prevodu, integrisana kola veoma rada). Iako prevashodno namenjen za modeliranje hardvera, VHDL je po mnogim svojim karakteristikama sličan konvencionalnim, računarskim programskim jezicima, kao što je to npr: C. U VHDL-u, kao u C-u, postoje promenljive, programska grananja, petlje, funkcije itd. Međutim, između VHDL-a i programskih jezika postoje i značajne razlike, uslovljene njihovom specifičnom namenom. Program napisan na programskom jeziku se kompajlira (uz pomoć kompajlera) i tako prevodi u mašinski kod, koji se može direktno izvršiti na računaru opšte namene. S druge strane, VHDL kod je moguće sintetizovati, pomoću specijalizovanih softvera za hardversku sintezu, odnosno prevesti ga u oblik netliste na osnovu koje je moguće automatski fizički realizovati sistem. Takođe, VHDL opis nekog sistema se može funkcionalno i vremenski simulirati, uz pomoć HDL simulatora, a u cilju verifikacije projekta pre njegove fizičke realizacije

VHDL kod

Svaki kompletan VHDL opis sastoji se iz sledeće tri sekcije: Deklaracija <u>LIBRARY:</u> sadrži spisak biblioteka i/ili delova biblioteka koji se koriste u projektu, npr: ieee, std, work itd.

<u>ENTITY:</u> definiše ulazne i izlazne signale (pinove ili portove) kola. <u>ARCHITECTURE</u>: sadrži VHDL kod koji opisuje ponašanje (tj. funkciju) ili unutrašnju organizaciju (tj. strukturu) kola.



Slika 1 : Struktura VHDL opisa

LIBRARY

Library je kolekcija često korišćenih delova VHDL koda. Biblioteka se sastoji iz jednog ili više paketa (package) koji sadrže funkcije (functions), procedure (procedures), komponente (components), konstante (constants) i definicije tipova podataka (types). Jednom kreirana, biblioteka se može koristiti u drugim projektima ili razmenjivati s drugim projektantima.

LIBRARY ime biblioteke;

USE ime_biblioteke.ime_paketa.delovi_paketa;

ENTITY

Sekcija entity definiše ime kola koje se projektuje i imena i osnovne karakteristike njegovih ulaza i izlaza, tzv. pinova, odnosno portova (ports). Sintaksa deklaracije entiteta je sledećeg oblika:

```
ENTITY ime_entiteta IS

PORT (
ime_porta : smer_signala tip_signala;
ime_porta : smer_signala tip_signala;
...);

END ime_entiteta;
```

ARCHITECTURE

Da bi VHDL opis nekog kola bio potpun, osim entiteta, koji definiše ulaze i izlaze kola, neophodno je napisati još jednu programsku celinu koja se zove arhitektura (arhitecture), a koja će sadržati opis funkcionisanja (ponašanja) ili opis unutrašnje strukture kola. Njena sintaksa je sledeća:

ARCHITECTURE ime_arhitekture OF ime_entiteta IS [deklaracije]
BEGIN
[kod]
END ime_arhitekture

Komparator

Poređenje binarnih brojeva je operacija koja se često koristi u digitalnim sistemima. Kao što znamo, tri osnovna operatora poređenja su:


```
veće - G(X>Y),
jednako - E(X=Y) i
manje - L(X<Y).
```

Takođe, za svaki od ovih operatora postoji komplementarni operator. Operator "veće ili jednako" $(X \ge Y)$ je komplement od "manje", "manje ili jednako" $(X \le Y)$ je komplement od "veće", dok je "različito" $(X \ne Y)$ komplement od "jednako".

Rezultat bilo kog od navedenih operatora je logička promenljiva koja može imati vrednost 0 (netačno) ili 1 (tačno). Za digitalnu realizaciju operatora poređenja koriste se kombinaciona kola koja se zovu komparatori. U opštem slučaju, n-bitni univerzalni komparator poredi dva neoznačena binarna broja i generiše tri binarna rezultata G, E, i, L koji imaju sledeće značenje:

Ako je izlaz G=1, tada je X>Y; E=1 ukazuje na, X=Y, a L=1 na X<Y.


Kombinaciona mreža univerzalnog komparatora bi mogla da se sintetiše na osnovu tabele istinitosti u kojoj bi za svaku kombinaciju n-bitnih operanda X i Y bile navedene vrednosti izlaza G,E i L. Međutim, takva tabela bi bila previše velika, čak i za relativno malo n. Zato je bolji pristup da se logičke funkcije univerzalnog komparatora izvedu direktno, svođenjem poređenja više bitnih brojeva na poređenje njihovih bitova.



Slika 2 : Komparator u digitalnoj logici

Trobitni komparator

Trobitni komparator je kombinaciono kolo koje poredi dva neoznačena trobitna broja.



Slika 3 : Šema trobitnog komparatora u programu LOGISIM.

U VHDL-u trobitni komparator se može opisati ponašanjem i na nivou gejtova.

Pre projektovanja komparatora u VHDL-u prvo je potrebno nacrtati skicu s prikazom nekoliko glavnih delova kola i njihovih veza. Nakon toga, svaki blok je opisivan jednim segmentom VHDL koda. Nakon deklaracije komponente, ona može postati dostupna za korišćenje u drugim delovima VHDL projekta.

Deklaracija komponente sadrži informacije o interfejsu komponente, što podrazumeva ulazne i izlazne portove i druge relevantne parametre komponente. Informacije o komponenti sadržane u deklaraciji komponente su identične onim iz deklaracije entiteta.

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity ispit is
             port(
a: in std_logic_vector (2 downto 0);
b: in std_logic_vector (2 downto 0);
g: out std_logic;
e: out std_logic;
l:out std_logic;
                                                                                                                  -- prvi broj koji se poredi
                                                                                                                -- drugi broj koji se poredi
-- izlaz ukoliko je prvi broj veæi od drugog
-- izlaz ukoliko su brojevi jednaki
-- izlaz ukoliko je prvi broj manji od drugog
       end ispit;
       architecture ispit of ispit is
       COMPONENT inv IS
PORT(a: IN STD_LOGIC; b: OUT STD_LOGIC);
END COMPONENT;
                                                                                                        -- deklaracija komponente NOT kola
       COMPONENT and_kolo IS
PORT(a, b: IN STD_LOGIC; c: OUT STD_LOGIC);
END COMPONENT;
                                                                                                         -- deklaracija komponente AND kola
       COMPONENT xnor_kolo IS
PORT(a,b: IN STD_LOGIC; c: OUT STD_LOGIC);
END COMPONENT;
                                                                                                         -- deklaracija komponente XNOR kola
       COMPONENT or_kolo IS
PORT(a,b: IN STD_LOGIC; c: OUT STD_LOGIC);
END COMPONENT;
                                                                                                         -- deklaracija komponente OR kola
```

Slika 4 : Deklaracija komponenata potrebnih za projektovanje komparatora

```
-- Title
                          : ispit
     -- Design : ispit
-- Author : aleksa
-- Company : Elektronski fakultet
 6 7
     -- File
10
                          : c:\My_Designs\ispitni_projekat\ispit\src\ispit.vhd
     -- Generated : Mon Apr 27 18:47:10 2020

-- From : interface description file

-- By : Itf2Vhdl ver. 1.22
11
12
13
14
15
16
     -- Description :
18
19
20
21
22
23
24
25
26
27
28
     library IEEE;
use IEEE.STD_LOGIC_1164.all;
     ENTITY inv IS
      PORT (a: IN STD_LOGIC; b : OUT STD_LOGIC); END inv;
       ARCHITECTURE inv OF inv IS
       BEGIN
29
                                                                                        -- instanciranje komponente NOT kola
                 b \le NOT a;
       END inv;
```

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
      ENTITY and kolo IS
PORT (a, b: IN STD_LOGIC; c : OUT STD_LOGIC);
END and kolo;
                                                                                              -- instanciranje komponente AND kola
36
37
38
39
40
       ARCHITECTURE and_kolo OF and_kolo IS
       BEGIN
41
42
43
44
                   c \le a AND b;
       END and_kolo;
      library IEEE;
use IEEE.STD_LOGIC_1164.all;
ENTITY xnor_kolo IS
    PORT (a, b: IN STD_LOGIC; c : OUT STD_LOGIC);
END xnor_kolo;
45
46
47
48
49
50
51
52
53
54
55
56
60
61
62
                                                                                               -- instanciranje komponente XNOR kola
       ARCHITECTURE xnor_kolo OF xnor_kolo IS
       BEGIN
                  c <= a XNOR b;
       END xnor_kolo;
      library IEEE;
use IEEE.STD_LOGIC_1164.all;
ENTITY or_kolo IS
    PORT (a, b: IN STD_LOGIC; c : OUT STD_LOGIC);
                                                                                              -- instanciranje komponente OR kola
       END or_kolo;
       ARCHITECTURE or_kolo OF or_kolo IS
                   c \le a \ OR \ b;
       END or_kolo;
65
```


Slika 5 i 6 : Instanciranje komponenata koje se koriste za projektovanje komparatora

Nakon instanciranja i deklaracije vršimo sintezu svih komponenata u kombinaciono kolo koje će uporediti dva trobitna broja. Na sledećoj slici možemo videti kod koji se nalazi u arhitekturi.


```
begin
    INV1: inv PORT MAP(a(2), a2_n);
123
124
125
126
127
130
131
132
133
134
135
136
137
138
140
141
142
143
144
145
146
147
148
149
150
151
              INV2: inv PORT MAP(b(2), b2_n);
INV3: inv PORT MAP(a(1), a1_n);
             INV4: inv PORT MAP(b(1),b1_n);
INV5: inv PORT MAP(a(0),a0_n);
             INV6: inv PORT MAP(b(0),b0 n);
             XNOR1: xnor_kolo PORT MAP(a(2),b(2),x1);
XNOR2: xnor_kolo PORT MAP(a(1),b(1),x2);
             AND1: and kolo PORT MAP(x2,x1,x12);
             AND2: and kolo PORT MAP(a0 n, b(0),l0);
AND3: and kolo PORT MAP(a2 n, b(2),l2);
AND4: and kolo PORT MAP(a1 n, b(1),l1);
                                                                                              -- na osnovu priložene šeme vršimo sintezu komponenata u kombinaciono kolo
             XNOR3: xnor kolo PORT MAP(a(0),b(0),x0);
             AND5: and_kolo PORT MAP(a(0),b0_n,g1);
             AND6: and_kolo PORT MAP(x1,l1,w1)
             AND9: and kolo PORT MAP(x12,10,21);
XNOR4: xnor_kolo PORT MAP(w1,12,c1);
XNOR5: xnor_kolo PORT MAP(c1,z1,l);
             AND7: and_kolo PORT MAP(x12,x0,e);
             INV7: inv PORT MAP(g1,g1_n);
             AND8: and_kolo PORT MAP(x12,g1_n,c2);
             OR1: or_kolo PORT MAP(w1, l2, w);
             XNOR6: xnor_kolo PORT MAP(w,c2,g);
       end ispit;
```

Slika 7 : VHDL opis trobitnog komparatora na nivou gejtova


Sada, kada smo završili pisanje koda, sledi provera i ispitivanje grešaka. Ukoliko one ne postoje, verifikujemo ispravnost opisa kola simulacijom. Na sledećim slikama prikazani su rezulati simulacije poređenja dva trobitna broja, kada je jedan veći od drugog i kada su oni jednaki.




Slika 8 : Za vrednosti brojeva a = 000 i b = 110 signal na izlazu je l=1.




Slika 9 : Za vrednosti brojeva a = 001 i b = 001 signal na izlazu je e = 1.




Slika 10 : Za vrednosti brojeva a = 010 i b = 000 signal na izlazu je g = 1.



Slika 11 : Promena vrednosti brojeva u 400 ns.



Slika 12 : Za vrednosti brojeva a = 100 i b = 111 signal na izlazu je l = 1.



Slika 13 : Za vrednosti brojeva a = 100 i b = 000 signal na izlazu je g = 1.

Simulacija će se završiti nakon 1000ns, nakon čega možemo videti ponašanje našeg kola za različite vrednosti brojeva A i B.


Realizacija kola na FPGA čipu Cyclone II korišćenjem programa Quartus i Altera DE1 razvojne ploče

Da bi se programabilne logičke komponente programirale, odnosno da bi im se ugradila željena funkcija, neophodno je korišćenje odgovarajućih softverskih alata. Postoje dva ključna koraka u projektovanju PLD, a to su strukturna faza projektovanja i fizičko projektovanje.


Strukturna faza projektovanja je faza u kojoj se opisuje šta kolo radi i na osnovu toga softver sintetizuje logičku sturkturu.

Pod fizičkim projektovanjem se podrazumeva prenos projekta na hardver. Za ovaj zadatak upotrebićemo Quartus.

Da bi se počelo sa programiranjem FPGA, neophodno je opisati Sledeći korak predstavlja prevođenje VHDL projekat treba da radi. logičke strukture fizički postoje konkretnom koje u **FPGA** kolu, odnosno automatska sinteza.




Slika 14: Rezultat nakon prevođenja




Slika 15 : Rezultat sinteze kola

Aktivacijom prozora chip planner možemo videti fizički raspored blokova na FPGA. Sledeći korak u programiranju PLD-a, trobitnog komparatora, je da uz pomoć pin planner-a odredimo pinove koji će se koristiti u realizaciji.




Slika 16: Pin Planner



Slika 17: Chip planner


I na kraju, poslednji korak je programiranje FPGA koje se postiže korišćenjem alata Progremmer. U prozoru treba selektovati opciju Add File. U novootvorenom prozoru za pretraživanje, sa nazivom Select Programming, prikazuju se svi raspoloživi fajlovi sa nastavkom .sof. Oni sadrže sve potrebne informacije o projektu, a FPGA se programira aktiviranjem dugmeta Start.



Slika 18 : Programiranje FPGA

Arduino

Arduino je open-source platforma za kreiranje elektronskih projekata. Arduino sadrži i fizičku ploču koja se može programirati (koja se često naziva mikrokontrolerom), ali i softver, odnosno IDE, koji pokreće računar, a koristi se i za pisanje i unošenje kompjuterskog koda na fizičku ploču. Arduino platforma je postala prilično popularna među onima koji tek ulaze u svet elektronike, i to s dobrim razlogom. Za razliku od prethodnih ploča koje se mogu programirati, Arduino ne zahteva poseban hardver - možemo prosto koristiti USB kabl. Pored toga, Arduino koristi pojednostavljenu verziju C++ jezika što ga čini još lakšim za naučiti. Na kraju, Arduino je sastavljen na takav način da čini funkcije mikrokontrolera još pritupačnijim. Arduino hardver i softver je namenjen umetnicima, dizajnerima, laicima, hakerima, novajlijama i svima ostalima koji su zainteresovani za stvaranje interaktivnih obejakta i okoline. Arduino se može povezati sa dugmićima, LED diodama, pa čak i sa vašim pametnim telefonom ili televizorom. Ovakva pratktičnost, uz činjenicu da je Arduino softver besplatan, dok su hardverske ploče prilično jeftine, a pored toga je i lako naučiti kako se koriste softver i hardver je dovelo do stvaranja velike zajednice korisnika koji su doprineli kodu i objavili instrukcije za veliki broj Arduino projekata. Srce Arduino pločice je mikrokontroler. Skoro sve ostalo što postoji na pločici služi za njeno napajanje i omogućavanje njene komunikacije s računarom. Mikrokontroler je u suštini mali računar na čipu. On ima procesor, jedan ili dva kilobajta RAM memorije za skladištenje podataka, nekoliko kilobajta fleš memorije i ima ulazne i izlazne pinove. Ti U/I pinovi povezuju mikrokontroler s ostatkom elektronike. Ulazi mogu biti digitalni i analogni. To otvara mogućnost povezivanja mnogih vrsta senzora - za svetlost, temperaturu, zvuk itd. Izlazi takođe mogu biti analogni i digitalni, odnosno, možemo podesiti da određeni pin bude uključen ili isključen (5 volti odnosno 0 volti) i tako uključivati ili isključivati LED diode, a izlaz možemo koristiti i za upravljanje uređajima veće snage kao što su motori.




Slika 19: Mikrokontroler


Arduino Uno je pločica za razvoj mikrokontrolera. Kod Arduino Uno pločice pinovi su grupisani u tri grupe, i to:

- 14 digitalnih pinova


- 6 analognih pinova
- Napajanje



Slika 20 : Arduino Uno platforma



Slika 21 : ATmega328 Mikrokontroler



Slika 22: Arduino uno šema

Fritzing

Fritzing je besplatan dizajn program koji se koristi za kreiranje strujnih kola na ploči, kreiranje šema, kao i za razvijanje PCB-a. Fritzing je napravljen tako da koristi vektorske slike koje omogućavaju kreiranje kola sa kvalitetnim izgledom. Iako Fritzing koristi mnoge popularne komponente, kao što su Arduino ploče, takođe je namenjen hobistima i ljudima koji ga neće koristiti profesionalno. Zajedno sa besplatnim karakteristikama dizajna, takođe postoji forum i stranica za projekte gde korisnici mogu otpremiti svoje projekte. Fritzing razvojno okruženje ima 4 glavna prozora i to su: Breadboard, Schematic, PCB i Code.

Projektni zadatak

Tema projektnog zadatka je - realizovati zvučnu i vertikalnu signalizaciju jednog pružnog prelaza. Komponente koje koristimo za uspešnu realizaciju ovog zadatka su LED diode, senzor, servo motor i zujalica.

```
Untitled Sketch.fzz - Fritzing - [PCB View]
File Edit Code View Window Help
                                                      -w- Schematic
                                                                                 ES PCB
                           IIII Breadboard
   Untitled.ino
 Winclude <Servo.h>
 float duration_us, distance_om;
  Servol.attach(servoPin1):
   old rampaDole() {
Servol.write(180)
     d Semafor(int vreme, int pauza, bool zujalica) { //funkcija za rad semafora i zujalice
      if(zujelica == true) {
    digitalWrite(buzzerPin, HIGH);
      delay(pauza);
      if(zujelice == true) {
     siglt=lWrite(buzzerPin, LOW);
```

Slika 23 : Kod


Na samom početku koda, uključujemo biblioteku za servo. Nakon uključivanja biblioteke, definišemo nazive pinova, pa će se tako npr. pin pod rednim brojem 10 zvati ledPin1L, trigPin pin broi Kreiranjem klase Servol, možemo pristupati svim funkcijama ove biblioteke. U delu koda koji počinje sa void setup() postavljamo početne vrednosti, odnosno definišemo koji će nam pinovi biti ulazni, a koji izlazni (npr. ledPin1L će biti izlazni pin, dok će echoPin biti ulazni). Linijom koda Servol.attach(servoPin1) smo definisali gde ćemo povezati servo motor i na početku našeg programa postavljamo rampu tako da je ona podignuta. Uz pomoć funkicje voidrampaDole() vršimo spuštanje rampe, tako što će servo motor zauzeti određeni položaj. Suprotno od ove funkcije imamo funkciju voidrampaGore() koja podiže rampu servo motor će zauzeti drugi ugao.

Dalje kroz kod, dolazimo do funkcije koja nam služi za rad semafora i zujalice, kojom preko for petlje vršimo paljenje i gašenje led diode (semafor) i zujalice. Ako korisnik zada vreme=5, pauza 1000 i true za zujalicu, važi sledeće: pali se po jedna dioda za svaki semafor kao i zujalica, nakon pauze od 1000ms, zujalica se gasi i menjaju se diode koje svetle, odnosno one diode koje su bile ugašene sada se pale i obrnuto, sve to prolazi kroz petlju, broj prolazaka zavisi od vremena koje je korisnik zadao.


```
Untitled Sketch.fzz - Fritzing - [PCB View]
  File Edit Code View Window
                                                                                                                                            PCB
      Welcome
                                               IIII Breadboard
                                                                                              -w- Schematic
                                                                                                                                                                                          <> Code
       Untitled.ino
           ial(begin(9600);
   void rampaDole() {
  Servo1.write(180);
   void rampaGore() {
   Servol.write(90);
   void Semafor(int vreme, int pauza, bool zujalica) ( //funkcija za rad semafora i zujalice
       int a = 0;
for(a = 0; a <= vreme; a++) {
    digitalWrite(ledPinlL, HIGH);
    digitalWrite(ledPin2R, HIGH);
    digitalWrite(ledPin1R, LOW);
    digitalWrite(ledPin2L, LOW);
</pre>
           if(zujalica == true) {
   digitalWrite(buzzerPin, HIGH);
           delay(pauza);
           if(zujalica == true) {
    digitalWrite(buzzerPin, LOW);
                              ite(ledPin1R, HIGH);
ite(ledPin2L, HIGH);
lte(ledPin1L, LOW);
ite(ledPin2R, LOW);
                lay(pauza);
                             e(ledPin1R, LOW);
                              e(ledPin2L, LOW);
e(ledPin1L, LOW);
e(ledPin2R, LOW);
   void loop() {
  digitalWrite(trigPin, HIGH);
  delayWicroseconds(10);
  digitalWrite(trigPin, LOW);
  duration_us = pulseIn(echoPin, HIGH);
  distance_cm = 0.017 * duration_us;
     if (distance_cm < 7.0) {
   Semafor(5, 500, true);
   rampaDole();
   Semafor(12, 500, true);</pre>
       rampaGore();
Semafor(3, 500, false);
```

Slika 24: Kod


Void loop predstavlja glavni program i on ne prestaje sa izvršavanjem. Uz pomoć formule distance_cm = 0.017 * duration_us senzor određuje daljinu, pa uz pomoć if petlje ispitujemo da li je ta distanca manja od 7cm, u slučaju da jeste, dolazimo do paljenja semafora i spuštanja rampe, u slučaju da je distanca veća od 7cm, semafori ne rade, rampa je podignuta i omogućeno je normalno odvijanje saobraćaja preko pružnog prelaza.



Slika 25 : PCB



Slika 26 : Šema



Slika 27 : Ploča

Povezivanje dioda, senzora i servo motora sa pinovima na Arduino platformi vršimo na osnovu toga kako je definisano u našem kodu.

Literatura

- 1. http://leda.elfak.ni.ac.rs/education/PEK Elektronika/PEK EKS main.h
- 2. http://leda.elfak.ni.ac.rs/education/PEK_Elektronika/literatura/predavan ja%20EKS/2019-20/05/VHDL%20primena%20u%20sintezi.pdf
- 3. http://leda.elfak.ni.ac.rs/education/PEK Elektronika/literatura/predavan ja%20ELE%20(EKS)/vezbe_VLSI_1.pdf
- 4. http://leda.elfak.ni.ac.rs/education/PEK Elektronika/literatura/predavan ja%20ELE%20(EKS)/vezbe VLSI 2.pdf
- 5. P.Petković, M. Andrejević Stošović, M. Milić, D. Mirković Praktikum laboratorijskih vežbi iz predmeta Projektovanje elektronskih kola i Projektovanje digitalnih elektronskih kola, Poglavlje Projektovanje elektronskih kola