

ФАКУЛЬТЕТ «Информатика и системы управления»

# Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

#### «Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

КАФЕДРА «Программное обеспечение ЭВМ и информационные технологии» (ИУ7)  НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.04 «Программная инженерия»				
ОТЧЕТ				
по лабораторной работе $N\!\!\!^{}_{2}$ $5$				

Название	звание Разработка ускорителей вычислений средствами САПР			
	высокоуровневого синтеза Xilinx Vitis HLS	_		
Дисциплина	Архитектура элекронно-вычислительных маш	ин		
Студент:			Зайцева А. А. (Вариант 6)	
	подпись, ,	дата	Фамилия, И.О.	
Преподавател	ıь:		Попов А. Ю	
	подпись, ,	дата	Фамилия, И. О.	

## Цель работы

Изучение методики и технологии синтеза аппаратных устройств ускорения вычислений по описаниям на языках высокого уровня.

В ходе лабораторной работы рассматривается маршрут проектирования устройств, представленных в виде синтаксических конструкций ЯВУ C/C++, изучаются принципы работы IDE Xilinx Vitis HLS и методика анализа и отладки устройств.

В ходе работы необходимо разработать ускоритель вычислений по индивидуальному заданию, разработать код для тестирования ускорителя, реализовать ускоритель с помощью средств высоко-уровненного синтеза, выполнить его отладку.

### 1 Практическая часть

На рисунках 1.1-1.4 приведены файлы функций ядра на основе индивидуального задания.

```
- -

    app_no_pragm... 

    □ app_pipeline...

                                       app_unrolled...
                                                          app_pipe_un...
  1
    extern "C" {
  29 void var006_no_pragmas(int* c, const int* a, const int* b, const int len) {
         int minB = b[0];
  3
         for (int i = 1; i < len; i++) {
  4
               if (minB > b[i]) {
  5
  6
                     minB = b[i];
  7
  8
         }
  9
         int acc = 0;
         for(int i=0; i < len; i++){
 10
            acc += a[i] * minB;
 11
12
            c[i] = acc;
         }
 13
14 }
 15 }
```

Рисунок 1.1 – Не оптимизированный цикл

```
app_no_pragm...

    app_pipeline... 
    □ app_unrolled...

                                                       app_pipe_un...
  1 extern "C" {
  29 void var006_pipelined(int* c, const int* a, const int* b, const int len) {
  3
        int minB = b[0];
         for (int i = 1; i < len; i++) {
  4
               #pragma HLS PIPELINE
  5
               if (minB > b[i]) {
  6
  7
                    minB = b[i];
 8
        }
 9
 10
        int acc = 0;
 11
         for(int i=0; i < len; i++){
 12
            #pragma HLS PIPELINE
 13
            acc += a[i] * minB;
14
            c[i] = acc;
 15
16 }
17 }
18
```

Рисунок 1.2 - Конвейерная организация цикла

```
- -

    app_unrolled... 
    □ app_pipe_un...

app_no_pragm...
                   app_pipeline...
  1 extern "C" {
  29 void var006 unrolled(int* c, const int* a, const int* b, const int len) {
         int minB = b[0];
 3
         for (int i = 1; i < len; i++) {
 4
 5
               #pragma HLS UNROLL factor=2
  6
               if (minB > b[i]) {
  7
                    minB = b[i];
  8
        }
 9
 10
        int acc = 0;
         for(int i=0; i < len; i++){
 11
            #pragma HLS UNROLL factor=2
 12
 13
            acc += a[i] * minB;
            c[i] = acc;
 14
 15
        }
 16 }
 17 }
 18
```

Рисунок 1.3 – Частично развернутый цикл

```
app_pipeline... app_unrolled...
                                                      ☑ app_pipe_un... 🛭
@ app_no_pragm...
 1 extern "C" {
 29 void var006 pipe_unroll(int* c, const int* a, const int* b, const int len) {
 3
        int minB = b[0];
        for (int i = 1; i < len; i++) {
 5
              #pragma HLS PIPELINE
 6
              #pragma HLS UNROLL factor=2
              if (minB > b[i]) {
 8
                   minB = b[i];
 9
 10
        }
 11
        int acc = 0;
        for(int i=0; i < len; i++){
 12
 13
           #pragma HLS PIPELINE
 14
           #pragma HLS UNROLL factor=2
 15
           acc += a[i] * minB;
16
           c[i] = acc;
17
18 }
19 }
20
```

Рисунок 1.4 – Конвейерный и частично развернутый цикл

Ha рисунке 1.5 приведены результаты рабты приложения в режиме Emulation-SW.




Рисунок 1.5 – Результаты рабты приложения в режиме Emulation-SW

Ha рисунке 1.6 приведена копия экрана Assistant View для сборки Emulation-HW.




Рисунок 1.6 – Копия экрана Assistant View для сборки Emulation-HW

На рисунках 1.7-1.8 приведены результаты работы приложения в режиме Emulation-HW.




Рисунок 1.7 – Результаты работы приложения в режиме Emulation-HW (Начало)




Рисунок 1.8 – Результаты работы приложения в режиме Emulation-HW (Продолжение)

Ha рисунке 1.9 приведено окно внутрисхемного отладчика Vivado для сборки в режиме Emulation-HW.




Рисунок 1.9 – Окно внутрисхемного отладчика Vivado для сборки в режиме Emulation-HW

На рисунке 1.10 приведены результаты работы приложения в режиме Hardware.




Рисунок 1.10 – Результаты работы приложения в режиме Hardware

На рисунке 1.11 приведена копия экрана для вкладки «Summary».




Рисунок 1.11 – Копия экрана для вкладки «Summary»

На рисунке 1.12 приведена копия экрана для вкладки «System Diagram».




Рисунок 1.12 – Копия экрана для вкладки «System Diagram»

На рисунке 1.13 приведена копия экрана для вкладки «Platform Diagram».




Рисунок 1.13 – Копия экрана для вкладки «Platform Diagram»

Ha рисунках 1.14-1.15 приведены копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app по pragmas.



Рисунок 1.14 — Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app\_no\_pragmas (Начало)



Рисунок 1.15 – Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app\_no\_pragmas (Продолжение)

Ha рисунках 1.16-1.17 приведены копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app pipelined.




Рисунок 1.16 – Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app\_pipelined (Начало)




Рисунок 1.17 – Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app pipelined (Продолжение)

Ha рисунках 1.20-1.21 приведены копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app unrolled.




Рисунок 1.18 – Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app\_unrolled (Начало)




Рисунок 1.19 – Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app unrolled (Продолжение)

Ha рисунках 1.18-1.19 приведены копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app pipe unroll.




Рисунок 1.20 – Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app\_pipe\_unroll (Начало)




Рисунок 1.21 – Копии экрана для вкладки «HLS Synthesis» для ядра сборки Hardware app pipe unroll (Продолжение)

Из рисунка 1.10 можно сделать вывод о том, что наибольшее время выполнения, как и ожидалось, у цикла без оптимизаций.

Далее идет частично развернутый цикл, так как в нем все развернутые итерации выполняются параллельно и количество итераций уменьшается.

Наименьшее время выполнения было достигнуто при конвейерной обработке цикла, так как внутри цикла не оказалось зависимости по данным и цикл имел возможность начинать последующие итерации менее чем за три такта.

Одновременное применение конвейеризации и частичного развертывания тела цикла позволило ускорить обработку по сравнению с применением только развертывания тела, однако уступило по времени организации, при которой использовалась только конвейерная организация. Это, вероятно, вызвано неудачно подобранными параметрами развертывания, что вызвало замедление загрузки данных из памяти.

#### Заключение

В результате выполнения работы были изучены методики и технологии синтеза аппаратных устройств ускорения вычислений по описаниям на языках высокого уровня.

Был рассмотрен маршрут проектирования устройств, представленных в виде синтаксических конструкций ЯВУ C/C++, изучены принципы работы IDE Xilinx Vitis HLS и методика анализа и отладки устройств.

Был разработан ускоритель вычислений по индивидуальному заданию, разработан код для тестирования ускорителя, реализован ускоритель с помощью средств высоко-уровненного синтеза, выполнена его отладка.