1. Конвейер МП 80286 состоит из следующих блоков: блок инструкций (Instruction Fetch), блок декодирования (Instruction Decode), блок выполнения (Execution), блок доступа к памяти (Memory Access) и блок записи результата (Write Back).
2. В конвейер МП Intel-486 был добавлен блок предвыборки (Prefetch) для загрузки инструкций из памяти впереди их фактического использования. Это было сделано для увеличения производительности и предварительной подготовки инструкций к выполнению.
3. Под суперскалярной архитектурой понимают архитектуру процессора, способную выполнять несколько инструкций за такт. В суперскалярной архитектуре параллельное выполнение инструкций достигается с помощью использования множества исполнительных блоков и предварительного выбора инструкций, которые могут быть выполнены параллельно.
4. Термин "динамическое исполнение программы" объединяет способы обработки данных, такие как предсказание ветвлений, исполнение вне порядка (out-of-order execution) и исполнение с пропуском инструкций (instruction skipping). Все эти методы направлены на увеличение производительности путем улучшения использования ресурсов процессора и минимизации ожидания данных.
5. Внутренняя RISC-архитектура ЦП Pentium Pro основана на идеях Reduced Instruction Set Computer (RISC) и включает в себя простой и эффективный набор инструкций, пайплайн, большой объем кэш-памяти и набор регистров.
6. Отклонение от принципов фон Неймана наблюдается в работе процессоров с архитектурой VLIW (Very Long Instruction Word) или EPIC (Explicitly Parallel Instruction Computing). Это проявляется в выполнении нескольких инструкций одновременно без необходимости предварительного определения зависимостей между инструкциями.
7. Преимущество использования двойной независимой шины состоит в возможности одновременной передачи данных и команд, что увеличивает пропускную способность и общую производительность системы.
8. В архитектуре процессора Pentium III по сравнению с Pentium MMX появилось несколько новых особенностей, включая больший объем кэш-памяти, более высокие тактовые частоты, улучшенное предсказание ветвлений, расширенные возможности SIMD-инструкций (Single Instruction, Multiple Data) и поддержка новых инструкций, таких как SSE (Streaming SIMD Extensions).
9. Особенности Net Burst-архитектуры включают длинный конвейер (до 20 стадий), высокую тактовую частоту, гибкую микроархитектуру с поддержкой гиперпоточности и большой объем кэш-памяти. Эта архитектура была использована в процессорах Intel Pentium 4 и Pentium D.