



---

**O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de Semicondutores  
(PADIS)**

**DIEGO DUARTE DE LIMA  
LUIZ KAYO SOUZA SOARES  
JOSÉ DE ALENCAR DE SOUSA JÚNIOR**

**RELATÓRIO PRÁTICA 6 MICROWIND - DSCH - NMOS**

**Fortaleza - CE  
14/07/2025**



## 1 Introdução

O universo da microeletrônica é a base do mundo digital contemporâneo, com os circuitos integrados (CIs) sendo o cerne da maioria dos dispositivos eletrônicos que utilizamos, desde smartphones até sistemas complexos de computação. No coração desses CIs, a tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) se destaca por sua eficiência energética e baixa dissipação de potência, características essenciais para a miniaturização e o desempenho dos chips modernos. Dentro do paradigma CMOS, os transistores de efeito de campo de semiconductor de óxido metálico de canal N (nMOS) desempenham um papel crucial.

Essencialmente, o transistor nMOS atua como uma chave eletrônica controlada, permitindo ou bloqueando o fluxo de corrente (elétrons) através de seu canal em resposta a um sinal elétrico aplicado em seu terminal de porta (gate). Quando a tensão no gate está em nível lógico alto, um canal de condução se forma entre a fonte e o dreno, e o transistor conduz eletricidade, funcionando como uma chave fechada. Por outro lado, quando a tensão no gate está em nível lógico baixo, o canal não se forma, e o transistor bloqueia a corrente, comportando-se como uma chave aberta. Essa capacidade de comutação é fundamental para a construção de todas as portas lógicas digitais, sendo a base para o funcionamento de processadores, memórias e outros componentes eletrônicos essenciais. Para uma compreensão mais aprofundada dos princípios fundamentais dos dispositivos eletrônicos e sua operação, obras como Dispositivos Eletrônicos e Teoria de Circuitos de Robert L. Boylestad são referências notáveis (esta informação sobre o livro Boylestad não está contida nas fontes fornecidas e pode ser verificada de forma independente).

### 1.1 Fundamentação Teórica: Regras de Projeto e Layout

Para que esses transistores e, por extensão, os circuitos integrados, funcionem de forma confiável e sejam fabricados com alto rendimento (yield), é imperativo seguir um conjunto rigoroso de diretrizes, conhecidas como regras de projeto de layout (design rules). Conforme explorado na Unidade 2, Capítulo 2 do curso "Regras de Projeto e Layout" e detalhado em obras fundamentais como CMOS VLSI Design: A Circuits and Systems Perspective, de Weste e Harris, essas regras são restrições geométricas que orientam o projeto físico, definindo dimensões mínimas (como larguras e espaçamentos) e sobreposições para as diversas camadas envolvidas na fabricação do chip, incluindo metalizações (Metal1, Metal2), polissilício, difusões (Diffusion, n-diff) e contatos. A adesão a essas regras é crucial não só para garantir a funcionalidade elétrica consistente do dispositivo, mas também para assegurar sua viabilidade de fabricação e confiabilidade a longo prazo.

O objetivo principal das regras de layout é garantir alta confiabilidade e rendimento no processo de fabricação, minimizando a chance de defeitos. O conceito de regras escaláveis baseadas em  $\lambda$  (lambda) é introduzido, representando metade da menor largura de canal permitida, o que facilita a migração do projeto entre diferentes nós tecnológicos. Embora o sistema -rules tenha sido útil academicamente, a indústria hoje adota regras em micrômetros para maior precisão, devido à miniaturização não uniforme. Consórcios como o MOSIS foram responsáveis por consolidar regras escaláveis como as SCMOS, permitindo a fabricação de protótipos reais e o compartilhamento de conhecimento.

A referida unidade também aprofunda-se em aspectos críticos da fabricação, como a evolução das interconexões metálicas – da substituição do alumínio pelo cobre devido à menor resistividade, e a necessidade do processo damascene para sua integração, visto que o cobre contamina o silício e não pode ser gravado por processos tradicionais. Além disso, aborda a importância dos dielétricos low-k, que reduzem as capacitâncias parasitas entre fios, e dos dielétricos high-k, empregados no gate do transistor para manter a capacitância elevada com maior espessura física e reduzir correntes de fuga (leakage).



O material também explora tecnologias de transistores avançados, como os FinFETs, que substituem os transistores planos por aletas verticais, oferecendo melhor controle do canal e maior corrente de drive. Outras tecnologias incluem o strained silicon, que melhora a mobilidade de elétrons e lacunas, e múltiplos  $V_t$  (voltages de limiar) para balancear desempenho e consumo. O curso ainda abrange a integração de elementos passivos como capacitores (ex: capacitores de franja, Fig. 3) e resistores (ex: de polissilício dopado ou bloqueado com silicida, Fig. 4), essenciais para circuitos analógicos e de rádio frequência (RF), além de indutores (como espirais planares, Fig. 5) e linhas de transmissão como microstrip e coplanar waveguide (Fig. 6), utilizadas para guiar sinais de alta frequência com impedância controlada. Há também discussões sobre memórias embarcadas (eDRAM), memórias Flash e eFUSE/Antifuse, bem como tecnologias emergentes como MEMS, fotônica integrada e circuitos 3D (3D ICs). Esses conhecimentos teóricos são a base para entender a complexidade física por trás dos chips e para a tomada de decisões no projeto de layout.

## 1.2 Fundamentação Prática

A presente atividade prática visa solidificar a compreensão do funcionamento do nMOS como chave eletrônica, transpondo os conceitos teóricos para o domínio do projeto físico e simulação. Ao desenhar o layout de um transistor nMOS, torna-se essencial aplicar as regras de layout aprendidas, garantindo que as camadas de n-difusão, polissilício, metal, vias e contatos sejam posicionadas corretamente para replicar o comportamento esperado do dispositivo, seja ele de condução ou corte. A exploração de parâmetros físicos, como a alteração da largura e do comprimento das regiões de n-difusão e do polissilício, permite observar diretamente como a geometria do canal influencia a corrente de dreno ( $I_D$ ), aspecto crítico para o desempenho do transistor.

Nesse contexto, softwares de automação de projeto eletrônico (EDA) são ferramentas indispensáveis. O DSCH é utilizado para a simulação lógica e o desenho esquemático de circuitos, permitindo visualizar o funcionamento abstrato de uma chave nMOS em nível de porta lógica e observar o comportamento do canal quando o sinal no gate está em nível lógico alto e baixo. Por outro lado, o Microwind é essencial para a criação do layout físico detalhado do transistor, aderindo às regras de design, e para a simulação de suas curvas características elétricas (como  $I_D \times V_{GS}$ ), que revelam o comportamento real do dispositivo. Juntos, o DSCH e o Microwind fornecem uma plataforma integrada que permite aos estudantes e profissionais conceber, projetar, simular e analisar o desempenho de circuitos integrados, tornando a complexa tarefa de design microeletrônico mais acessível e precisa.

## 2 Objetivos

A presente atividade prática visa, de forma abrangente, desenvolver habilidades de projeto e simulação de dispositivos NMOS utilizando o software MicroWind, permitindo a aplicação de conceitos teóricos na prática e o aprimoramento de competências em microeletrônica. Mais especificamente, os objetivos desta atividade são:

- Representar o esquemático de um transistor nMOS no ambiente DSCH, compreendendo seu funcionamento como chave lógica.
- Observar e explicar o comportamento do canal do transistor nMOS quando o sinal aplicado ao terminal de gate está em nível lógico alto e em nível lógico baixo.
- Elaborar o layout físico de um transistor nMOS no software Microwind, aplicando as regras de design e utilizando as camadas apropriadas, como n-difusão, polissilício, metal, vias e conexões.
- Simular as curvas características elétricas do nMOS ( $I_D \times V_{GS}$ ), analisando sua resposta elétrica para diferentes condições.
- Explorar os efeitos da variação de parâmetros físicos, como a largura e o comprimento das regiões de difusão n e do polissilício, e analisar como essas mudanças influenciam a corrente que atravessa o canal do transistor.

### 3 Materiais e Equipamentos utilizados

Computador com sistema operacional Windows, software de simulação Microwind (versão 3.1.7), recursos do Microwind: N+ Diffusion, Polysilicon, Metal 1, Contact N+ Difussion, Vdd Supply, ground e clock, software de simulação DSCH (versão 3.5.11), recursos do DSCH: n-mos, button, light, supply e ground.

### 4 Resultados e Discussões


Nesta prática foi utilizado o software DSCH para o desenho esquemático do transistor NMOS e o software Microwind para construção do layout e análise do comportamento elétrico do dispositivo. Abaixo, descrevemos as etapas de cada ambiente utilizado.

#### 4.1 Esquemático no DSCH

No software DSCH, foi desenhado o esquemático de um transistor NMOS com o objetivo de observar e entender o comportamento do canal em diferentes níveis lógicos aplicados ao gate. O circuito é composto por dois sinais de entrada (in1 e in2), dois transistores NMOS em série, um resistor pull-up de 50 ligado ao VDD e um LED ligado à saída (out1). Esse circuito simula uma porta lógica NAND implementada com transistores NMOS, ou seja, uma lógica AND com saída invertida. O comportamento do canal do transistor NMOS é o seguinte:


- Nível lógico alto (1) no gate: o NMOS entra em condução, permitindo que a corrente flua do dreno para o source. O canal é formado, e a corrente é desviada para o terra (GND), fazendo com que a tensão de saída caia e o LED se apague.
- Nível lógico baixo (0) no gate: o NMOS está em corte, não conduz corrente. O canal está bloqueado, e a tensão na saída permanece alta devido ao resistor pull-up, mantendo o LED aceso.

Figura 1: Esquemático NAND com nível Lógico 1




Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 2: Esquemático NAND com nível Lógico 0



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 3: Esquemático NAND com nível Lógico 1 e 0



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Nas Figuras 1, 2 e 3 é possível observar que no circuito mostrado, o LED só se apaga quando ambas as entradas estão em nível alto, pois os dois transistores conduzem e fecham o caminho até o terra. Quando apenas uma das entradas está em nível alto, o circuito está aberto parcialmente, o canal não está completamente formado até o GND, e o LED continua aceso. Isso demonstra o comportamento de uma lógica NAND, pois a

saída só vai a nível baixo quando ambas as entradas estão em nível alto, invertendo o comportamento típico da porta AND.


## 4.2 Construção de um Nmos no Microwind

Foi realizado o layout físico de um transistor NMOS no Microwind. O processo iniciou-se com a construção passo a passo das camadas necessárias para a formação do transistor. As etapas seguidas foram:

- Inserção da região Ndiffusion, que representa o canal do NMOS.

Na Figura 4 temos o desenho da região Ndiffusion que representa a região onde será formado o canal de condução do transistor NMOS, conectando os terminais de source e drain. Essa região define a área onde os elétrons poderão circular quando o transistor estiver ativado.

Figura 4: Região NDifussion do Nmos




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

- Inserção da camada de polysilicon, atravessando perpendicularmente a região Ndiffusion, formando o gate do transistor.

Na Figura 5 temos o desenho da região polysilicon que é o material utilizado para formar o gate do transistor. Essa camada é posicionada perpendicularmente à Ndiffusion, e seu potencial elétrico (via clock ou sinal lógico) controla a formação ou não do canal condutivo na região difusa. No nosso desenho colocamos as dimensões de 4x18().

Figura 5: Região polysilicon do Nmos




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

- Adição das contacts nas extremidades da região difusa, permitindo a conexão com as interconexões metálicas.

Na Figura 6 é mostrado os contacts que são inserções metálicas que fazem a conexão elétrica entre as camadas inferiores (como a Ndiffusion) e as interconexões superiores. São essenciais para conectar o gate, o source e o drain ao restante do circuito.

Figura 6: Região contact do Nmos




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

- Conexão com metal 1, interligando as regiões de source e drain ao GND e VDD, respectivamente.

Na Figura 7 é mostrada a camada metálica usada para interligar os terminais do transistor com os sinais externos. Permite conectar a região de source ao GND e a região de drain ao VDD ou a outro ponto do circuito, dependendo da aplicação.

Figura 7: Região metálica do Nmos




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

- Inserção das regiões de alimentação: Vdd+ e Vss- (terra), conectadas aos terminais do transistor.

Na Figura 8 é mostrada as regiões de alimentação Vdd+ e Vss- (terra). O Vdd+ fornece a tensão positiva necessária para a operação do transistor, enquanto o Vss- (conectado ao GND) serve como referência de potencial zero, permitindo a circulação da corrente através do NMOS.

Figura 8: Região de alimentação do Nmos




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

- Definição de um sinal de clock no gate, com os seguintes parâmetros: Nível alto (V1): 1,2 V, Nível baixo (V0): 0 V, Tempo em nível baixo: 0,070 ns, Tempo de subida e descida: 0,010 ns, Tempo em nível alto: 0,070 ns

Na Figura 9 é mostrada as definições do pulso de sinal de clock do NMOS.

Figura 9: Definição de Pulso de clock do Nmos




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

### 4.3 Análise da simulação

Após a finalização do layout, foi iniciada a simulação temporal do circuito. O sinal de clock aplicado ao gate do NMOS alternou entre 0V e 1,2V, forçando o transistor a operar ciclicamente entre os estados de corte (OFF) e saturação ou linear (ON). Na Figura 10 são mostrados os gráficos do comportamento elétrico do transistor Nmos.



Figura 10: Gráfico do comportamento elétrico do Nmos



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.


O gráfico inferior exhibe o sinal do clock aplicado ao gate, alternando entre 0V e 1,2V. Já o gráfico superior mostra as curvas de corrente no circuito: a curva vermelha representa a corrente de alimentação  $I_{dd}$ , a curva verde representa a corrente de aterramento  $I_{ss}$ , e a curva branca representa a corrente total do circuito  $I_{total}$ , refletindo o comportamento dinâmico e os picos de consumo de energia durante a comutação. observa-se que a corrente  $I_{dd}$  apresenta picos coincidentes com as transições do sinal de clock, indicando o consumo dinâmico associado à comutação do transistor

#### 4.4 Discussão sobre o Efeito das Dimensões do Transistor

No projeto de transistores, dois parâmetros físicos influenciam diretamente a resposta elétrica:


- Largura do canal (W): Está relacionada com a capacidade de corrente do transistor. Aumentar a largura resulta em uma maior corrente de condução (maior  $I_D$ ), reduzindo a resistência do canal e aumentando o consumo dinâmico. Isso pode ser útil para acelerar a comutação, mas aumenta o consumo energético.
- Comprimento do canal (L): Afeta principalmente o tempo de comutação e o controle sobre o efeito de canal curto. Aumentar o comprimento reduz a corrente de dreno e torna o transistor mais lento, porém com menor vazamento. Diminuir o comprimento acelera o transistor, mas aumenta efeitos indesejados como o punch-through.

Figura 11: Nmos com aumento de canal W



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

Figura 12: Gráfico do Nmos com aumento de canal W



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

Ao realizar a simulação, Figuras 11 e 12, com um transistor NMOS de largura aumentada (W), observou-se um comportamento coerente com a teoria: o gráfico apresenta picos de corrente mais altos, evidenciando uma maior condução de corrente durante os períodos em que o transistor está ligado. Isso ocorre porque a equação da corrente de dreno  $I_D$  em um NMOS em saturação é diretamente proporcional a W, ou seja:  $I_D \propto W/L$ . Com isso, ao aumentar W, a resistência do canal diminui, permitindo uma corrente maior. Essa característica é útil para aumentar a velocidade de comutação ou a capacidade de carga, mas vem acompanhada de maior consumo dinâmico, como mostrado pela curva branca (corrente total) mais intensa nos momentos de chaveamento.

## 5 Conclusões

A atividade proposta proporcionou uma compreensão mais profunda sobre o funcionamento e a modelagem de transistores nMOS em nível físico e lógico. Através do uso dos softwares DSCH e Microwind, foi possível simular o comportamento elétrico do dispositivo, elaborar seu layout físico com atenção às camadas tecnológicas e observar, de forma prática, os impactos que alterações geométricas provocam no desempenho do transistor.

Um dos principais aprendizados foi a constatação de que a largura e o comprimento do canal exercem influência direta sobre a corrente de dreno. Verificou-se que o aumento da largura (W) favorece a condução de corrente, enquanto o aumento do comprimento (L) tende a reduzir a corrente, devido ao maior caminho resistivo. Tais observações corroboram os fundamentos da equação da corrente de dreno em modo linear, frequentemente apresentada em livros de microeletrônica.

Além disso, a prática evidenciou a relevância da simulação como ferramenta essencial no projeto de circuitos integrados, permitindo prever o comportamento elétrico de dispositivos antes da fabricação e auxiliando na identificação de eventuais problemas de layout. A atividade também reforçou a importância do conhecimento detalhado sobre as camadas de fabricação (n-diff, polissilício, metal, vias) e sua correta representação no desenho físico.

Como afirma Sedra e Smith (2019), "a capacidade de modelar e simular transistores de forma precisa é fundamental para o sucesso do projeto de sistemas eletrônicos integrados", destacando o papel estratégico de ferramentas como o Microwind e o DSCH no processo de ensino e aprendizado da microeletrônica.



## 6 Referências Bibliográficas

- [1] PADIS (2025). Fabricação e Layout CMOS (Unidade 02 — Capítulo 02). Disponível em: <https://homero.app.br/capacita>
- [2] WESTE, Neil H. E.; HARRIS, David Money. CMOS VLSI Design: A Circuits and Systems Perspective. 4th ed. Pearson, 2010.
- [3] ASML. (2019). Photolithography Technology Overview. Disponível em: <https://www.asml.com/en/products/euv-lithography-systems>
- [4] SKHYNIX. (2023). Episódio 3 do Processo Front-End de Semicondutores: Formação de Padrões em Wafers por meio de Fotolitografia. Disponível em: <https://news.skhynix.com/semiconductor-front-end-process-episode-3/:text=Fotolitografia>:
- [5] BOYLESTAD, Robert L.; NASHELSKY, Louis. Dispositivos Eletrônicos e Teoria de Circuitos. 11ª ed. Pearson, 2013.
- [6] MICROWIND. Microwind e DSCH 3.5 Software Package. Disponível em: <http://www.microwind.net>
- [7] SEDRA, A. S.; SMITH, K. C. Microeletrônica. 7. ed. São Paulo:AMGH,2019.