

**1ª RETIFICAÇÃO AO PROCESSO SELETIVO DE INGRESSO NO PROGRAMA DE  
RESIDÊNCIA EM MICROELETRÔNICA 02 – CI EXPERT Nº 001 /2025**

**PROGRAMA CI EXPERT**

O Instituto de Gestão, Redes Tecnológicas e Energia - IRede, na qualidade de Executor acadêmico, em conformidade com o Termo de Parceria nº 245 celebrado com a Associação para Promoção da Excelência do Software Brasileiro - Softex, e em parceria com o Ministério da Ciência, Tecnologia e Inovação (MCTI), no uso de suas atribuições e em conformidade com o edital para ingresso no Programa de Residência em Microeletrônica 02 - CI Expert, vem por meio deste, comunicar a todos os participantes e interessados, a retificação dos conteúdos do referido edital, o qual passa a vigorar com a seguinte redação:

**1. No item 7.1, onde lê-se:**

7.1 Ter diploma de graduação ou ter cursado no mínimo 40% dos créditos até outubro de 2025 dos seguintes cursos: Engenharia elétrica, Sistema de informação, Ciência da computação, Engenharia de computação, Análise de dados, Engenharia de telemática, Estatística, Engenharia de automação, Engenharia física, Engenharia eletrônica, Física, Matemática, Engenharia mecatrônica, ou correlatos, ou em cursos tecnólogos afins.

**Leia-se:**

7.1 Ter diploma de graduação ou ter cursado no mínimo 40% dos créditos, até o ato da matrícula nos Polos de Capacitação, dos seguintes cursos: Engenharia elétrica, Sistema de informação, Ciência da computação, Engenharia de computação, Análise de dados, Engenharia de telemática, Estatística, Engenharia de automação, Engenharia física, Engenharia eletrônica, Física, Matemática, Engenharia mecatrônica, ou correlatos, ou em cursos tecnólogos afins.

## **2. No item 2.4, onde lê-se:**

2.4 O público-alvo do Programa são técnicos e profissionais de áreas da microeletrônica e correlatas, alunos com no mínimo 40% dos créditos concluídos da graduação e/ou graduados portadores do diploma de graduação ou certificado de conclusão nos cursos de: Engenharia elétrica, Sistema de informação, Ciência da Computação, Engenharia de Computação, Análise de Dados, Engenharia de Telemática, Estatística, Engenharia de Automação, Engenharia Física, Engenharia Eletrônica, Física, Matemática, Engenharia Mecatrônica, ou correlatos, ou em cursos tecnológicos afins.

### **Leia-se:**

2.4 O público-alvo do Programa são técnicos e profissionais de áreas da microeletrônica e correlatas, alunos com no mínimo 40% dos créditos concluídos da graduação, até o ato da matrícula nos Polos de Capacitação, e/ou graduados portadores do diploma de graduação ou certificado de conclusão nos cursos de: Engenharia elétrica, Sistema de informação, Ciência da Computação, Engenharia de Computação, Análise de Dados, Engenharia de Telemática, Estatística, Engenharia de Automação, Engenharia Física, Engenharia Eletrônica, Física, Matemática, Engenharia Mecatrônica, ou correlatos, ou em cursos tecnológicos afins.

Em sequência, é apresentado o edital retificado na íntegra. Outras informações referentes a este Edital estão disponíveis no endereço eletrônico <https://ciexpert.softex.br/>. Eventuais dúvidas poderão ser sanadas por meio do e-mail: [contato.ciepert@iredede.org.br](mailto:contato.ciepert@iredede.org.br).

Brasília, 17 de outubro de 2025

---

Antônio de Barros Serra

**Presidente IRede**



**PROCESSO SELETIVO DE INGRESSO NO PROGRAMA DE RESIDÊNCIA EM  
MICROELETRÔNICA 02 – PROGRAMA CI EXPERT Nº 001 /2025**

**PROGRAMA CI EXPERT**

O Instituto de Gestão, Redes Tecnológicas e Energia - IRede, na qualidade de Executor acadêmico, em conformidade com o Termo de Parceria nº 245 celebrado com a Associação para Promoção da Excelência do Software Brasileiro - Softex, e em parceria com o Ministério da Ciência, Tecnologia e Inovação (MCTI), tornam público o presente Edital de Processo Seletivo para Ingresso no Programa de Residência em Microeletrônica 02 – CI Expert.

**1. OBJETIVO**

1.1 Este Edital tem o objetivo de selecionar até 468 (quatrocentos e sessenta e oito) participantes e formação do cadastro de reserva de até 100 (cem) candidatos para participação no Programa de Residência em Microeletrônica 02 – CI Expert.

1.2 O presente Edital estabelece as regras e condições de participação no Processo Seletivo de Ingresso no Programa de Residência em Microeletrônica 02 – CI Expert, com participação da Universidade Federal do Rio Grande do Sul (UFRGS), da Universidade Federal de Campina Grande (UFCG), Universidade de Brasília (UnB), Universidade Federal de Itajubá (UNIFEI), Universidade Federal de Santa Maria (UFSM) e Universidade Federal do Ceará (UFC).

**1.2.1 Das instituições participantes do Programa de Residência em Microeletrônica 02 – CI Expert**

1.2.1.1 As Instituições mencionadas no subitem 1.2 são responsáveis pela execução do Programa no que se refere a execução educacional em seu referido polo.

1.2.1.2 O Instituto de Gestão, Redes Tecnológicas e Energia – IRede é responsável pela execução/coordenação acadêmica do Programa junto às demais executoras mencionadas no subitem 1.2.1.1.



1.3 O Programa de Residência em Microeletrônica 02 – CI Expert visa suprir a crescente demanda local por profissionais altamente qualificados no setor de microeletrônica e semicondutores. O objetivo é formar recursos humanos especializados e integrá-los de forma eficaz a instituições com expertise no desenvolvimento de projetos de microeletrônica. Essa iniciativa fortalece o ecossistema de microeletrônica e contribui diretamente para a inovação e o avanço da indústria no Brasil, representando um impacto significativo em diversos setores de tecnologia.

## 2. ESTRUTURA, MODALIDADE E PÚBLICO-ALVO

2.1 A capacitação do Programa terá duração de 12 (doze) meses, divididos em 2 (duas) fases, com duração de 6 (seis) meses cada, com até 468 (quatrocentos e sessenta e oito) alunos em cada fase, conforme Quadro 1.

Quadro 1 - Número de estudantes por fase do Programa.

| Fase do Programa                    | Número total de estudantes |
|-------------------------------------|----------------------------|
| Fase 1: Capacitação teórico-prática | 468                        |
| Fase 2: Capacitação Hands On        | 468                        |

### 2.2 Primeira fase: Capacitação teórico-prática

2.2.1 Terá duração de 6 (seis) meses e serão selecionados até 468 (quatrocentos e sessenta e oito) estudantes para participação no Programa e 100 (cem) para compor o cadastro de reserva em caso de desistências. Serão oferecidas aulas no formato híbrido, com necessidade de comparecimento presencial (diário) de até 5 (cinco) vezes por semana, no polo de escolha pelo candidato no ato da inscrição, conforme cronograma de aulas do conteúdo teórico / prático ministrado por instrutores qualificados, combinando exposições técnicas, estudos de caso e atividades de resolução de problemas em laboratórios.

2.2.2 A primeira fase poderá ser dividida em 5 (cinco) trilhas diferentes, em que o aluno poderá escolher qual trilha irá cursar conforme disponibilidade de vagas a partir de



critérios estabelecidos no processo de matrícula do polo ao qual foi designada sua inscrição. No caso de não haver disponibilidade de vagas, o aluno deverá verificar junto ao polo a disponibilidade em outras trilhas. A escolha das trilhas será realizada nas primeiras semanas após o ingresso no Programa. As trilhas são: (1) RTL (RTL *Synthesis*), (2) verificação funcional (*Design Verification*), (3) projeto físico (*Physical Design*), (4) projeto de teste (*Design for Test*), e (5) projeto de sinal misto (*AMS Circuit and Layout Design*). No final da primeira fase, os alunos farão uma prova de certificação internacional, na área das trilhas escolhidas, para obtenção do certificado de proficiência na trilha cursada.

2.2.3 Os alunos também terão acesso a um conjunto de materiais de apoio que inclui: apostilas técnicas, vídeos, tutoriais on-line, simuladores e ferramentas digitais para práticas supervisionadas. As aulas têm como objetivo desenvolver as competências teóricas fundamentais dos participantes na trilha escolhida, preparando-os para a fase prática do Programa e qualificando-os para atuar no setor de semicondutores, por meio de uma formação técnica alinhada às demandas do mercado.

2.2.4 A carga horária da primeira fase do Programa é de 16 (dezesesseis) horas semanais, distribuídas entre encontros presenciais periódicos na instituição designada conforme opção escolhida na inscrição, dedicação autônoma em encontros telepresenciais e atividades assíncronas.

## 2.3 Segunda fase: Capacitação *Hands On*.

2.3.1 Terá duração de 6 (seis) meses com o objetivo de proporcionar uma experiência prática aos até 468 (quatrocentos e sessenta e oito) alunos selecionados, permitindo que consolidem o conhecimento adquirido na etapa teórico-prática por meio de projetos reais no setor de semicondutores.

2.3.2 Para isso, a capacitação será realizada em ambiente controlado, com encontros presenciais semanais nas instalações das unidades executoras e com suporte de profissionais do setor.

2.4 O público-alvo do Programa são técnicos e profissionais de áreas da microeletrônica e correlatas, alunos com no mínimo 40% dos créditos concluídos da graduação, até o ato da matrícula nos Polos de Capacitação, e/ou graduados portadores do diploma de graduação ou certificado de conclusão nos cursos de: Engenharia elétrica, Sistema de informação, Ciência da Computação, Engenharia de Computação, Análise de Dados, Engenharia de Telemática,



Estatística, Engenharia de Automação, Engenharia Física, Engenharia Eletrônica, Física, Matemática, Engenharia Mecatrônica, ou correlatos, ou em cursos tecnológicos afins.

2.5 Ter conhecimento de inglês intermediário, avançado ou fluente, visto que parte das aulas serão ministradas em inglês, conforme item 7.2 deste edital.

### **3 ETAPAS DA SELEÇÃO**

3.1 O candidato interessado em concorrer às vagas disponibilizadas no Processo Seletivo deve tomar conhecimento de todas as normas presentes neste Edital e certificar-se de que atende todos os requisitos exigidos por ele.

3.2 Ter disponibilidade de tempo para o curso e para comparecer periodicamente às aulas presenciais no respectivo polo escolhido pelo candidato no ato da inscrição.

3.3 O Processo Seletivo de que trata este Edital compreenderá duas fases, constituídas de questionário (eliminatório) e prova (classificatória).

3.3.1 A fase de questionário será composta por perguntas a respeito da disponibilidade dos candidatos para se dedicar ao Programa e sobre o atendimento aos pré-requisitos do Edital.

3.3.2 A fase de prova será composta por 40 perguntas e será realizada em ambiente online na data e horário informados no item 4 deste Edital.

3.3.3 Os candidatos aprovados serão direcionados aos respectivos polos, onde será feita a matrícula na capacitação.

3.4 Para fins do Processo Seletivo, será considerado selecionado o candidato que não for eliminado na fase de questionário, realizar a prova de seleção e for classificado a partir do ranqueamento conforme a nota obtida na prova, respeitando o número limite de vagas ofertadas. O resultado do Processo Seletivo será válido apenas para o preenchimento das vagas deste Edital e para a formação do cadastro de reserva.

3.5 Os candidatos aprovados serão direcionados aos polos onde realizarão a matrícula e a fase de capacitação. Após o fim da primeira fase, os alunos seguem para a fase *Hands On* e, posteriormente, participam de *Job Fairs* com representantes do mercado de trabalho.



3.6 As aulas da primeira fase do Programa de Residência têm previsão de início em 02 de março de 2026 e previsão de término em 04 de setembro de 2026.

3.7 A divulgação do presente Edital e demais informações, constarão no site do Programa: <https://ciexpert.softex.br/>.

#### 4 CRONOGRAMA

4.1 As atividades relacionadas a este Edital ocorrerão conforme as etapas e os respectivos prazos estabelecidos no Quadro 2.

Quadro 2 – Etapas previstas do processo seletivo.

| <b>Etapas</b>                                       | <b>Data</b>             | <b>Local</b>                                                                               |
|-----------------------------------------------------|-------------------------|--------------------------------------------------------------------------------------------|
| Divulgação do Edital                                | 02/10/2025              | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Período de impugnação do Edital                     | 02/10/2025 a 06/10/2025 | E-mail:<br>contato.ciepert@iredede.org.br                                                  |
| Inscrições                                          | 02/10/2025 a 02/12/2025 | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Publicação da lista preliminar de inscrições        | 05/12/2025              | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Prazo para recurso                                  | 05/12/2025 a 07/12/2025 | Formulário:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a>       |
| Publicação da lista final de inscrições homologadas | 10/12/2025              | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Aplicação da prova                                  | 14/12/2025              | Link:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a>             |



|                                                                        |                         |                                                                                            |
|------------------------------------------------------------------------|-------------------------|--------------------------------------------------------------------------------------------|
| Divulgação do gabarito                                                 | 17/12/2025              | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Divulgação do resultado preliminar                                     | 17/12/2025              | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Prazo para recurso                                                     | 17/12/2025 a 19/12/2025 | Via formulário<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a>    |
| Resultado final                                                        | 23/12/2025              | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Publicação da convocação da 2ª chamada                                 | Conforme necessidade.   | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Publicação da convocação da 3ª chamada                                 |                         | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Publicação da convocação da 4ª chamada                                 |                         | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Data limite para convocação de outras chamadas do cadastro de reserva. | 29/01/2026              | Site do Programa:<br><a href="https://ciexpert.softex.br/">https://ciexpert.softex.br/</a> |
| Capacitação teórico-prática                                            | 02/03/2026 a 04/09/2026 | Polo de Capacitação                                                                        |
| Capacitação <i>hands-on</i>                                            | 05/09/2026 a 26/02/2027 | Polo de Capacitação                                                                        |

4.2. Os prazos previstos no Cronograma podem sofrer alteração a qualquer tempo, devido às necessidades de ajuste que porventura surjam ao longo de todo processo especificado neste Edital sem ônus ao Programa de Residência em Microeletrônica 02 - CI Expert.

4.3. Quaisquer alterações eventualmente necessárias com relação a prazos, cronograma de execução e outros itens serão amplamente divulgadas no site do Programa, disponível no endereço <https://ciexpert.softex.br/>.

## 5 VAGAS E POLOS





5.1 Serão ofertadas 468 (quatrocentos e sessenta e oito) vagas para seleção de candidatos no total, distribuídas em seis polos, conforme detalhado no Quadro 3.

Quadro 3 – Vagas por polos.

| Polo                                                     | Vagas |
|----------------------------------------------------------|-------|
| Universidade Federal de Campina Grande (UFCG) - Campus I | 117   |
| Universidade Federal de Itajubá (UNIFEI)                 | 117   |
| Universidade Federal do Rio Grande do Sul (UFRGS)        | 117   |
| Universidade de Brasília (UnB)                           | 67    |
| Universidade Federal de Santa Maria (UFSM)               | 25    |
| Universidade Federal do Ceará (UFC)                      | 25    |

5.2 O candidato, no ato da inscrição, deverá indicar 1 (um) polo para realização da capacitação. Os endereços dos polos estão disponíveis no Anexo I.

5.3 As vagas serão preenchidas por ordem, observando a classificação de notas nas provas, seguindo a preferência de polo definida pelo candidato no ato da inscrição.



5.4 Do total de vagas de cada Instituição Executora, 30% serão reservadas exclusivamente para mulheres e 70% serão destinadas à ampla concorrência. Caso não haja candidatas suficientes para compor as vagas exclusivas, estas serão revertidas para a ampla concorrência.

5.5 As candidatas que desejarem concorrer às vagas destinadas à Reserva de Vagas deverão assinalar sua opção no ato da inscrição.

5.6 Após a realização das provas, será divulgada a nota de corte do Processo Seletivo e os candidatos serão ranqueados de acordo com a nota obtida na prova.

5.7 Os candidatos que tiverem pontuação igual ou superior à nota de corte, mas não forem convocados devido ao número de vagas, serão automaticamente colocados no cadastro de reserva.

5.8 Os candidatos selecionados para o cadastro de reserva poderão ser convocados, em ordem de classificação, conforme a disponibilidade de vagas resultantes da desistência dos estudantes aprovados.

5.9 Os candidatos de cadastro de reserva que não aceitarem a convocação serão colocados no cadastro de reserva e poderão ser convocados futuramente para outro polo, caso haja mais desistências.

5.10 O número máximo de vagas disponibilizadas para formação do cadastro de reserva é 100 (cem).

## **6 INSCRIÇÕES**

6.1 As inscrições serão gratuitas e realizadas exclusivamente através do link <https://ciexpert.softex.br/>, o qual estará disponível na página oficial do Programa.

6.2. O sistema de inscrições aceitará como válidas apenas as inscrições preenchidas, confirmadas e submetidas até às 23h59min (vinte e três horas e cinquenta e nove minutos), horário de Brasília, da data limite estipulada no item 4.1 do presente Edital.

6.3 No ato da inscrição, o candidato deverá indicar apenas um polo, de acordo com o Quadro 3 deste Edital.



6.4 As informações apresentadas no ato de inscrição, bem como a documentação comprobatória apresentada no momento de efetivação da matrícula, serão de inteira responsabilidade do candidato. A falta da comprovação, ou falta de entrega, de qualquer documento relacionado no ato de inscrição acarretará a eliminação do candidato do processo seletivo.

6.5 As cópias ilegíveis e/ou incompletas não serão consideradas para fins de comprovação de documento enviado.

6.6 Não caberá qualquer recurso ou reclamação pela não efetivação da inscrição por motivos de ordem técnica de computadores, internet, falhas de comunicação, e/ou de outros fatores técnicos que venham impossibilitar a transferência de dados.

6.7 Em caso de dois ou mais requerimentos de inscrição de um mesmo candidato, será considerada a inscrição com data mais recente. Os demais serão cancelados automaticamente.

6.8 Após o encerramento do período de inscrições, não será permitida a inscrição e/ou complementação das informações.

6.9 Somente serão homologadas as inscrições que atenderem a todos os requisitos.

6.10 O período de inscrições poderá ser prorrogado a critério da Softex, MCTI e IRede.

## **7 REQUISITOS BÁSICOS DE PARTICIPAÇÃO**

7.1 Ter diploma de graduação ou ter cursado no mínimo 40% dos créditos, até o ato da matrícula nos Polos de Capacitação, dos seguintes cursos: Engenharia elétrica, Sistema de informação, Ciência da computação, Engenharia de computação, Análise de dados, Engenharia de telemática, Estatística, Engenharia de automação, Engenharia física, Engenharia eletrônica, Física, Matemática, Engenharia mecatrônica, ou correlatos, ou em cursos tecnológicos afins.

7.2 Conhecimento de inglês no nível intermediário (nível B2) ou avançado (níveis C1 ou C2).

7.3 Ter disponibilidade para comparecer às aulas no formato híbrido e participar das atividades presenciais no respectivo polo escolhido pelo candidato no momento da inscrição.



7.4 Ser cidadão brasileiro nato ou naturalizado ou cidadão estrangeiro com visto de residência no Brasil.

## 8 DA APLICAÇÃO DA PROVA

8.1 A prova será realizada em uma única data, conforme Quadro 4:

Quadro 4 – Data de realização da Prova de Seleção

| Data       | Horário                                                  |
|------------|----------------------------------------------------------|
| 14/12/2025 | 14h00min às 18h00min<br>(Horário Oficial de Brasília-DF) |

8.2 A prova será constituída de 40 (quarenta) questões objetivas de conhecimento técnico, em português e em inglês, tendo por base os conteúdos programáticos especificados no Anexo II.

8.3 A prova terá duração de 4 (quatro) horas.

8.4 O candidato deverá acessar o link indicado na página de acesso ao candidato, para realização da prova, pelo menos, 10 (dez) minutos antes do horário previsto para o seu início, utilizando computador (notebook ou desktop) com acesso à internet, câmera e microfone.

8.5 Não será admitido o candidato que se apresentar após o horário estabelecido para realizar a prova, que terá início às 14h00min (horário oficial de Brasília/DF).

8.6 Não haverá, por qualquer motivo, prorrogação do tempo previsto para aplicação da prova em virtude de problemas de acesso e/ou instabilidade por parte do candidato.

8.7 Não haverá aplicação de uma segunda prova seja qual for o motivo alegado para justificar o atraso ou a ausência do candidato.

8.8 Caso ocorram eventuais problemas na ferramenta de aplicação de provas online que afetem todos ou a maioria dos candidatos, o tempo comprometido será estendido ao final do horário previamente estipulado.



8.9 Serão automaticamente eliminados do Processo Seletivo os candidatos que:

- a) Lançar mão de meios ilícitos para executar as provas, seja qual for;
- b) Perturbar, de qualquer modo, a ordem dos trabalhos;
- c) Descumprir as instruções fornecidas na ferramenta de aplicação de provas online;
- d) Utilizar, ou tentar utilizar, meios fraudulentos, para obter aprovação própria ou de terceiros, em qualquer etapa do Processo Seletivo;
- e) Se recusar a ser filmado durante a prova;
- f) Prestar declaração falsa em qualquer dos itens do formulário de inscrição.
- g) Que não respeitar o horário de prova estipulado conforme item 8.5 mencionado neste edital;
- h) Que não esteja cursando ou concluído os cursos de graduação conforme item 7.1 mencionado neste edital;
- i) Que declarar não proficiência mínima na língua inglesa conforme item 7.2 mencionado neste edital;
- j) Que não realizar a prova;

8.10. No dia de realização da prova, não serão fornecidas informações referentes ao seu conteúdo e/ou aos critérios de avaliação e de classificação.

8.11. Os prejuízos relacionados a respostas incorretas informadas pelo candidato serão de responsabilidade dele.

8.12. As instruções constantes na ferramenta de aplicação de provas online complementam este Edital e deverão ser rigorosamente observadas e seguidas pelo candidato.

## **9 DOS ESTUDOS**

9.1 O material de estudo para a prova encontra-se no Anexo II deste edital.



## **10 DA SELEÇÃO**

10.1 A pontuação final de cada candidato não eliminado no Processo Seletivo de que trata este Edital, para fins de classificação final, corresponderá à soma dos pontos por ele obtidos na Prova.

## **11 DA CLASSIFICAÇÃO**

11.1 As vagas serão preenchidas segundo a ordem de classificação, de acordo com as notas obtidas pelos candidatos em cada modalidade de concorrência e, também, de acordo com os critérios de desempate.

11.2 A classificação geral preliminar será divulgada, conforme o cronograma, no site do Programa (<https://ciexpert.softex.br/>).

## **12 DOS CRITÉRIOS DE DESEMPATE**

12.1 No caso de empate na pontuação final, terá preferência, para fins de classificação final, o candidato que, na seguinte ordem:

1. Tiver maior idade;
2. Tiver curso de pós-graduação completo ou com previsão de conclusão até o início das aulas do Programa;
3. Tiver mais de 1 (um) artigo acadêmico publicado; e
4. Tiver apenas 1 (um) artigo acadêmico publicado.

## **13 DA DESISTÊNCIA**

13.1 Na hipótese de desistência por qualquer hipótese, o candidato mais bem classificado dentro do número de vagas disponíveis será o próximo candidato do cadastro de reserva.



## **14 DA REPROVAÇÃO**

14.1 Serão critérios de reprovação:

- A) Não preenchimento dos requisitos do Edital.
- B) Descumprimento das regras do presente Edital.
- C) Não atingimento de nota.
- D) Zerar em uma ou mais disciplinas da prova.

## **15 DO RESULTADO FINAL**

15.1 A classificação geral preliminar será divulgada, conforme o cronograma, no site do Programa (<https://ciexpert.softex.br/>).

## **16 DOS RECURSOS**

16.1 Será facultado ao candidato apresentar um único recurso, devidamente fundamentado.

16.2 A interposição de recurso poderá ser feita nas etapas e nos prazos previstos no cronograma deste edital, contendo objetivamente todas as contestações e os argumentos. Não serão analisados os pedidos intempestivos ou sem fundamentação técnica ou que tenham como objetivo a substituição ou envio de qualquer documentação prevista na etapa de inscrição.

16.3 O recurso deverá ser submetido no prazo que consta no cronograma publicado neste Edital e única e exclusivamente, por meio do formulário eletrônico no link: <https://forms.gle/ry6pZHzyEUrVqdSt9>

16.4 Recursos sem a devida fundamentação não serão analisados.

16.5 Os recursos serão analisados por uma Comissão Examinadora composta por representantes do Coordenador Acadêmico IRede e das Instituições Executoras, que têm poder de decisão terminativa, constituindo-se em única e última instância do presente Edital.

16.6 Os resultados dos recursos serão divulgados no site <https://ciexpert.softex.br/>, nas datas estabelecidas pelo cronograma presente no Quadro 2 deste Edital.



## 17 DIVULGAÇÃO DO RESULTADO

17.1 O resultado final do Processo será homologado pelas instituições envolvidas e publicado no site do Programa (<https://ciexpert.softex.br/>).

17.2 Na relação do resultado final constará: **o nome do candidato e a situação da classificação** ao final do processo seletivo.

## 18 DA EFETIVAÇÃO DA MATRÍCULA

18.1 Os candidatos aprovados e classificados serão encaminhados para o respectivo polo.

18.2 A entrega da documentação para a matrícula dos candidatos aprovados no processo seletivo será realizada de acordo com o cronograma deste Edital, exclusivamente no polo escolhido pelo candidato, não sendo permitida sua matrícula em outro polo.

18.3 A responsabilidade pelo recebimento e análise da documentação é somente do polo no qual será feita a matrícula, **não cabendo ao IRede ou à Softex qualquer verificação documental.**

18.4 Os candidatos que apresentarem irregularidades na documentação, terão até a data, improrrogável, de início das aulas para regularizar sua situação, sob pena de não terem sua matrícula efetivada.

18.5 O não comparecimento do candidato aprovado, nas datas, locais e horários estabelecidos pelos polos para a efetivação da matrícula implicará em sua desclassificação.

18.6 Ocorrendo desistência ou cancelamento de matrícula, poderão ser convocados os candidatos do Cadastro de Reserva.

18.7 O acompanhamento das convocações para matrícula é de inteira responsabilidade do candidato. As Instituições Executoras da capacitação não se responsabilizarão por documentos não recebidos devido a fatores de ordem técnico-operacional, greves, sinistros, ou qualquer outro fator que impeça a entrega.





## **19 DA BOLSA**

19.1 O recebimento de bolsa no valor de R\$ 2.800,00 (dois mil e oitocentos reais) se dará durante o período de 12 (doze) meses, que corresponde às duas fases do Programa, conforme cronograma de execução do projeto.

19.2 O pagamento da bolsa será realizado exclusivamente com o intuito de apoio aos estudantes, não constituindo de nenhuma forma vínculo empregatício com o IRede, com a Softex ou quaisquer outras instituições parceiras.

19.3 As instituições executoras deverão definir o regulamento de bolsas, sob a supervisão da Executora Acadêmica e aprovação pela Softex e pelo MCTI, o qual deverá estabelecer as regras para pagamento e manutenção da bolsa que não se encontram neste Edital.

19.4 Em caso de abandono do curso, caracterizado por mais de 65% de faltas, o estudante deverá ressarcir integralmente o valor da bolsa recebido até então.

19.5 No momento da matrícula, o aluno selecionado receberá as informações necessárias por parte da instituição executora do polo para o qual ele foi alocado.

## **20 DA PROTEÇÃO DE DADOS**

20.1 Todas as instituições mencionadas neste edital estão sujeitas à Lei Geral de Proteção de Dados – LGPD e têm a responsabilidade de tratar os dados dos candidatos de forma segura e controlada para garantir a privacidade de dados.

20.2 Caberá a cada instituição a responsabilidade dos dados coletados dentro da operacionalização e finalidade de cada instituição a saber:

20.2.1 Cabe à Softex o tratamento de dados referente a prestação de contas do Programa que são repassados pelas instituições executoras e armazenados pelo período de 10 anos para fins de prestação de contas.

20.2.2 Cabe ao IRede a responsabilidade quanto aos dados recebidos no ato das inscrições, esses necessários para o alcance da finalidade de coordenação acadêmica junto às demais executoras educacionais.



20.2.3 Cabe às demais executoras educacionais a responsabilidade com o tratamento de dados dos seus alunos inscritos e já homologados nos respectivos polos correspondentes.

20.3 Os candidatos têm ciência de que seus dados podem ser compartilhados entre as instituições vinculadas em caso de auditoria, conferência justificada, ou ainda por obrigação legal amparada pela Lei Geral de Proteção de Dados - LGPD.

20.4 O candidato, na qualidade de Titular, ao inscrever-se no certame, autoriza que os seus dados pessoais, sensíveis ou não, sejam tratados e processados, nos termos dos artigos 7º e 8º da lei 13.709/2018, Lei Geral de Proteção de Dados Pessoais – LGPD, de forma a possibilitar a efetiva execução do processo, com a aplicação dos critérios de avaliação e seleção, autorizando a divulgação de seu(s) nome(s), classificação e notas por meio do endereço eletrônico <https://ciexpert.softex.br/>, bem como o seu armazenamento, não sendo dispensada a observância dos prazos previstos em legislações específicas aos princípios da publicidade e da transparência, podendo esses serem compartilhados entre as instituições vinculadas em caso de conferência justificada e auditoria.

## **21 DO DIREITO DE IMAGEM**

21.1 Os candidatos selecionados a participar do projeto concordam com a disponibilidade para o relacionamento com a mídia e canais de comunicação, em ceder entrevistas e reportagens que eventualmente sejam requisitadas, com o objetivo de divulgar o Programa.

21.2 O IRede reserva o direito de imagem de todos os participantes de seus Programas. As imagens licenciadas neste Edital poderão ser veiculadas e divulgadas nos seguintes tipos de mídia: impressa, televisionada, visual, virtual, radiofônica e telefônica.

## **22 DA IMPUGNAÇÃO DO EDITAL**

22.1 A impugnação contra as regras do edital poderá ser feita no prazo previsto no Cronograma, por meio de pedido contendo objetivamente contestações e argumentos. Somente serão apreciados os pedidos de impugnação com fundamentação técnica, por meio do e-mail [contato.cieexpert@iredede.org.br](mailto:contato.cieexpert@iredede.org.br) durante o período de 02/10/2025 a 06/10/2025.



22.2 Na hipótese de submissão de mais de um pedido de impugnação por um mesmo interessado, será considerada apenas a mais recente enviada dentro do prazo previsto no cronograma.

22.3 Decairá do direito de impugnar os termos deste Edital o proponente que não o fizer dentro do prazo estabelecido para recebimento das propostas. Não terá efeito de recurso a impugnação feita por aquele que, tendo sido aceito sem objeção, venha apontar, posteriormente ao julgamento, eventuais falhas ou imperfeições.

## **23. DISPOSIÇÕES FINAIS**

23.1 A participação do candidato implica aceitação integral e irretratável dos termos do presente Edital e seus anexos, não se admitindo alegações futuras de desconhecimento de fatos que impossibilitem ou dificultem a execução do objeto deste Edital.

23.2 Ao fazer a inscrição no Programa, o candidato concorda com o uso dos dados inseridos no formulário para fins de identificação do estudante e envio de comunicações do Programa.

23.3 Todos os custos de equipamento para realização da prova, deslocamento para realização da matrícula presencial e quaisquer outras despesas relacionadas à participação neste Edital serão de inteira responsabilidade dos candidatos, não cabendo nenhuma remuneração, apoio ou indenização por parte da Softex, IRede ou MCTI.

23.4 Compete exclusivamente ao candidato certificar-se de que cumpre todos os requisitos estabelecidos neste Edital, sob pena de perda do direito à vaga.

23.5 É responsabilidade do candidato acompanhar as publicações relativas a este Processo Seletivo, bem como conhecer as demais comunicações disponíveis no site <https://ciexpert.softex.br/>.

23.6 Além dos casos já previstos, será eliminado do processo seletivo, sem prejuízo das sanções penais cabíveis, o candidato que, em qualquer tempo:

23.6.1 Cometer falsidade ideológica com prova documental;

23.6.2 Utilizar-se de procedimentos ilícitos, devidamente comprovados por meio eletrônico, estatístico, visual ou grafológico durante a prova;

23.6.3 Burlar ou tentar burlar quaisquer das normas definidas neste Edital;



23.6.4 Dispensar tratamento inadequado, incorreto ou descortês a qualquer pessoa envolvida no processo seletivo; e

23.6.5 Perturbar, de qualquer modo, a ordem dos trabalhos relativos ao processo seletivo.

23.7 Os resultados serão válidos, unicamente, para o presente Processo Seletivo.

23.8 Incorporar-se-ão a este Edital, para todos os efeitos, quaisquer Editais Complementares que vierem a ser publicados no site <https://ciexpert.softex.br/>.

23.9 Este Edital poderá ser revogado, suspenso ou interrompido e os prazos do processo de seleção revistos, a qualquer tempo e a juízo exclusivo da Softex, sem que caiba qualquer indenização às instituições participantes.

23.10 Será de responsabilidade do candidato o acompanhamento de todas as divulgações relativas ao processo seletivo nos sites e locais indicados neste Edital, bem como o cumprimento dos prazos elencados.

23.11 O IRede divulgará retificação relativa a este Edital, caso venham a decidir por qualquer mudança.

23.12 Os casos omissos serão resolvidos pela comissão composta por membros do IRede e das Instituições Executoras.

23.13 Esclarecimentos e informações adicionais ao conteúdo deste Edital podem ser obtidos por meio da FAQ no site do <https://ciexpert.softex.br/> e por meio do e-mail de contato [contato.ciexpert@iredede.org.br](mailto:contato.ciexpert@iredede.org.br).

## **24. ANEXOS**

24.1 São partes integrantes deste Edital:

24.1.1 ANEXO I – **Lista de vagas e endereços dos polos**; e

24.1.2 ANEXO II – **Conteúdo programático da prova de seleção**



Brasília, 02 de outubro de 2025

---

Antônio de Barros Serra  
**Presidente IRede**



## ANEXO I

EDITAL Nº 001 /2025

Programa CI Expert

### Lista de vagas e endereços dos polos

| Polos                                             | Endereço do polo                                                                                                                                     | Vagas | Turno das Aulas                                                                 |
|---------------------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------|-------|---------------------------------------------------------------------------------|
| Universidade Federal do Rio Grande do Sul (UFRGS) | Instituto de Informática<br>Av. Bento Gonçalves 9500,<br>Bloco IV - Campus do Vale<br>Porto Alegre - RS - CEP<br>91501-970                           | 117   | Matutino ou<br>vespertino ou<br>noturno conforme<br>disponibilidade do<br>polo. |
| Universidade de Brasília (UnB)                    | Av. L3 Norte - Ed. Finatec<br>Asa Norte - Brasília-DF<br>CEP: 70910-900<br>Caixa Postal - 2365<br>Campus Darcy Ribeiro                               | 67    | Matutino ou<br>vespertino ou<br>noturno conforme<br>disponibilidade do<br>polo. |
| Universidade Federal de Santa Maria (UFSM)        | Av. Roraima 1000 -<br>Centro de Tecnologia /<br>Laboratório do GMICRO<br>Cidade Universitária Bairro -<br>Camobi, Santa Maria - RS,<br>CEP 97105-900 | 25    | Matutino ou<br>vespertino ou<br>noturno conforme<br>disponibilidade do<br>polo. |
| Universidade Federal do Ceará (UFC)               | Campus do PICI, Bloco 723<br>LESC (Laboratório de<br>Engenharia de Sistemas de<br>Computação), Pici, Fortaleza<br>- CE, CEP 60440-970                | 25    | Matutino ou<br>vespertino ou<br>noturno conforme<br>disponibilidade do<br>polo. |
| Universidade Federal de Itajubá (UNIFEI)          | Instituto de Engenharia de<br>Sistemas e Tecnologia da<br>Informação - IESTI<br>Av BPS, 1303<br>Itajubá - MG 37500-903                               | 117   | Matutino ou<br>vespertino ou<br>noturno conforme<br>disponibilidade do<br>polo. |
| Universidade Federal de                           | Centro de Engenharia<br>Elétrica e Informática - CEEI                                                                                                | 117   | Matutino ou<br>vespertino ou                                                    |



|                       |                                                                                            |  |                                           |
|-----------------------|--------------------------------------------------------------------------------------------|--|-------------------------------------------|
| Campina Grande (UFCG) | Rua Aprígio Veloso, 882,<br>Bairro Universitário, CEP<br>58429-900,<br>Campina Grande - PB |  | noturno conforme disponibilidade do polo. |
|-----------------------|--------------------------------------------------------------------------------------------|--|-------------------------------------------|

## Anexo II

**EDITAL Nº 001 /2025**

**Programa CI Expert**

**Conteúdo Programático da prova de seleção**

**Conteúdo Digital e Conteúdo Analógico (Mixed-signals e Radiofrequência)**

|                             |                                        |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |
|-----------------------------|----------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <b>Conhecimento Inglês</b>  | Inglês                                 | Inglês Intermediário/Instrumental (nível B2)                                                                                                                                                                                                                                                                                                                                                                                                                                                               |
| <b>Conhecimento Técnico</b> | Matemática e Fundamentos da Computação | <ul style="list-style-type: none"> <li>- Sistema numérico binário - operações aritméticas e conversão para decimal</li> <li>- Códigos binários: BCD, Gray, ASCII, checksum, etc.</li> <li>- Portas lógicas: inversor, NAND, NOR, etc.</li> <li>- Álgebra Booleana (de chaveamento): axiomas, funções e teoremas</li> <li>- Teorema de DeMorgan e dualidade</li> <li>- Valores lógicos H, L, Z e don't care</li> <li>- Multiplexador, codificador, decodificador e outros blocos lógicos básicos</li> </ul> |



|                             |                             |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |
|-----------------------------|-----------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                             |                             | <ul style="list-style-type: none"> <li>- Combinação de portas lógicas e avaliação de expressões lógicas</li> <li>- Minimização lógica, mintermos e maxtermos</li> <li>- Mapas de Karnaugh</li> <li>- Síntese de circuito lógico (da equação lógica a esquema de portas lógicas)</li> <li>- Máquina de Estados Finitos (Moore e Mealy)</li> <li>- Síntese de máquina de estados (tabela e grafo de transição de estados, codificação de estados e extração de equações lógicas)</li> </ul> |
| <b>Conhecimento Técnico</b> | Arquitetura de Computadores | <ul style="list-style-type: none"> <li>- Operandos em instruções assembly</li> <li>- Formatos de instruções assembly</li> <li>- Tipos de instruções: aritméticas/lógicas, condicionais, de desvios, chamadas de funções, etc.</li> <li>- Modos de endereçamento</li> <li>- Implementação da microarquitetura: controle e datapath</li> </ul>                                                                                                                                              |
| <b>Conhecimento Técnico</b> | Circuitos Digitais          | <ul style="list-style-type: none"> <li>- Lógica CMOS combinacional: transistores MOS p e n como chaves</li> <li>- Comportamentos elétricos: estático, dinâmico e de consumo de potência</li> <li>- Propagação de atrasos em blocos lógicos e caminho crítico.</li> <li>- Glitches, riscos temporais (hazards) estáticos e dinâmicos</li> <li>- Lógica Sequencial: estabilidade, latches e flip-flops</li> </ul>                                                                           |





|                             |                                  |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |
|-----------------------------|----------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|                             |                                  | <ul style="list-style-type: none"> <li>- Temporização de lógica sequencial: tempos de hold, de setup e de propagação lógica</li> <li>- Somadores: half-adder, full-adder, somador ripple-carry, look-ahead, etc.</li> <li>- Outras unidades funcionais aritméticas e lógicas: subtrator, comparador, shifter, ULA.</li> <li>- Contadores</li> <li>- Representação numérica em ponto fixo e ponto flutuante</li> <li>- Memórias: banco de registradores, ROM, SRAM e DRAM</li> <li>- Arranjos Lógicos: PLA, PAL e PROM</li> <li>- CPLDs e FPGAs</li> </ul> |
| <b>Conhecimento Técnico</b> | Circuitos Elétricos/ Eletrônicos | <ul style="list-style-type: none"> <li>- Leis de Kirchoff</li> <li>- Transformação de fontes</li> <li>- Equivalente the Thevenin e Norton</li> <li>- Quadripolos</li> <li>- Amplificadores Operacionais</li> </ul>                                                                                                                                                                                                                                                                                                                                        |
| <b>Conhecimento Técnico</b> | Fundamentos em Microeletrônica   | <ul style="list-style-type: none"> <li>- Transistor MOSFET</li> <li>- Curva I/V</li> <li>- Transcondutância</li> <li>- Modelo de grande sinais</li> <li>- Modelo de pequenos sinais</li> <li>- Amplificadores básico</li> </ul>                                                                                                                                                                                                                                                                                                                           |



|                             |                    |                                        |
|-----------------------------|--------------------|----------------------------------------|
| <b>Conhecimento Técnico</b> | Programação Básica | -Linux<br>-TCL/TK<br>-Perl<br>-Python. |
|-----------------------------|--------------------|----------------------------------------|

### Sugestão Bibliográfica

|                                  |                                                                                                                                                                                                                                                                                                                        |
|----------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <b>Conteúdo Digital</b>          | Digital Design and Computer Architecture.<br>David Harris (Author), Sarah Harris (Author); 2nd Edition.                                                                                                                                                                                                                |
| <b>Conteúdo Analógico AMS/RF</b> | -Nilsson, James W.; Riedel, Susan A. Circuitos elétricos; Edição 10. ed.<br><br>-Behzad Razavi Fundamentals of Microelectronics 2nd Edition<br><br>-Adel S. Sedra, Kenneth C. Smith. Microelectronic Circuits, 7th edition<br><br>-Dispositivos Eletrônicos e Teoria de Circuitos - Robert Boylestad / Louis Nashelsky |

