
Exam questions

SUBIECT A

IAS Machine

1. Un sistem de calcul capabil să execute mai multe instrucțiuni, e alcătuit din:

- [x] Memorie, unitate de execuție și unitate de control.
- [ ] Memorie, UC, registru de date
- [ ] Mem, UC, Unitate de executie
- [ ] Unitate de executie, Unitate de instructiuni, Unitate de control



IAS Registers

PC = Program Counter
AR = Address register
DR = Data register
AC = Accumulator

2. Registrul PC din mașina IAS este:

- [x] Un registru numărător cu **incrementare** care conține adresa instrucțiuni **urmatoare**.
- [ ] Un registru numarator cu **incrementare** care contine adresa instructiuni **curente**
- [ ] Un registru numarator cu **decrementare** care contine adresa instructiuni **curente**
- [ ] Un registru numarator cu **decrementare** care contine adresa instructiuni **urmatoare**

3. Registrul DR are următorul rol în mașina IAS:

- [x] DR: Registru general de date, operand ALU
- [ ] DR: Registru de date, preia date de la PC
- [ ] DR: Registru de date, preia date de la AR
- [ ] DR: Registru general de date, operand ALU

4. Registrul AC are următorul rol în mașina IAS:

- [x] Registru accumulator, oprand ALU, stocheaza ultimul rezultat ALU
- [x] Registru accumulator conectat cu DR
- [ ] Registru accumulator preia date de la PC
- [ ] Registru accumulator preia date de la IR
- [x] Registru acumulator, furnizeaza date catre AR ???


5. Registrul IR are următorul rol în mașina IAS:

- [x] Registru instrucțiune pe baza căruia se obțin prin decodificare semnalele de control
- [ ] Registru instrucțiune conectat la AR, furnizeaza opcode
- [ ] Registru instrucțiune furnizeaza opcode la DR
- [x] Registru instrucțiune preia informatia opcode a instr curente de la DR ???

6. Registrul AR are următorul rol în mașina IAS:

- [x] Registru de adrese: menține stabilă adresa memoriei în ciclul curent de accesare a acesteia
- [x] Registru de adrese: furnizează adresa instrucțiunii
- [x] Registru de adrese: preia de la PC adresa care trebuie accesată în memorie
- [ ] Registru de adrese, furnizeaa catre AC adresa care trebuie accesata din memorie

Instruction algorithms



$FETCH =$
$AR \leftarrow PC,$
$DR \leftarrow Mem[AR],$
$PC \leftarrow PC + 1,$
$IR \leftarrow DR[opcode]$

$EXECUTE(ALU) =$
$AR \leftarrow DR[address],$
$DR \leftarrow Mem[AR],$
$AC \leftarrow DR$

$LOAD =$
$AR \leftarrow DR[address]$
$DR \leftarrow Mem[]$
$AC \leftarrow DR$

$STORE =$
$AR \leftarrow DR[address]$
$DR \leftarrow AC$
$MEM[AR] \leftarrow DR$

7. In timpul stagiului FETCH de la masina IAS au loc urm instructiuni in ordine:

- [x] $AR < -PC,\ DR < -Mem[AR],\ PC < -PC + 1,\ IR < -DR[opcode]$

8. In timpul stagiului EXECUTE într-o mașina IAS, instructiunea LOAD X presupune urm actiuni in ordine:

- [x] $AR < -DR[address],\ DR < -Mem[AR],\ AC < -DR$

Addressing

9. Adresarea imediată este caracterizată de:

- [x] Încărcarea unei valori într-un registru, ambele fiind fixe și codificate direct în hardware
- [ ] Incarcarea unei valori intr-un registru; valoare si regustrul sunt variabile si specificate in instructiune
- [ ] Incarcarea unei valori intr-un registru; valoarea fixa regstrul e variabil si specificat in instructiune
- [ ] Incarcarea unei valori intr-un registru; registru fix valoarea e variabila si specificata in instructiune

10. Adresarea directă este caracterizată de:

- [x] Încărcarea unei valori într-un registru, valoarea și registrul sunt specificate în instrucțiune

11. Adresarea indirectă este caracterizată de:

- [x] Încărcarea unei valori într-un registru, valoarea este folosită pentru a accesa memoria, iar registrul este cel specificat în instrucțiune.

12. Adresarea absolută (EXPLICIT) este caracterizată de:

- [x] Adresa specificată va fi utilizată în mod direct pentru accesul la memorie.
- [ ] Adresa specif se aduna la o valoare fixa pentru a se obtine adresa din memorie ce va fi accesata
- [ ] Adresa specif reprezinta un pointer catre o locatie de memorie, ce contine adresa ce va fi accesata
- [ ] Adresa specif reprezinta un pointer catre o locatie de memorie, ce contine o val ce va fi adunata pentru a fi obtinuta adresa din memorie ce va fi accesata

13. Adresarea relativă(ADRESA RELATIVA + BIAS) este caracterizată de:

- [x] Adresa specifică se adună la o altă valoare pentru a se obține adresa din memorie ce va fi accesată.

Note

- 2 types of relative addresing BR(Memory reallocation) and IR
- IR
  - $X = x[0], x[1], ...x[n-1]$ <- How do we address this?
  - $X[k] =$address of $X[0] +$ index

Instruction chaining

14. Înlănțuirea instrucțiunilor într-un program este asigurată de:

- [x] Registrul PC care preia adresa calculată a următoarei instrucțiuni sau o generează prin incrementare.
- [ ] REGISTRUL IR care contine adresa calculata a urm instr
- [ ] Registrul AR care calculeaza adresa a urm instr
- [ ] ALU ce decodif instructiunea curenta

15. Adresa următoarei instrucțiuni care va fi executată poate fi generate în mod **implicit**:

- [x] Cu ajutorul registrului PC prin incrementare sau preluare a unei valori furnizate de ALU.

16. Adresa următoarei instrucțiuni care va fi executată poate fi generate în mod **explicit**:

- [x] Prin specificarea acesteia în codul instrucțiunii curente, furnizat de IR.

Control unit arch

17. Arhitectura unei unități de control cablat presupune:

- [x] Decodificarea registrului IR pe baza căreia un automat secvențial va produce semnalele de control
- [ ] Codificarea directa in HW a registrului DR cu ajutorul ALU => semnale de control
- [ ] Decodif instr de catre un automat secvential …
- [ ] Decodif IR pe baza careia un automat secvential

18. Controlul cablat are următoarele caracteristici:

- [x] Este inflexibil, orice schimbare presupune modificări hardware.

19. Controlul microprogramat presupune:

- [x] Accesul unei memorii pe baza informației din IR și decodificarea informațiilor, fiind rezultate semnalele de control.

20. Controlul microprogramat are următoarele caracteristici:

- [x] Prezintă flexibilitate, fiind bazat pe un program binary care poate fi modificat fără a fi afectată implementarea hardware.
- [ ] Lent, costuri suboptimale (not quite)
- [ ] Cea mai performanta metoda de implementare (Wired is better)
- [ ] Inflexibil

21. Prin termenul firmware se înțelege:

- [x] Microprogramul conținut de memoria unui sistem de calcul. (Control memory) ???
- [ ] Totalitatea programelor continute de memoria unui sistem de calcul
- [ ] o parte programelor continute de memoria unui sistem de calcul ???
- [x] Microprogramul conținut de **memoria de control** a unui de calcul. (Control memory

More Notes

- Explicit addresing = bigger memory dim
- Microinstructions
    - We need 3 fields

- CF = Control field $\rightarrow$ goes to a decoder for control signals
- CS = Condition select $\rightarrow$ outputs as a selector to a MUX from status signals
- BA = Branch Address
- so we have this *microinstruction format*:
  - $\mu IR = \boxed{||CS||BA||CF}$

horizontal microinstruction no codification	**vertical microinstruction codification**
$-$ More memory used	$+$ Less memory used
$+$ Multiple instructions can be active at the same time	$\pm$ Always ONE instruction active at one time (Ex: using multiplexers)
$+$ Easy to debug	$-$ No more than ONE instruction active at one time

BUS

22. O tranzacție pe magistrală este realizată prin următorii pași:

- [x] Identificarea perifericelor care solicită rolul de bus master pe magistrală pentru a opera ulterior un transfer de date.
- [ ] Transfer propriu zis fara a interoga starea
- [ ] Identif dispozitivului partener prin trim adresei si transferul de date propriu zis
- [ ] Identif perifericelor care sunt livere la un moment dat pt a opera ulterior un transfer de date

23. Termenul split transaction se referă la:

- [x] Împărțirea magistralei în două **zone** distincte de request și reply, atunci când pe magistrală pot exista mai multe periferice cu rol de bus master.
- [ ] Împărțirea magistralei în două **faze** distincte de request și reply, atunci când pe magistrală pot exista mai multe periferice cu rol de bus master.
- [ ] Master slave split -> doar master participa la tranzactie
- [ ] master slave split -> doar slave participa la tranzactie

24. Arbitrarea pe magistrală este necesară deoarece:

- [x] Mai multe periferice pot solicita simultan acces la aceeași magistrală.
- [ ] prea multe periferice pot supraincarca magistrala
- [ ] mai multe periferice pot primi simultan date de la aceeasi sursa pe magistrala
- [ ] mai multe periferice pot fi conectate simultan la aceeasi magistrala

25. Referitor la daisy chaining se poate afirma că:

- [x] Este o metodă de arbitrare în care semnalul Bus_grant se propagă prin perifericele legate în lanț până la primul periferic care solicită magistrala.
- [ ] Inalta performanta si complexitate
- [ ] mai multe periferice scriu simultan pe magistrala
- [ ] acces echitabil la magistrala

26. Referitor la polling se poate afirma că:

- [x] Este o metodă de arbitrare în care perifericele sunt adresate secvențial de către arbitru, perifericul care solicită magistrala răspunde prin poziționarea semnalului comun bus_request/
- [x] Este o metodă de arbitrare în care perifericele sunt adresate secvențial de către arbitru, perifericul care solicită magistrala răspunde prin poziționarea semnalului comun bus_busy.
- [ ] Este o metodă de arbitrare în care perifericele sunt adresate secvențial de către arbitru, perifericul care solicită magistrala răspunde prin poziționarea semnalului comun bus_grant.
- [ ] access echitabil

27. Referitor la independent requesting se poate afirma că:

- [x] Este o metodă de arbitrare în care fiecare periferic este conectat la arbitru prin semnale proprii bus_request și bus_grant, semnalul bus_busy este comun.
- [ ] bus_grant, bus_busy, bus_request / periferic
- [ ] Este o metodă de arbitrare în care fiecare periferic este conectat la arbitru prin semnale proprii bus_request și bus_busy, semnalul bus_grant este comun.

Intreruperi

28. Termenul întrerupere/întreruperi se referă la:

- [x] Un mecanism prin care dispozitivele periferice solicită servicii din partea CPU.
- [ ] CPU interogheaza succesiv dispozitivele periferice pt a stabili daca exista vreo solicitare de servicii din partea sa
- [ ] P interogheaza succesiv CPU pt a stabili daca e disponibil de servicii din partea lor
- [ ] CPU solicita servicii din partea P

29. În cazul întreruperilor vectorizate se poate spune că:

- [x] Cererile de întrerupere sunt trecute printr-un registru de mascare și ajung apoi într-un codificator care poziționează semnalul Interrupt_request și generează adresa rutinei de tratare a întreruperii deservite.
- [ ] cererile de intrerupere ajung direct intr-un codificator care pozitioneaza semnalul Interrupt req si genereaza adresele tuturor rutinelor de tratare a intreruperilor (ISR)
- [ ] registru de mascare care pozitioneaza Interrupt req si gen addr ISR
- [ ] uhh

Notes

- Daisy chaining interrupts

5. P_i responds to $INTA$ by positioning on the BUS the ISR address
6. CPU takes the address from the BUS
7. CPU executes ISR

- Polling interrupts

5. No P_i answers to INTA $\Rightarrow$ CPU takes a generic ISR address
6. CPU executes generic ISR (Access state registers $\rightarrow$ CPU knows the source)
7. CPU executes peripheral specific ISR

Microprogramming again

30. În proiectul lui Wilkes fiecare linie de ieșire din decodificator are rolul următor:

- [x] Participă la generarea semnalelor de control
- [x] Participă la generarea adresei următoarei microinstrucțiuni.
- [ ] reprezinta microprogramul aflat in executie (a horizontal line = a microinstrucon)
- [ ] reprezinta o subrutina a microprogramului aflat in executie

31. Într-o microinstrucțiune câmpul de control este:


- [x] O reprezentare a semnalelor de control.
- [ ] o functie logica pe baza careia se genereaza semnalele de control
- [ ] o modalitate de a verif buna funct a microprogramului aflat in exec
- [ ] o codif a tipurilor de microinstructiuni

32. Într-o microinstrucțiune câmpul de selecție este:

- [x] O codificare a semnalelor de selecție.
- [ ] o functie logica pe baza careia se se seleacteaza dispozitivele perif de pe o magistrala
- [ ] selectie a diferitelor microinstr de salt
- [ ] codif a adreselor microinstructiunilor dintr-un microprogram selectat (aia e address in CM)

33. Arhitectura unei unități de control de tip microprogramat include:

- [x] Un registru numit “micro Program Counter” care furnizează adresa următoarei microinstrucțiuni către memoria de control.
- [x] micro IR care preia adresa microinstructiunii urm de la registrul microPC (asta nu e sigur?)???
- [ ] microIR care furnizeaza microinstructiunea catre memoria de control
- [ ] memorie de control care furnizeaza informatie catre microPC (defapt furnizeaza catre cs|ba|cf)



34. În general o instrucțiune conține următoarele câmpuri:

- [x] O zonă specifică unui cod de operație (opcode) și o zonă mai generală de date/adrese.
- [ ] o zona specifica de data si o zona generala de adrese
- [ ] o zona specifica de adrese si una generala de date
- [ ] o zona specifica unui cod de operaie si un parametru folosit la calculul adreselor

DLX

35. În procesorul DLX, incrementarea registrului PC are loc în stagiul:

- [x] IF

36. În procesorul DLX, scrierea în regiștrii are loc în stagiul:

- [x] WB

37. Față de varianta fără pipeline, același procesor cu pipeline permite o accelerare teoretică:

- [x] Mai mare, dar limitată de numărul de instrucțiuni care pot fi executate simultan.
- [ ] Mai mare, dar limitată de dimensiunea memoriei principale.
- [x] care tinde catre numarul de stagii pipeline
- [ ] mai mare decat numarul de stagii pipeline

38. Atunci când o resursă hardware este expusă unor accese multiple, simultan, care nu sunt suportate, vorbim despre:

- [x] Hazard structural

39. Hazardul de date apare atunci când:

- [x] Ordinea accesului la operanzi este schimbată în pipeline.
- [x] acceasi adresa de memorie e accesata simultan de mai multe instructiuni
- [ ] PC e accesat de o instructiune de salt
- [ ] ALU e accesat simultan de mai multe instructiuni

40. Hazardul de control apare atunci când:

- [x] În pipeline se execută o instrucțiune de control condiționat și nu există încă certitudinea adresei următoarei instrucțiuni.

1. Un sistem de calcul capabil sa execute mai multe instructiuni este alcatuit din:
    a) Memorie, unitate de executie, unitate de instructiuni
    b) Memorie, unitate de control,registru de date
    c) Memorie, unitate de executie, unitate de control
    d) Unitate de executie, unitate de instructiuni si program counter
    e) Memorie, registru de instructiuni, unitate de control

2. Registrul PC din masina IAS este:
    a) Un registru numarator cu incrementare care contine adresa urmatoarei instructiuni
    b) Un registru numarator cu incrementare care contine adresa instructiunii curente
    c) Un registru numarator cu decrementare care contine adresa instructiunii curente
    d) Un registru numarator cu decrementare care contine adresa urmatoarei instructiuni
    e) Un registru care contine adresa precedentei instructiuni

3. Registrul DR are urmatorul rol in masina IAS:
    a) DR: registru de date, preia date de la IR
    b) DR: registru de date, preia date de la PC
    c) DR: registru de date, preia date de la AR
    d) DR: registru general de date, operand ALU

4. Registrul AC are urmatorul rol in masina IAS:
    a) AC: registru acumulator, operand ALU, stocheaza ultimul rezultat ALU
    b) AC: registru acumulator, conectat la DR
    c) AC: registru acumulator, preia date de la PC
    d) AC: registru acumulator, furnizeaza date catre AR
    e) AC: registru acumulator, preia date de la IR

5. Registrul IR are urmatorul rol in masina IAS:
    a) IR: registru instructiune, conectat la AR, furnizeaza informatia OPCODE
    b) IR: registru instructiune, pe baza caruia se obtin prin decodificare semnalele de control
    c) IR: registru instructiune, furnizeaza informatia opcode catre DR
    d) IR: registru instructiune, preia informatia opcode a instructiunii curente de la DR
    e) IR: registru instructiune, pe baza caruia se obtin prin codificare semnalele de control

6. Registrul AR are urmatorul rol in masina IAS:
    a) AR: registru de adrese, mentine stabila adresa memoriei in ciclul curent de accesare a acesteia
    b) AR: registru de adrese, furnizeaza adresa locatiei curente de memorie catre PC
    c) AR: registru de adrese, furnizeaza catre AC adresa care trebuie accesata din memorie
    d) AR: registru de adrese, preia de la PC adresa care trebuie accesata din memorie
    e) AR: registru de adrese, furnizeaza adresa instructiunii curente catre PC

7. In timpul stagiului Fetch intr-o masina IAS au loc urmatoarele actiuni, in ordine:
    a) AR<- PC; DR<-Mem[AR];PC<-PC+1;IR<-DR[opcode];
    b) PC<-PC+1;IR<-DR[opcode];AR<-PC;DR<-Mem[AR];
    c) IR<-DR[opcode]; AR<-PC; DR<-Mem[AR]; PC<-PC+1;
    d) DR<-Mem[AR]; AR<-PC; PC<-PC+1; IR<-DR[opcode];

8. In timpul stagiului Execute intr-o masina IAS, instructiunea Load X presupune urmatoarele actiuni, in ordine:
   a) DR<-Mem[AR]; AR<-DR[address]; AC<-DR;
   b) AR<-Mem[DR]; AR<-DR[address]; AC<-DR;
   c) AR<-DR[address]; DR<-Mem[AR]; AC<-DR;
   d) DR<-Mem[AR]; AR<-DR[address]; AC<-DR;

9. Adresarea imediata este caracterizata de:
   a) Incarcarea unei valori intr-un registru; valoarea si registrul sunt variabile si trebuie specificate in instructiune
   b) Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune
   c) Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune
   d) Incarcarea unei valori intr-un registru; ambele fiind fixe si codificate direct in hardware

10. Adresarea directa este caracterizata de:
   a) Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune
   b) Incarcarea unei valori intr-un registru; registrul este variabil, specificat in instructiune iar valoarea depinde de tipul registrului
   c) Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune
   d) Incarcarea unei valori intr-un registru; valoarea si registrul sunt specificate in instructiune

11. Adresarea indirecta este caracterizata de:
   a) Incarcarea unei valori intr-un registru; valoarea este folosita pentru a accesa memoria iar registrul este cel specificat in instructiune
   b) Incarcarea unei valori intr-un registru; registrul este folosit pentru a accesa memoria iar valoarea este cea specificata in instructiune
   c) Incarcarea unei valori intr-un registru; valoarea si registrul sunt specificate direct in instructiune
   d) Incarcarea unei valori intr-un registru; valoarea si registrul provin din memorie si sunt specificate indirect in instructiune

12. Adresarea absoluta este caracterizata de:
   a) Adresa specificata va fi utilizata in mod direct pentru accesul la memorie
   b) Adresa specificata se aduna la valoarea fixa pentru a se obtine adresa de memorie ce va fi accesata
   c) Adresa specificata reprezinta un pointer catre o locatie din memorie care contine adresa ce va fi accesata
   d) Adresa specificata reprezinta un pointer catre o locatie din memorie care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata

13. Adresarea relativa este caracterizata de:
   a) Adresa specificata va fi utilizata in mod direct pentru accesul la memorie
   b) Adresa specificata se aduna la o alta valoare pentru a se obtine adresa din memorie ce va fi accesata

c) Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata
d) Adresa specificata reprezinta un pointer catre o locatie din memorie care contine adresa ce va fi accesata

14. Inlantuirea instructiunilor intr-un program este asigurata de:
a) Registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza prin incrementare
b) Registrul IR care contine adresa calculata a urmatoarei instructiuni
c) Registrul AR care calculeaza adresa din memorie a urmatoarei instructiuni
d) ALU, care decodifica instructiunea curenta

15. Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod implicit:
a) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU
b) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul DR
c) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR
d) Cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU

16. Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod explicit:
a) Cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU
b) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU
c) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR
d) Prin specificarea acesteia in codul instructiunii curente, furnizat de IR

17. Arhitectura unei unitati de control cablat presupune:
a) Codificarea directa in hardware a registrului DR, cu ajutorul ALU, rezultand semnalele de control
b) Decodificarea directa in hardware a registrului IR, rezultand semnalele de control
c) Decodificarea instructiunilor de catre un automat secvential pe baza carora vor fi generate semnalele de control
d) Decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control

18. Controlul cablat are urmatoarele carcacteristici:
a) Este optim din pct de vedere al costurilor dar nu si al performantei
b) Este mai degraba lent cu costuri suboptimale desi testarea sa este facila
c) Este inflexibil, orice schimbare presupune modificari hardware
d) Nu implica cunostinte de design hardware

19. Controlul microprogramat presupune:
a) Accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, pe baza carora un automat secvential va produce semnalele de control
b) Accesul unei memorii pe baza informatiei din AR si decodificarea semnalelor de control
c) Accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control

d) Decodificarea software a registrului IR, rezultand semnalele de control

20. Controlul microprogramat are urmatoarele caracteristici:
    a) Prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi efectuata implementarea hardware
    b) Este mai degraba lent, cu costuri suboptimale, desi testarea sa este greoaie
    c) Este cea mai performanta metoda de implementare, viteza nefiind afectata de accesele la memorie
    d) Este inflexibil, fiind bazat pe un program binar care nu poate fi modificat fara a afecta implementarea hardware

21. Prin termenul firmware se intelege:
    a) Microprogramul continut de memoria de control dintr-un sistem
    b) Totalitatea programelor continute de memoria unui sistem de calcul
    c) O parte a programelor continute de memoria unui sistem de calcul
    d) Microprogramul continut de memoria unui sistem de calcul

22. O tranzactie pe magistrala este realizata prin urmatorii pasi:
    a) Identificarea perifericelor care solicita rolul de bus master pe magistrala, pt a opera ulterior un transfer de date
    b) Transferul propriu zis de date cu un periferic, fără a interoga starea acestuia
    c) Identificarea dispozitivului partener prin trimiterea adresei și transferul de date propriu zis
    d) Identificarea perifericelor care sunt libere la moment dat pentru a opera ulterior un transfer de date

23. Termenul split transaction se refera la:
    a) Împărțirea magistralei în două zone distincte de request și reply atunci când pe magistrală pot exista mai multe periferice cu rol de bus master
    b) Împărțirea tranzactiei în două faze distincte de request și reply atunci când pe magistrală pot exista mai multe periferice cu rol de bus master
    c) Împărțirea perifericelor în două tipuri, master și slave urmând ca doar cele cu rol de master să participe la tranzacție
    d) Împărțirea perifericelor în două tipuri, master și slave urmând ca doar cele cu rol de slave să participe la tranzacție

24. Arbitrarea pe magistrala este necesara deoarece:
    a) Prea multe periferice pot supraincarca magistrala
    b) Mai multe periferice pot fi conectate simultan la aceeasi magistrala
    c) Mai multe periferice pot primi simultan date de la aceeasi sursa de pe magistrala
    d) Mai multe periferice pot solicita simultan acces la aceeasi magistrala

25. Referitor la daisy chaining se poate afirma ca:
    a) Este o metoda de arbitrare de inalta performanta si complexitate
    b) Este o metoda de arbitrare care permite mai multor periferice sa scrie simultan pe magistrala
    c) Este o metoda de arbitrare in care semnalul Bus_grant se propaga prin perifericele legate in lant pana la primul periferic care solicita magistrala
    d) Este o metoda de arbitrare care asigura accesul echitabil la magistrala

26. Referitor la polling se poate afirma ca:

a) Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pzoitionarea semnalului comun Bus_grant
b) Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_request
c) Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pzoitionarea semnalului comun Bus_busy
d) Este o metoda de arbitrare care nu poate asigura accesul echitabil la magistrala

27. Referitor la independent requesting se poate afirma ca:
a) Este o metoda de arbitrare in care arbitrul interogheaza individual fiecare periferic in mod secvential
b) Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request, Bus_grant si Bus_busy
c) Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_grant; Bus_busy este comun
d) Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_busy; Bus_grant este comun

28. Termenul intrerupere/intreruperi se refera la:
a) Un mecanism prin care CPU solicita servicii din partea dispozitivelor periferice
b) Un mecanism prin care CPU interogheaza succesiv dispozitivele periferice pentru a stabili daca exista vreo solicitare de servicii din partea sa
c) Un mecanism prin care dispozitivele periferice solicita servicii din partea CPU
d) Un mecanism prin care dispozitivele periferice interogheaza succesiv CPU pentru a stabili daca este disponibil pentru servicii din partea lor

29. In cazul intreruperilor vectorizate se poate spune ca:
a) Cererile de întrerupere sunt trecute printr-un registru de mascare și apoi Ajung într un codificator care poziționează semnalul Interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite
b) Cererile de întrerupere Ajung direct într un codificator care poziționează semnalul Interrupt_request si genereaza adresele tuturor rutinelor de tratare a intreruperilor
c) Cererile de întrerupere sunt trecute printr-un registru de mascare care poziționează semnalul Interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite
d) Cererile de întrerupere sunt trecute printr-un registru de mascare și apoi Ajung într un codificator care poziționează semnalul Interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite (//e la fel ca si a)

30. In proiectul lui Wilkes, fiecare linie de iesire din codificator are rolul urmator:
a) Participa la generarea semnalelor de control
b) Patricipa la generarea adresei urmatoarei microinstructiuni
c) Reprezinta microprogramul aflat in executie
d) Reprezinta o subrutina a microprogramului aflat in executie

31. Intr- o microinstructiune, campul de control este:
a) O functie logica pe baza careia se genereaza semnalele de control
b) O modalitate de a verifica buna functionare a microprogramului aflat in executie
c) O reprezentare a semnalelor de control

d) O codificare a tipului de microinstructiuni

32. Intr-o microinstructiune campul de selectie este:
    a) O functie logica pe baza careia se selecteaza dispozitivele periferice de pe o magistrala
    b) O selectie a diferitelor microinstructiuni de salt
    c) O codificare a adreselor microinstructiunilor dintr-un microprogram selectat
    d) O codificare a semnalelor de selectie

33. Arhitectura unei unitati de sontrol de tip microprogramat include:
    a) Un registru numit “micro Program Counter” care furnizeaza adresa urmatoarei microinstructiuni catre memoria de control
    b) Un registru numit “micro Instruction Register” care preia adresa microinstructiunii urmatoare de la registrul “micro Program Counter”
    c) O memorie de control care furnizeaza informatie catre registrul “micro Program Counter”
    d) Un registru numit “micro Instruction Register” care furnizeaza microinstructiunea catre memoria de control

34. In general, o instructiune contine urmatoarele campuri:
    a) O zona specifica unui cod de operatie(opcode) si o zona mai generala de date/adrese
    b) O zona specifica de date si o zona mai generala de adrese
    c) O zona specifica unui cod de operatie(opcode) si un parametru folosit la calculul adreselor
    d) O zona specifica de adrese si o zona mai generala de date

35. In procesorul DLX, incrementarea registrului PC are loc in stagiul:
    a) EX
    b) MEM
    c) ID
    d) IF

36. In procesorul DLX, scrierea in registri are loc in stagiul:
    a) EX
    b) ID
    c) WB
    d) MEM

37. Fata de varianta fara pipeline, acelasi procesor cu pipeline promite o accelerare teoretica:
    a) Mai mare dar limitata de numarul de instructiuni care pot fi executate simultan
    b) Mai mare dar limitata de dimenziunea memoriei principale
    c) Care tinde catre numarul de stagii pipeline
    d) Mai mare decat numarul de stagii pipeline


38. Atunci cand o resursa hardware este expusa unor accese multiple, simultan, care nu sunt suportate, vorbim despre:
    a) Hazard hardware
    b) Hazard de control
    c) Hazard structural
    d) Hazard de date

39. Hazardul de date apare atunci cand:

a) ALU este accesat simultan de mai multe instructiuni
b) Registrul PC este accesat de o instructiune de salt
c) Aceeasi adresa de memorie este accesata simultan de mai multe instriuctiuni
d) Ordinea accesului la operanzi este schimbata in pipeline

40. Hazardul de control apare atunci cand:

a) In pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind adevarata
b) In pipeline se executa succesiv 2 instructiuni de control conditionat si nu exista inca certitudinea executiei celei de-a doua
c) In pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind falsa
d) In pipeline se executa o instructiune de control conditionat si nu exista inca certitudinea adresei urmatoarei instructiuni



d)

Subiectul A

1. Un sistem de calcul capabil sa excute mai multe instructiuni este alcatuit din:C. memorie, unitate de excutie, unitate de control
2. Registrul PC din masina IAS este: A. un registru numerator cu incrementare care contine adresa urmatoarei instructiuni
3. Registrul DR are urrmatorul rol in masina IAS: C.* registru de date, preia date de la AR SI D. registru general de date, operand ALU
4. Registrul AC are urmatorul rol in masina IAS: A.registru accumulator, operand ALU, stocheaza ultimul rezultat ALU SI B.* registru accumulator, conectat la DR
5. Registrul IR are urmatorul rol in masina IAS: B. registru instructiuni, pe baza caruia se obtin prin decodificare semnalele de control SI D. registru instructiuni, preia informatia opcode a instructiuni curente de la DR
6. Registrul AR are urmatorul rol in masina IAS: B.registru de adrese,furnizeaza adresa locatiei curente din memorie catre PC SI D.registru de adrese,preia de la PC adresa care trebuie accesata din memorie
7. In timpul stagiuluiu Fetch intr-o masina IAS au loc urmatoarele instructiuni, in ordine: A. AR<-PC; DR<-MEM[AR];PC<-PC+1;IR<-DR[opcode]
8. In timpul stagiului Execute intr-o masina IAS, instructiunea Load X presupune urmatoarele actiuni, in ordine: C. AR<-DR[address];DR<-Mem[AR];AC<-DR
9. Adresarea imediata este caracterizata de: D. incarcarea unei valori intr-un registru; ambele fiind fixe si codificate in hardware
10. Adresare directa este caracterizata de: C. incarcarea unei valori intr-un registru; registrul este fix, Valoarea poare fi oricare si se specifica in instructiune
11. Adresarea indirecta est caracterizata de: D. incarcarea unei valori intr-un registru; Valoarea si registrul provin din memorie si sunt specificate indirect in instructiuni
12. Adresarea absoluta este caracterizata de: A. adresa specificata va fi utilizata in mod direct pentru accesul la memorie
13. Adresarea relativa este caracterizata de: B. adresa specificata se aduna la o alta valoare pentru a se obtine adresa din memorie ce va fi accesata POATE SA FIE C.* adresa specificata reprezinta un pointer catre o locatie din memorie care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata SAU D.* adresa specificata reprezinta un pointer catre o locatie din memorie, care contine adresa ce va fi accesata.
14. Inlatuirea instructiunilor intr-un program este asigurata de : A. Registrul PC care preia adresa calculate a urmatoarei instructiuni
15. Adresa urmatoarei instructiuni care va fi executata poate fi generate in mod implicit: C. cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR
16. Adresa urmatoarei instructiuni care va fi executata poate fi generate in mod explicit: D. prin specificarea acesteia in codul instructiuni curente, furnizat de IR

17. Arhitectura unei unitati de control cablat presupune: D. decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control
18. Controlul cablat are urmatoarele caracteristici: C. este inflexibil, orice schimbare presupune modificari hardware
19. Controlul microprogramat presupune : C. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor,fiind rezultate semnalele de control
20. Controlul microprogramat are urmatoarele caracteristici: A. prezinta flexibiliate, fiind bazat pe un program binar care paote fi modificat fara a fi afectata implementarea hardware
21. Prin termenul firmware se intelege: A. microprogramul continut de memoriaa de control dintr-un sistem
22. O tranzactie pe magistrala este realizata prin urmatoarii pasi: C. identificarea dispozitivului partener prin trimiterea adresei si transferal de date propiu-zis
23. Termenul split transaction se refera la: B. impartirea tranzactiei in doua faze distincte de request si reply, atunci cand pe magistrala pot exista mai multe periferice cu rol de bus master
24. Arbitrarea pe magistrala este necesare deoarece: D. mai multe periferice pot solicita simultan acces la aceeasi magistrala
25. Referitor la daisy chaining se poate afirma ca: C. este o metoda de arbitrare in care semnalul bus_grant se propaga prin perifericele legate in lant pana la primul periferic care solicita magistrala
26. Referitor la polling se poate afirma ca: C. este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala rapsunde prin pozitionarea semnalului bus_request
27. Referitor la independent request se poare afirma ca: C. este o metoda de aribtrare in care fiecare periferic este conectat la arbitru prin semnale propria bus_request si bus_grant; semnalul bus_busy este comun
28. Termenul intrerupere/intreruperi se refera la: C. un mechanism prin care dispozitivele periferice solicita servicii din partea CPU
29. In cazul intreruperilor vectorizate se poate spune ca: A. cererile de intrerupere sunt trecute printr-un registru de mascaer si apoi ajung intr-un codificator care pozitioneaza semnalul cererile de intrerupere sunt trecute printr-un registru de mascare si apoi ajung la un decodificator care pozitioneaza semmalul interrupt_request si genereaza adresa rutinei de tartare a intreruperii deservite si D. cererile de intrerupere sunt trecute printr-un registru de mascare si apoi ajung la un decodificator care pozitioneaza semmalul interrupt_request si genereaza adresa rutinei de tartare a intreruperii deservite
30. In proiectul Wilkes, fiecare linie de iesire din decodificator are rolul urmator: A. participa la generarea semnalelor de control si B. participa la generarea adresei urmatoarei microinstructiuni SAU D.* reprezinta o subrutina a microprogramului aflat in executie
31. Intr-o microinstructiune, campul de control este : C. o reprezentare a semnalelor de control

32. Intr-o microinstructiune , campul de selectie este : D. o codificare a semnalelor de selectie
33. Arhitectura unei unitati de control de tip microprogramat include: A. un registru numit “micro program counter” care furnizeaza adresa urmatoarei microinstructiuni catre memoria de control
34. In general, o instructiuni contine urmatoarele campuri: A. o zona specifica unui cod de operatie(opcode) si o zona mai generala de date/adrese
35. In procesorul DLX, incrementarea registrului PC are loc in stagiul: D. IF
36. In procesorul DLX, scrierea in registri are loc in stagiul: C. WB
37. Fata de varianta fara pipeline, acelasi processor cu pipeline permite o accelerare teoretica: C. care tinde catre numarul de stagii pipeline
38. Atunci cand o resurse hardware este expusa unor accese multiple simultan care nu sunt suportate vorbim despre: C. hazard structural
39. Hazardul de date apare atunci cand: C. aceeasi adresa de memorie este accesata simultan de mai multe instructiuni SI D. ordinea accesului la operanzi este schimbata in pipeline
40. Hazardul de control apare atunci cand: D. in pipeline se executa o instructiuni de control conditionat si nu exista inca certitudinea adresei urmatoarei instructiuni
41. APLICATII : Considerand urmatoarea secventa de cod, scrisa in notatie simplificata RISC.
    ADD R1,R2,R3
    SUB R4,R1,R5
    AND R6,R1,R7
    OR R8,R1,R9
    XOR R10,R1,R11
    Numarul de c.c. necesar pentru exec secventei, considerand un processor fara forwarding, este cuprins in intervalul: D. [10,15]
42. Considerand urmatoarea secventa de cod, scrisa in notatie simplificata RISC, cu presupunerea ca valoarea initiala din R3 este R2+396.
    LOOP : LD R1,0(R2)
    DADDI R1,R1,#1
    SD R1, 0(R2)
    DADDI R2,R2,#4
    DSUB R4,R3,R2
    BNEZ R4,LOOP
    HLT
    Nr de c.c. necesar pt exec secventei, considerand un processor fara forwarding, cu predictive statica a branch-ului de tipul predict-as-taken, in care citirea din registru se face pe front crescator, iar scrierea in registru se face pe front descrescator, este cuprins in intervalul: A.[1400.1600]
43. Considerand urmatoarea secventa de cod, scrisa in notatie simplificata RISC, cu registru FX fiind pe float iar RX PE INT:

```
      MOV  R1, #4
      MOV  R3, #28
foo: LD F2, 0(R1)     ;incarca X(i)
     MULD F4, F2, F0 ;a*X(i)
     LD F6, 0($2)     ;incarca Y(i)
     ADDD F6, F4, F6 ;a*X(i)+Y(i)
     SD 0(R2), F6     ;stocheaza Y(i)
     DADDIU R1,R1,#8  ;inc. idx. lui X
     DADDIU R2,R2,#8  ;inc. idx. lui Y
     SUB R3, R3, R1   ;R3=R3-R1
     BNZ end          ;test if done
     BNZ R3, foo      ;loop if not done
end: HLT              ;nu adauga clock-cycle-uri
```

Numarul de clockcycle-urile necesar pentru executia secventei in situatia in care tratarea branch-urilor se face cu politica freeze-and-flush

A. [150,200) B. [30,40] C. [10,20] D. [60,100]

Raspuns : A.[150,200)

44. Consierand urmatoarea secventa de cod, scrisa in RISC, care este valoarea afisata care se citeste in ordine valorile 8 si 9:

```
      INP R1,2
      INP R2,2
      MOV R4,R1
      MOV R5,R2
T1    CMP R2,#0
      BEQ OUT
      MOV R3,R1
      MOD R3,R2
      MOV R1,R2
      MOV R2,R3
      BRA T1
OUT   MUL R4,R5
      DIV R4,R1
      OUT R4,4
      HLT
```

A. 36 B. 72 C. 24 D. 12

Raspuns: B. 72

45.

```
      HLT
```

A. 36 B. 72 C. 24 D. 12

45. (4 p.) Pentru secventa de cod de la itemul anterior, ce valoari trebuie introduse pentru a se afisa 75?

A. 0 si 75 B. 25 si 15 C. 1 si 75 D. 25 si 75

...de cod, scrisa in limbajul de asamblare al procesorului RISC si se co...

Raspuns: C. 1 si 75

A. 36 B. 72 C. 24 D. 12

45. (4 p.) Pentru secventa de cod de la itemul anterior, ce valoari trebuie introduse pentru a se afisa 75?
A. 0 si 75 B. 25 si 15 C. 1 si 75 D. 25 si 75

46. (4 p.) Considerand urmatoarea secventa de cod, scrisa in limbajul de asamblare al procesorului RISC si se considera ca se citesc, in ordine, valorile 36, 12, 10, 24 si 8.

```
        MOV R0, #5
        MOV R3,R0
        MOV R7,R0
        ADD R7,#1
        MOV R6,#0
        MOV R1,#50
        STR R0,0(R1)
LOOP    INP R2,2
        ADD R1,#1
        STR R2,0(R1)
        SUB R3,#1
        CMP R3,#0; ;compara R3 cu 0
        BEQ B    ; if (R3==0) goto B
        BRA LOOP ; goto LOOP
B       JMS A    ;
        HLT
A       MOV R1,#51
        MOV R2,#52
        MOV R5,#1
        SUB R7,#1
        ADD R6,#1
        CMP R6,R0; compara R6 cu R0
        BEQ STOP ; if (R6==R0) goto STOP
IN      LDR R3,0(R1)
        LDR R4,0(R2)
        CMP R3,R4; compara R3 cu R4
        BHI IT   ;
        BLS NO   ;
IT      STR R4,0(R1)
        STR R3,0(R2)
NO      ADD R1,#1
        ADD R2,#1
        ADD R5,#1
        CMP R5,R7
        BEQ A
        BRA IN
STOP    RET
```

Ce valoare se va gasi la sfarsitul executiei programului la locatia de memorie 50?
A. 5 B. 8 C. 36 D. 10 E. 24

46. Raspuns: A. 5

Ce valoare se va gasi la sfarsitul executiei programului la locatia de memorie 50?
A. 5 B. 8 C. 36 D. 10 E. 24

47. (4 p.) Pentru secventa de program de la item-ul anterior, daca se citesc, in ordine, valorile 12, 36, 24, 10 si 8, ce valoare se va gasi la sfarsitul executiei programului la locatia de memorie 53?
A. 8 B. 36 C. 24 D. 12 E. 10

47. Raspuns: D. 12

Aplicatii: Microprogramare

O unitate de control, implementata în maniera microprogramata executa algoritmul de mai jos, folosind memoria de microprogram de mai jos.

```
register A[7:0],Q[8:0],M[7:0],COUNT[2:0],F,OVR;
bus INBUS[7:0],OUTBUS[7:0];
BEGIN: A:=0, COUNT:=0, F:=0,                                        (c0)
INPUT: M:=INBUS;                                                    (c1)
       Q[7:0]:=INBUS[7:0], Q[8]:=INBUS[7];
ZEROTEST: if Q=0 then goto OUTPUT, if M!=0 then goto SCAN,          (c2)
          Q:=0, goto OUTPUT;
SCAN: if F=0 then
    begin                                                           (c3)
          if Q[0]Q[1]=01 then A[7:0]:=A[7:0]+M[7:0], OVR:=v;
          if Q[0]Q[1]=11 then A[7:0]:=A[7:0]-M[7:0], OVR:=v,F:=1;
    end                                                             (c3,c4,c5)
      else goto TEST;
    if F=1 then
    begin
          if Q[0]Q[1]=00 then A[7:0]:=A[7:0]+M[7:0],OVR:=v,F:=0;     (c3,c6)
          if Q[0]Q[1]=10 then A[7:0]:=A[7:0]-M[7:0],OVR:=v;         (c3,c4)
    end
TEST: if COUNT7=1 then go to OUTPUT;
RSHIFT: A[7]=A[7]*M[7](!OVR)+F*(!M[7])+F*M[7]*OVR
       A[6:0].Q:=A.Q[8:1], COUNT:=COUNT+1, goto SCAN;               (c7)
OUTPUT: OUTBUS:=A, Q[1]:=0;                                         (c8)
       OUTBUS:=Q;                                                   (c9)
END    goto END
```

48. (4 p.) Numarul minim de biti necesari pentru reprezentarea registrului CS este:
A. 3 B. 2 C. 4 D. 1

49. (4 p.) Numarul minim de biti necesari pentru reprezentarea registrului BA este:
A. 8 B. 2 C. 3 D. 4

50. (4 p.) Care este continutul memoriei de microprogram in cazul codificarii pur orizontale pentru adresa 0x01h tinand cont de faptul ca no branch este codificat cu valoarea 0, iar pentru codificarea semnalelor de control, bitul cel mai semnificativ este atribuit semnalului C9 ?

A. CS=0x00h BA=0x04h CF=0x01h
B. CS=0x00h BA=0x00h CF=0x01h
C. CS=0x00h BA=0x04h CF=0x02h
D. CS=0x00h BA=0x00h CF=0x04h

48. C
49. D
50. B

Subiectul C

1. Arhitectura unei unitati de control cablat presupune: D. decodificarea directa in hardware a registrului IR, rezultand semnalele de control
2. In timpul stagiului Fetch intr-o masina IAS au loc urmatoarele actiuni , in ordine: C. A<-PC;DR<-MEM[AR];PC<-PC+1;IR<-DR[opcode]
3. Adresa urmatoarei instructiuni care va fi executata poate fi generate in mod implicit: C. cu ajutorul registrului PC prin incrementare sau preluarea valorii din IR
4. Controlul microprogramat are urmatoarele caracteristici: D. prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi afectata implementarea hardware
5. Adresarea indirecta este caracterizata de : C.* incarcarea unei valori intr-un registru; registrul este folosit pentru a accesa memoria iar valoarea este cea specificata in instructiune
6. Referitor la polling se poate afirma ca: B. o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun bus_request
7. Inlantuirea instructiunilor intr-un program este asigurata de : C. registrul PC care preia adresa calculate a urmatoarei instructiuni sau o genereaza prin incrementare
8. Adresarea relativa este caracterizata de: C.* adresa specificata reprezinta un catre o locatie din memorie, care contine adresa ce va fi accesata sau B.* adresa specificata se aduna la o alta valoare pentru a se obtine adresa din memorie ce va fi accesata
9. Referitor la independent requesting se poate afirma ca: D. este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale propria bus_request si bus_grant; semnalul bus_busy este comun
10. Adresarea absoluta este caracterizata de: A. adresa specificata va fi utilizata in mod direct pentru accesul la memorie
11. Adresa urmatoarei instructiuni care va fi executata generata in mod explicit: A. prin specificarea acesteia in codul instructiuni curent, furnizat de IR
12. Termenul split transaction se refera la: A. impartirea tranzactiei in doua faze distincte de request si reply, atunci cand pe magistrala pot exista mai multe periferice cu rol de bus master
13. Un sistem de calcul capabil sa execute mai multe instructiuni este alcatuit din: E. Memorie, unitate de executie, unitate de control
14. Registrul PC din masina IAS este: C. un registru numerator cu incrementare care contine adresa urmatoarei instructiuni
15. Termenul intrerupere/intreruperi se refera la: D. un mechanism prin care dispozitivele periferice solicita servicii din partea CPU
16. In procesorul DLX , scrierea in registri are loc in stagiul: A. WB

17. Registrul AR are urmatorul rol in masina IAS: B.registru de adrese,furnizeaza adresa locatiei curente din memorie catre PC SI E. registru de adrese, preia de PC adresa care trebuie accesata din memorie
18. Intr-o microinstructiune, campul de selectie este: A. o codificare a semnalelor de selectie
19. Controlul cablat are urmatoarele caracteristici: B. este inflexibil, orice schimbare presupune modificari hardware
20. Adresarea directa este caracterizata de: B. incarcarea unei valori instr-un registru; registrul este fix; valoarea poate fi oricare se se specifica in instructiune
21. Hazardul de control apare atunci cand: C. in pipeline se excuta o instructiuni de control conditionat si nu exista inca certitudinea adresei urmatoarei instructiuni
22. Registrul AC are urmatorul rol in masina IAS: B. registru accumulator, operand ALU, stocheaza ultimul rezultat ALU SI C.* registru accumulator conectat la DR
23. Fata de varianta fara pipeline, acelasi procesor in pipeline promite o accelerare teoretica: C. care tinde spre numarul de stagii pipeline
24. Adresarea imediata este caracterizata de: D. incarcarea unei valori intr-un registru, ambele fiind fixe si codficate direct in hardware
25. Hazardul de date apare atunci cand: C. aceeasi adresa de memorie este accesata simultan de mai multe instructiuni
26. In timpul stagiului Exectue intr-o masina IAS, in instructiunea Load X presupune urmatoarele actiuni, in ordine: C. AR<-DR[address]; DR<-MEM[AR];AC<-DR
27. Prin termenul firmware se intelege: A. microprogramul continut de memoria de control dintr-un sistem
28. Controlul microprogramat presupune: A. accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control
29. In cazul intreruperilor vectorizate se poate spune ca: A. cererile de intrerupere sunt trecute printr-un registru de mascaer si apoi ajung intr-un codificator care pozitioneaza semnalul cererile de intrerupere sunt trecute printr-un registru de mascare si apoi ajung la un decodificator care pozitioneaza semmalul interrupt_request si genereaza adresa rutinei de tartare a intreruperii deservite si D. cererile de intrerupere sunt trecute printr-un registru de mascare si apoi ajung la un decodificator care pozitioneaza semmalul interrupt_request si genereaza adresa rutinei de tartare a intreruperii deservite
30. In procesorul DLX, incrementarea registrului PC are loc in stagiul: C. IF
31. O tranzactie pe magistrala este realizata prin urmatorii pasi: C. identificarea dispozitivului partener prin trimiterea adresei si transferal de date propiu-zis
32. Referitor la daisy chaining se poate afirma ca: A. este o metoda de arbitrare in care semnalul bus_grant se propaga prin perifericele legate in lant pana la primul periferic care solicita magistrala
33. Atunci cand o resurse hardware este expusa unro accese multiple simultan care nu sunt suportate, vorbim despre: A. hazard structural

34. In general , o instructiuni contine urmatoarele campuri: C. o zona specifica unui cod de operare (opcode) si o zona mai generala de date/adrese
35. Registrul DR are urmatorul rol in masina IAS: C. un registru general de date, operand ALU si D.* registru de date, preia date de la AR
36. Arhitectura unei unitati de control de tip microprogramat este : C. un registru numit “micro program counter” care furnizeaza adresa urmatoarei microinstructiuni catre memoria de control
37. Registrul IR are urmatorul rol in masina IAS: A. registru instructiune pe baza caruia se obtin prin codificare semnalele de control si B. registru instructiuni, furnizeaza informatia opcode catre DR

Intrebari Examen FIC

1.Un sistem capabil sa execute mai multe instructiuni este alcatuit din:

C. Memorie, unitate de executie si unitate de control.

2. Registrul PC din masina IAS este:

A. un registru numarator cu incrementare care contine adresa instructiunii urmatoare.

3.Registrul DR are urmatorul rol in masina IAS:

D. DR: registru general de date, operand ALU.

4.Registrul AC are urmatorul rol in masina IAS:

A. Registru acumulator, operand ALU, stocheaza ultimul rezultat ALU.

B. Registru acumulator, conectat la DR.

5.Registrul IR are urmatorul rol in masina IAS:

B. Registru instructiune, pe baza caruia se obtin prin decodificare semnalele de control.

D. Registru instructiune, preia informatia opcode a instructiunii curente de la DR.

6. Registrul AR are urmatorul rol in masina IAS:

D. Registru de adrese, preia de la PC adresa care trebuie accesata din memorie.

A. Registru de adrese, mentine stabila adresa memoriei in ciclul curent de accesare a acesteia.

7. In timpul stagiului *FETCH* intr-o masina IAS au loc urmatoarele actiuni, in ordine:

A. AR <-PC; DR<-MEM[AR]; PC<-PC+1; IR<-DR[opcode].

8. In timpul stagiului *EXECUTE* intr-o masina IAS, instructiunea LOAD X presupune urmatoarele instructiuni, in ordine:

C. AR<-DR[address]; DR <-Mem[AR]; AC <-DR.

9.Adresarea *imediata* este caracterizata de:

D. Incarcarea unei valori intr-un registru, ambele fiind fixe si codificate direct in hardware.

10. Adresarea *directa* este caracterizata de:

C. Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune.

11. Adresarea *indirecta* este caracterizata de:

D. Incarcarea unei valori intr-un registru; valoarea si registrul provin din memorie si sunt specificate indirect in instructiune.

12. Adresarea *absoluta* este caracterizata de:

A. Adresa specificata va fi utilizata in mod direct pentru accesul la memorie.

13. Adresarea *relativa* este caracterizata de:

B. Adresa specificata se aduna la o alta valoare pentru a obtine adresa din memorie ce va fi accesata.

14. Inlantuirea instructiunilor intr-un program este asigurata de:

A. Registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza prin incrementare.

15. Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod IMPLICIT:

C. Cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul DR.

16. Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod EXPLICIT:

D. Prin specificarea acesteia in codul instructiunii curente, furnizat de IR.

17.Arhitectura unei unitati de control cablat presupune:

D.Decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control.

18. Controlul cablat are urmatoarele caracteristici:

C. Este inflexibil, orice schimbare presupune modificari hardware.

19. Controlul microprogramat presupune:

C. Accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control.

20. Controlul microprogramat are urmatoarele caracteristici:

A. Prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi afectata implementarea hardware.

21. Prin termenul *FIRMWARE* se intelege:

A. Microprogramul continut de memoria de control dintr-un sistem.

22. O tranzactie pe magistrala este realizata prin urmatorii pasi:

A. Identificarea dispozitivului partener prin trimiterea adresei si transferul de date propriu-zis.

23. Termenul *SPLIT TRANSACTION* se refera la:

B. Impartirea tranzactiei in 2 faze distincte de request si reply, atunci cand pe magistrala pot exista mai multe periferice cu rol de bus master.

24. Arbitrarea pe magistrala este necesara deoarece:

D. Mai multe periferice pot solicita simultan acces la aceeasi magistrala.

25. Referitor la *DAISY CHAINING* se poate afirma ca:

C. Este o metoda de arbitrare in care semnalul Bus_grant se propaga prin perifericele legate in lant pana la primul periferic care solicita magistrala.

26. Referitor la *POLLING* se poate afirma ca:

C. Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionare semnalului comun Bus_busy.

27. Referitor la *INDEPENDENT REQUESTING* se poate afirma ca:

D. Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_grant; semnalul Bus_busy este comun.

28. Termenul intrerupere/intreruperi se refera la:

C. Un mecanism prin care dispozitivele periferice solicita servicii din partea CPU.

29. In cazul intreruperilor vectorizate se poate spune ca:

D**.** Cererile de intrerupere sunt trecute printr-un registru de mascare si ajung apoi intr-un decodificator care pozitioneaza semnalul Interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite.

30. In proiectul lui Wilkes, fiecare linie de iesire din decodificator are rolul urmator:

A. Participa la generarea semnalelor de control.

B. Participa la generarea adresei urmatoarei microinstructiuni.

31. Intr-o microinstructiune, campul de control este:

C. O reprezentare a semnalelor de control.

32. Intr-o microinstructiune, campul de selectie este:

D. O codificare a semnalelor de selectie.

33. Arhitectura unei unitati de control de tip microprogramat include:

A. Un registru numit „micro Program Counter ” care furnizeaza adresa urmatoarei microinstructiuni catre memoria de control.

34. In general, o instructiune contine urmatoarele campuri:

A. O zona specifica unui cod de operatie (opcode) si o zona mai generala de date/adrese.

35. In procesorul DLX, incrementarea registrului PC are loc in stagiul:

D. IF

36. In procesorul DLX, scrierea in registri are loc in stagiul:

C. WB

37. Fata de varianta fara pipeline, acelasi procesor cu pipeline promite o accelerare teoretica:

C. Care tinde catre numarul de stagii pipeline.

38. Atunci cand o resursa hardware este expusa unor accese multiple, simultan, care nu sunt suportate, vorbim despre:

C. Hazard Structural.

39. Hazardul de date apare atunci cand:

D. Ordinea accesului la operanzi e schimbata in pipeline

40. Hazardul de control apare cand:

D. In pipeline se executa o instructiune de control conditionata si nu exista inca certitudinea adresei urmatoarei instructiuni.

APLICATII

41. Numarul de clockcycle-uri necesar pentru executia secventei, considerand un procesor fara forewarding, este cuprins in intervalul: D. [10,15]

ADD R1,R2,R3

SUB R4,R1,R5

AND R6,R1,R7

OR R8,R1,R9

XOR R10,R1,R11

42. Numarul de clockcycle-uri necesar pentru executia secventei, considerand un procesor fara forwarding cu predictie statica a branch-ului de tipul predict-as-taken, in care citirea din registru se face pe front crescator iar scrierea in registru pe front descrescator, este cuprins in intervalul:

D.[1100,1300]

Se face presupunerea ca valoarea initiala din R3 este R2+396

Loop: LD R1,0(R2)

DADDI R1,R1,#1

SD R1,0(R2)

DADDI R2,R2,#4

DSUB R4,R3,R2

BNEZ R4,Loop

HLT

43. Numarul de clockcycle-uri necesar pentru executia secventei in situatia in care tratarea branch-urilor se face cu politica freeze and flush:

A. [150,200)

Registrii Fx fiind pe float iar Rx pe int

MOV R1,#4

MOV R3,#28

foo:LD F2,0(R1)

```
MULD F4,F2,F0
LD F6,0($2)
ADDD F6,F4,F6
SD 0(R2),F6
DADDIU R1,R1,#8
DADDIU R2,R2,#8
SUB R3,R3,R1
BRZ end
BNZ R3,foo
End:HLT
```

44. Considerand urmatoarea secventa de cod, scrisa in limbajul de asamblare al procesorului RISC, care este valoarea afisata daca se citesc in ordine valorile 8 si 9: B.72

```
INP R1,2
INP R2,2
MOV R4,R1
MOV R5,R2
T1:CMP R2,#0
BEQ OUT
MOV R3,R1
MOD R3,R2
MOV R1,R2
MOV R2,R3
BRA T1
OUT: MUL R4,R5
DIV R4,R1
OUT R4,4
HLT
```

45. Pentru secventa de cod de la itemul anterior, ce valori trebuie introduse pentru a se afisa 75? B[25,15], C [1,75] , D [25,75]

46. Ce valoarea se va gasi la sfarsitul executiei programului la locatia de memorie 50? A. 5

47. Pentru secventa de program de la item-ul anterior, daca se citesc in ordine valorile 12,36,24,10 si 8, ce valoare se va gasi la sfarsitul executiei programului la locatia de memorie 53?
D.12

48. Numarul minim de biti necesari pt reprezentarea registrului CS este: C. 3

49. Numarul minim de biti necesari pt reprezentarea registrului BA este: D.4

50. Care este adresa continutului memoria de microprogram in cazul codificarii pur orizontale pentru adresa 0x01h tinand cont de faptul ca no branch e codificat cu valoarea 0 iar pentru codificarea semnalelor de control, bitul cel mai semnificativ e atribuit semnalului c9?

B. CS=0x00h, BA=0x00h, CF=0x01h

Intrebari teorie

1. Un sistem de calcul capabil să execute mai multe instrucțiuni, e alcătuit din:

   - Memorie, unitate de executie, unitate de control

2. Registrul PC din mașina IAS este:

   - Un registru numarator cu incrementare, care contine adresa urmatoarei instructiuni

3. Registrul DR are următorul rol în mașina IAS:

   - DR: registru general de date, operand ALU

4. Registrul AC are următorul rol în mașina IAS:

   - AC: registru acumulator, conectat la DR
   - AC: registru acumulator, operand ALU, stocheaza ultimul rezultat al lui ALU

5. Registrul IR are următorul rol în mașina IAS:

   - IR: registru instructiune, pe baza caruia se obtin prin decodificare semnalele de control
   - IR: registru instructiune, preia informatia opcode a instructiunii curente de la DR

6. Registrul AR are următorul rol în mașina IAS:

   - AR: registru de adrese, preia de la PC adresa care trebuie accesata in memorie
   - AR: registru de adrese, mentine stabila adresa memoriei in ciclul curent de accesare a acesteia

7. In timpul stagiului FETCH de la masina IAS au loc urm instructiuni in ordine:

   - AR<-PC; DR<-Mem[AR]; PC<-PC+1, IR<-DR[opcode];

8. In timpul stagiului EXECUTE într-o mașina IAS, instructiunea LOAD X presupune urm actiuni in ordine:

   - AR<-DR[address]; DR<-Mem[AR]; AC<-DR ;

9. Adresarea imediată este caracterizată de:

   - Incarcarea unei valori intr-un registru, ambele fiind fixe si codificate direct in hardware

10. Adresarea directă este caracterizată de:

    - Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune

11. Adresarea indirectă este caracterizată de:

    - Incarcarea unei valori intr-un registru; valoarea si registrul provin din memorie si sunt specificate indirect in instructiune

12. Adresarea absolută este caracterizată de:

    - Adresa specificata va fi utilizata in mod direct pentru accesul la memorie

13. Adresarea relativă este caracterizată de:

    - Adresa specificata se aduna la o alta valoare pentru a obtine adresa din memorie care va fi accesata

14. Înlănțuirea instrucțiunilor într-un program este asigurată de:

    - Registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza prin incrementare

15. Adresa următoarei instrucțiuni care va fi executată poate fi generate în mod implicit:

    - Cu ajutorul registrului PC prin incrementarea sau preluarea unei valori furnizate de catre ALU

16. Adresa următoarei instrucțiuni care va fi executată poate fi generate în mod explicit:

    - Prin specificarea acesteia in codul instructiunii curente, furnizat de IR

17. Arhitectura unei unități de control cablat presupune:

    - Decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control

18. Controlul cablat are următoarele caracteristici:

    - Este inflexibil, orice schimbare presupune modificari hardware

19. Controlul microprogramat presupune:

    - Accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control

20. Controlul microprogramat are următoarele caracteristici:

    - Prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi afectata implementarea hardware
    - Este mai degraba lent, cu costuri suboptimale desi testarea sa este greoaie

21. Prin termenul **firmware** se înțelege:

    - Microprogramul continut de memoria de control dintr-un system

22. O tranzacție pe magistrală este realizată prin următorii pași:

- Identificarea perifericelor care solicita rolul de bus master pe magistrala, pentru a opera ulterior un transfer de date / identificarea dispozitivului partener prin trimiterea adresei si transferul de date propriu-zis

23. Termenul split transaction se referă la:

- Impartirea tranzactiei in doua faze distincte de request si reply atunci cand pe magistrala pot exista mai multe periferice cu rol de bus master

24. Arbitrarea pe magistrală este necesară deoarece:

- Mai multe periferice pot solicita simultan acces la aceeasi magistrala

25. Referitor la daisy chaining se poate afirma că:

- Este o metoda de arbitrare in care semnalul bus grant se propaga prin perifericele legate in lant pana la primul periferic care solicita magistrala

26. Referitor la polling se poate afirma că:

- Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun bus_busy

27. Referitor la independent requesting se poate afirma că:

- Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii bus request si bus grant; semnalul bus busy este comun

28. Termenul întrerupere/întreruperi se referă la:

- Un mecanism prin care dispozitivele periferice solicita servicii din partea CPU
- Un mecanism prin care CPU interogheaza succesiv dispozitivele periferice pentru a stabili daca exista vreo solicitare de servicii din partea sa

29. În cazul întreruperilor vectorizate se poate spune că:

- Cererile de intrerupere sunt trecute printr-un registru de mascare, si ajung apoi intr-un codificator care pozitioneaza semnalul interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite

30. În proiectul lui Wilkes fiecare linie de ieșire din decodificator are rolul următor:

- Participa la la generarea semnalelor de control
- Participa la generarea adresei urmatoarei microinstructiuni
- Reprezinta microprogramul aflat in executie

31. Într-o microinstrucțiune câmpul de control este:

- O reprezentare a semnalelor de control

32. Într-o microinstrucțiune câmpul de selecție este:

- O codificare a semnelelor de selectie

33. Arhitectura unei unități de control de tip microprogramat include:

- Un registru numit “micro program counter” care furnizeaza adresa urmatoarei instructiuni catre memoria de control

34. În general o instrucțiune conține următoarele câmpuri:

- O zona specifica unui cod de operatie (opcode) si o zona mai generala de date/adrese

35. În procesorul DLX, incrementarea registrului PC are loc în stagiul:

- IF

36. În procesorul DLX, scrierea în regiștrii are loc în stagiul:

- WB

37. Față de varianta fără pipeline, același procesor cu pipeline permite o accelerare teoretică:

- Care tinde catre numarul de stagii pipeline

38. Atunci când o resursă hardware este expusă unor accese multiple, simultan, care nu sunt suportate, vorbim despre:

- Hazard structural

39. Hazardul de date apare atunci când:

- Aceeasi adresa de memorie este accesata simultan de mai multe instructiuni
- Ordinea accesului la opreanzi este schimbata in pipeline

40. Hazardul de control apare atunci când:

- In pipeline se executa o instructiune de control conditionata si nu exista inca certitudinea adresei urmatoarei instructiuni

44. Prima problema de RISC -> B) 72 (VERIFICAT PE PASI)

45. A doua de RISC -> C) 1 și 75(VERIFICAT PE PASI)

46. A treia -> A) 5 (VERIFICAT PE PASI)

SUBIECT A

1. Un sistem de calcul capabil să execute mai multe instrucțiuni, e alcătuit din:
   Memorie, unitate de execuție și unitate de control.

2. Registrul PC din mașina IAS este:
   Un registru numărător cu incrementare care conține adresa următoarei instrucțiuni.

3. Registrul DR are următorul rol în mașina IAS:
   Registru general de date, operand ALU

4. Registrul AC are următorul rol în mașina IAS:
   Registru accumulator, oprand ALU, stocheaza ultimul rezultat ALU
   Registru accumulator conectat cu DR

5. Registrul IR are următorul rol în mașina IAS:
   Registru instrucțiune pe baza căruia se obțin prin decodificare semnalele de control

6. Registrul AR are următorul rol în mașina IAS:
   Registru de adrese: menține stabilă adresa memoriei în ciclul curent de accesare a acesteia
   Registru de adrese: furnizează adresa instrucțiunii
   Registru de adrese: preia de la PC adresa care trebuie accesată în memorie

7. In timpul stagiului FETCH de la masina IAS au loc urm instructiuni in ordine:
   AR<-PC, DR<- Mem[AR], PC<-PC+1, IR<- DR[opcode]

8. In timpul stagiului EXECUTE într-o mașina IAS, instructiunea LOAD X presupune urm actiuni in ordine:
   AR<-DR[address], DR<-Mem[AR], AC<-DR

9. Adresarea imediată este caracterizată de:
   Încărcarea unei valori într-un registru, ambele fiind fixe și codificate direct în hardware

10. Adresarea directă este caracterizată de:
    Încărcarea unei valori într-un registru, valoarea și registrul sunt specificate în instrucțiune

11. Adresarea indirectă este caracterizată de:
    Încărcarea unei valori într-un registru, valoarea este folosită pentru a accesa memoria, iar registrul este cel specificat în instrucțiune.

12. Adresarea absolută este caracterizată de:
    Adresa specificată va fi utilizată în mod direct pentru accesul la memorie.

13. Adresarea relativă este caracterizată de:
    Adresa specifică se adună la o altă valoare pentru a se obține adresa din memorie ce va fi accesată.

14. Înlănțuirea instrucțiunilor într-un program este asigurată de:
    Registrul PC care preia adresa calculată a următoarei instrucțiuni sau o generează prin incrementare.

15. Adresa următoarei instrucțiuni care va fi executată poate fi generate în mod implicit:
    Cu ajutorul registrului PC prin incrementare sau preluare a unei valori furnizate de ALU.

16. Adresa următoarei instrucțiuni care va fi executată poate fi generate în mod explicit:
    Prin specificarea acesteia în codul instrucțiunii curente, furnizat de IR.

17. Arhitectura unei unități de control cablat presupune:
    Decodificarea registrului IR pe baza căreia un automat secvențial va produce semnalele de control

18. Controlul cablat are următoarele caracteristici:
    Este inflexibil, orice schimbare presupune modificări hardware.

19. Controlul microprogramat presupune:
    Accesul unei memorii pe baza informației din IR și decodificarea informațiilor, fiind rezultate semnalele de control.

20. Controlul microprogramat are următoarele caracteristici:
    Prezintă flexibilitate, fiind bazat pe un program binary care poate fi modificat fără a fi afectată implementarea hardware.

21. Prin termenul **firmware** se înțelege:
    Microprogramul conținut de memoria unui sistem de calcul.

22. O tranzacție pe magistrală este realizată prin următorii pași:
    Identificarea perifericelor care solicită rolul de bus master pe magistrală pentru a opera ulterior un transfer de date.

23. Termenul split transaction se referă la:
    Împărțirea magistralei în două zone distincte de request și replay, atunci când pe magistrală pot exista mai multe periferice cu rol de bus master.

24. Arbitrarea pe magistrală este necesară deoarece:
    Mai multe periferice pot solicita simultan acces la aceeași magistrală.

25. Referitor la daisy chaining se poate afirma că:
    Este o metodă de arbitrare în care semnalul Bus_grant se propagă prin perifericele legate în lanț până la primul periferic care solicită magistrala.

26. Referitor la polling se poate afirma că:
    Este o metodă de arbitrare în care perifericele sunt adresate secvențial de către arbitru, perifericul care solicită magistrala răspunde prin poziționarea semnalului comun bus_request/bus_busy.

27. Referitor la independent requesting se poate afirma că:
    Este o metodă de arbitrare în care fiecare periferic este conectat la arbitru prin semnale proprii bus_request și bus_grant, semnalul bus_busy este comun.

28. Termenul întrerupere/întreruperi se referă la:
    Un mecanism prin care dispozitivele periferice solicită servicii din partea CPU.

29. În cazul întreruperilor vectorizate se poate spune că:
    Cererile de întrerupere sunt trecute printr-un registru de mascare și ajung apoi într-un codificator care poziționează semnalul Interrupt_request și generează adresa rutinei de tratare a întreruperii deservite.

30. În proiectul lui Wilkes fiecare linie de ieșire din decodificator are rolul următor:
    Participă la generarea semnalelor de control
    Participă la generarea adresei următoarei microinstrucțiuni.

31. Într-o microinstrucțiune câmpul de control este:
    O reprezentare a semnalelor de control.

32. Într-o microinstrucțiune câmpul de selecție este:
    O codificare a semnalelor de selecție.

33. Arhitectura unei unități de control de tip microprogramat include:
    Un registru numit “micro Program Counter” care furnizează adresa următoarei microinstrucțiuni către memoria de control.

34. În general o instrucțiune conține următoarele câmpuri:
    O zonă specifică unui cod de operație (opcode) și o zonă mai generală de date/adrese.

35. În procesorul DLX, incrementarea registrului PC are loc în stagiul:
    IF

36. În procesorul DLX, scrierea în regiștrii are loc în stagiul:
    WB

37. Față de varianta fără pipeline, același procesor cu pipeline permite o accelerare teoretică:
    Mai mare, dar limitată de numărul de instrucțiuni care pot fi executate simultan.
    Mai mare, dar limitată de dimensiunea memoriei principale.

38. Atunci când o resursă hardware este expusă unor accese multiple, simultan, care nu sunt suportate, vorbim despre:
    Hazard structural

39. Hazardul de date apare atunci când:
    Ordinea accesului la operanzi este schimbată în pipeline.

40. Hazardul de control apare atunci când:
    În pipeline se execută o instrucțiune de control condiționat și nu există încă certitudinea adresei următoarei instrucțiuni.