Linee guida per la consegna dei progetti


Amir Al Sadi

Tutor didattico del corso di "Architettura degli Elaboratori"

amir.alsadi2@unibo.it

Il progetto

- 6 Fasi + 1 fase bonus (non hanno lo stesso valore).
- Voto in decimi di trentesimi.
- In caso di copiatura: voto negativo, consegna annullata a chi copia e chi passa.
- Convocazione per discussione a campione.
- La consegna è tassativa (le 0:00 è mezzanotte del giorno prima).
- Consegna su Virtuale.
- Consegna via mail SOLO se non siete ancora iscritti a Virtuale.




File di testo [HDL]

La consegna deve avvenire in file testuali IN FORMATO HDL (ossia file.hdl)

- Non utilizzare Word: "sporca" il sorgente aggiungendo dei metadati.
- Editor per Windows: Notepad++ o WordPad.
- Su Linux e MacOS programmi tipo Gedit, Atom, ecc...
- Per svolgere esercitazione, modificare i file HDL che vi vengono consegnati con la traccia del progetto (non aggiungere l'estensione .HDL: Windows nasconde l'estensione ma c'è!).

Programming [C]



Leggere la documentazione delle funzioni!!

Modalità di consegna

- La consegna deve avvenire in un file ZIP chiamato consegna1.zip che deve contenere SOLO i files HDL.
- Compressione in formato ZIP (non RAR o altri formati. Non creare RAR e per poi rinominarli .zip) – in allegato ZIP di esempio.
- Una volta scompattato, il file deve produrre unicamente i file HDL richiesti senza cartelle.
- Il nome è "consegnaN.zip", con N=1...6 in base al numero della consegna. Il nome del file non può essere scelto a piacimento, attenersi alle istruzioni pena non correzione dell'elaborato.
- Se, a causa di codifiche differenti, il progetto non gira su Linux, non va bene (esempio Windows per "l'andata a capo" usa due caratteri mentre Linux ne usa solo uno). Provare nei PC del laboratorio o su VM Linux.

Utilizzo dei vostri circuiti

Se avete già implementato un circuito potete riutilizzarlo. Per questo vi si consiglia di **implementare nell'ordine fornito dalle specifiche**.

```
CHIP Nor {
    IN a,b;
    OUT out;

PARTS:
    Or (a=a,b=b,out=c)
    Not (in=c,out=out)
}

CHIP NNor {
    IN a,b;
    OUT out;

PARTS:
    Nor (a=a,b=b,out=c)
    Not (in=c,out=out)
}
```

Verifica

 Testare tramite HardwareSimulator lo script .TST (che utilizzerà il file .CMP, confrontato con il file .HDL)

```
stradivarius@stradivarius-novercraft ~/Desktop/progettol $
stradivarius@stradivarius-hovercraft ~/Desktop/progettol $ HardwareSimulator.sh Nor.tst
End of script - Comparison ended successfully
```


Domande?

 Piccolo walkthrough con un chip non presente fra le consegne.


NAND → NOR


• **NOT** (A **OR** B)

• **NOT** (A **OR** B)



• **NOT** (A **OR** B)






- De Morgan
 - NOT (A OR B) = NOT(A) AND NOT(B)

- De Morgan
 - NOT (A OR B) = NOT(A) AND NOT(B)

- De Morgan
 - NOT (A OR B) = NOT(A) AND NOT(B)



Link utili

- Link per file guida a porte HDL nand2tetris: https://drive.google.com/file/d/1IsDnH0t7q_Im491LQ7_5_ajV0 CokRbwR/view
- Per problemi di compatibilità (normalmente dovuti a Java non installato/di versioni troppo vecchie) consultare la sezione **Download** al seguente link:

https://www.nand2tetris.org/software