

## **Titolo: Progetto di un amplificatore Folded Cascode CMOS con ingresso n.**

### ***Descrizione del circuito.***

Il circuito da progettare è mostrato in Figura 1 . Questa cella CMOS rappresenta un amplificatore folded cascode. Tutte le correnti di polarizzazione e la tensione  $V_{k2}$  sono ottenute a partire da un'unica corrente di bias  $I_B$ .

Nella seguente trattazione si considereranno le correnti di drain dei transistori p-MOS con verso convenzionale positivo uscente.

I terminali di substrato dei transistori non sono stati indicati nella figura per motivi di leggibilità. Si consideri che tutti i transistori n-MOS hanno il substrato a massa (gnd), mentre quelli p hanno tutti il substrato a  $V_{dd}$ .

I simboli poligonali gialli rappresentano i terminali della cella. Per il terminale di massa (gnd) si utilizzi il corrispondente nodo globale fornito dallo schematic editor,




Figura 1: circuito da progettare

Per l'analisi del circuito si vedano le slides relative o la dispensa (libro\_rid\_2020.pdf). Qui verrà richiamata brevemente la tecnica usata per polarizzare il circuito.

La corrente  $I_B$  entra nel transistore 14, connesso a diodo, costituente l'ingresso di uno specchio di corrente avente tre uscite, corrispondenti alle correnti di drain di M13, M12 e M5. La corrente prodotta da M5 produce la polarizzazione della coppia differenziale M1-M2 (ovvero la corrente di "tail",  $I_0$ ). La

corrente di M12 entra nel transistor connesso a diodo M16, che costituisce l'ingresso di uno specchio avente come uscite le correnti di drain di M3 e M4. Queste correnti, di valore  $I_1$ , polarizzano sia il gate comune M6, M7, sia il source comune M1, M2.

Infine, la corrente di M13 entra nel transistor montato a diodo M15, il quale produce la tensione  $V_{k2}$  che polarizza i gate dello stadio a gate comune M6-M7.

La tensione  $|V_{GS}|$  del transistor M15 deve essere in grado di supportare la  $V_{GS6}$  (o  $V_{GS7}$ ) e la  $V_{DS4}$  (o  $V_{DS3}$ ). Se si fissano le  $V_{DS3}$  e  $V_{DS4}$  al limite della zona triodo, quindi pari alla loro  $V_{DSAT}$  per massimizzare la dinamica, allora:

$$|V_{GS15}| = |V_{DSAT3}| + |V_{GS7}| \quad (1)$$

Se lavoriamo in forte inversione,  $|V_{DSAT3}| = |V_{GS} - V_t|_3$ . Ripetendo i passaggi svolti per la struttura cascode, ed in particolare per gli specchi cascode a larga dinamica e alta precisione, si arriva alla seguente relazione tra le tensioni di overdrive:

$$|V_{GS} - V_t|_{15} = m_7 |V_{GS} - V_t|_3 + |V_{GS} - V_t|_7 \quad (2)$$

Dove  $m_7$  è il coefficiente di pendenza sottosoglia, che tiene conto dell'effetto body di M7.

### ***Guida al progetto.***

Per l'uso dei programmi di simulazione e disegno del layout si faccia riferimento al documento `program_instructions.pdf` disponibile sul sito del materiale didattico, cartella PDK.

Le condizioni per il progetto sono le seguenti:

$V_{dd} = 2.5 \text{ V}$

$I_b = 11 \text{ } \mu\text{A}$ ,  $I_0 = 22 \text{ } \mu\text{A}$ ,  $I_1 = 22 \text{ } \mu\text{A}$

$I_{D12} = I_b$

$I_{D13} = 3 I_b$

I rapporti tra le correnti dovranno essere realizzati agendo su rapporti di  $W$  (non sono necessari rapporti precisi), con l'approssimazione consentita dalla risoluzione del processo ( $0.05 \text{ } \mu\text{m}$ ).

Come altre condizioni semplificative si richiede che tutti MOSFET abbiano lunghezza pari a  $1 \text{ } \mu\text{m}$ .

Con queste premesse, lo studente deve progettare i rapporti  $W/L$  di tutti i transistori per avere una  $V_{GS} - V_t$  pari a  $200 \text{ mV} \pm 20 \text{ mV}$ . Ovviamente per i transistori p la  $V_{GS} - V_t$  va intesa in modulo. L'unico transistor che non può avere la  $V_{GS} - V_t$  uguale agli altri è M15, in quanto esso dovrà soddisfare l'equazione (2). Per fissare la  $V_{GS} - V_t$  di M15 si consideri un worst case:  $m_7 = 1.5$ .

Si richiede quindi di fissare le  $W/L$  di tutti i MOSFET nel circuito. Considerando che la  $L$  è assegnata dalle condizioni del progetto, allora dalle  $W/L$  si determinano tutte le  $W$  e quindi tutti i MOSFET risultano determinati. Per ulteriori istruzioni su come svolgere questo compito in modo più rapido ed efficiente possibile, si consulti il documento:

disponibile sul sito del materiale didattico, cartella PDK. Per i parametri dei mosfet necessari per lo svolgimento dei calcoli, così come indicato nel documento citato, si faccia riferimento al manuale del processo PSM025 (DRM).

Si noti che, come spiegato nel documento guidelines\_for\_projects.pdf, di solito è sufficiente eseguire calcoli espliciti per dimensionare un solo transistor, dopo di che, con semplici proporzioni legate ai rapporti di correnti e di  $V_{GS}-V_t$ , è possibile trasferire il dimensionamento di quel transistor a tutti gli altri. Per esempio, due transistori dello stesso tipo (n o p) che hanno la stessa  $V_{GS}-V_t$  (quasi tutti sono in questa condizione) e correnti in rapporto  $k$ , avranno anche le  $W/L$  (e quindi le  $W$ , visto che le  $L$  sono fissate) in rapporto  $k$ . Nel caso sia necessario che due transistori abbiano le  $V_{GS}-V_t$  in rapporto  $r$  (non è il caso di questo progetto in cui le  $V_{GS}-V_t$  si richiede siano uguali per tutti i MOSFET), se hanno stessa corrente le  $W/L$  dovranno stare in rapporto  $(1/r)^2$ . Si usi questa relazione per il transistor M15, che deve avere una  $V_{GS}-V_t$  maggiore degli altri.

Oltre a queste regole pratiche e una procedura per verificare e aggiustare il dimensionamento approssimativo fatto a mano mediante l'uso del simulatore, il documento guidelines\_for\_projects.pdf spiega anche come, cambiare alcune delle specifiche fissate a priori ( $L$ ,  $V_{GS}-V_t$ , correnti, tutti parametri stabiliti dal testo del progetto) influenzi in modo generale le performance del circuito. Infine, il documento descrive un metodo pratico per simulare un amplificatore differenziale fornendogli in modo contemporaneo e indipendente la tensione di modo comune e modo differenziale.

Per eseguire le simulazioni sul circuito, si crei innanzitutto una vista "symbol" del dispositivo, come mostrato in figura 2 (rettangolo verde chiaro), che mostra anche come il simbolo deve essere utilizzato (istanziato) in un testbench per la valutazione della caratteristica ingresso uscita. .




Figura 2. Simbolo del dispositivo (in verde chiaro) e suo utilizzo nel testbench dedicato alla simulazione della caratteristica ingresso-uscita.

## Simulazioni da effettuare

- 1) Si faccia riferimento al test-bench della figura 2. Gli ingressi In1 e In2 sono prodotti da tre generatori che impostano sia la tensione di modo comune ( $V_C$ ) e la tensione di modo differenziale ( $V_D$ ). Per fare in modo che la tensione  $V_D$  dei due generatori  $V_D/2$  e  $-V_D/2$  vari in modo sincrono durante le simulazioni dc sweep, dovranno essere utilizzati generatori comandati di tensione. Per una descrizione completa di come costruire l'insieme di generatori di ingresso, si veda l'ultima sezione del documento: [guidelines\\_for\\_projects.pdf](#). Si fissi inizialmente:  $V_C=1.25\text{ V}$ ,  $V_D=0$  per le analisi preliminari del punto di riposo (analisi .op), effettuando la verifica che tutti i transistori siano in saturazione e le  $V_{GS}-V_t$  siano vicine a quelle richieste.
- 2) Si esegua uno sweep della tensione  $V_D$  tra  $-10\text{mV}$  e  $+10\text{mV}$  con un passo di  $10\text{ }\mu\text{V}$  mantenendo  $V_C$  a  $1.25\text{ V}$ , e si riporti in un grafico la corrispondente tensione di uscita. Per evidenziare la zona dove la caratteristica effettua effettivamente la transizione tra gnd e Vdd, si effettui uno zoom opportuno su un intervallo idoneo di tensioni  $V_d$ . Si stimi l'amplificazione (derivata della curva di trasferimento tra  $V_D$  e  $V_{out}$ ). Si stimi anche la tensione di offset sistematica dello stadio, valutabile come la tensione da applicare in ingresso per avere  $V_{out}=V_{dd}/2$ . Questo perché avendo una sola tensione di alimentazione assumiamo come tensione di uscita nulla, quella che si situa a metà dei due rail di alimentazione. Se il guadagno  $A_d$  è maggiore di 1000 e se la tensione di offset sistematica è inferiore a  $100\text{ }\mu\text{V}$ , (microvolt), allora il dimensionamento è corretto.
- 3) Si individui il terminale invertente e si colleghi l'amplificatore operazionale a formare un buffer (amplificatore a guadagno unitario). Ovviamente occorrerà rimuovere il generatore mostrato in Fig. 2 dagli ingressi. Si inserisca un generatore di tensione all'ingresso del buffer e effettui uno sweep dc di questa tensione da 0 a Vdd, con step  $0.01\text{ V}$ . Si valuti dalla simulazione l'intervallo di tensioni di ingresso in cui la tensione di uscita insegue correttamente quella di ingresso.

### **Fasi del progetto:**

- A) Gli studenti completano la parte degli schemi elettrici e le simulazioni richieste, producendo un documento preliminare con le immagini dei circuiti stessi e dei risultati delle simulazioni grafici. Per come estrarre in modo ottimale le figure dei grafici e dei circuiti, si veda [program\\_instruction.pdf](#). Il documento può essere redatto con il word editor che gli studenti preferiscono, ma la versione da inviare al docente deve essere invariabilmente in pdf.
- B) Il docente può approvare il progetto, o indicare modifiche da apportare. Nel caso di approvazione, gli studenti possono passare al disegno del layout e alle relative verifiche. Nel caso vengano richieste modifiche, gli studenti dovranno inviare di nuovo il documento al docente dopo aver apportato le modifiche stese.
- C) Gli studenti disegnano il layout, effettuano le verifiche (DRC e LVS) e preparano la stesura finale della relazione. Gli elementi che devono comparire nella relazione sono indicati chiaramente nella prima parte del documento [guidelines\\_for\\_projects.pdf](#).
- D) Gli studenti inviano al docente la relazione finale del progetto (in pdf), almeno un giorno prima (24 ore) dell'inizio della sessione di esame nella quale gli studenti intendono avvalersi del progetto. I componenti un gruppo possono presentarsi in appelli separati. Se un componente del

gruppo ha già presentato il progetto in una sessione di esame, altri componenti che intendono sostenere l'esame in sessioni successive non hanno necessità di sottomettere sì nuovo il progetto e possono comunque avvalersene. Non ci sono limiti di tempo dal momento dell'invio del progetto al giorno in cui viene sostenuto l'esame.