

# **Corso di Calcolatori Elettronici I**

---

## **Architettura di un calcolatore: introduzione**

**Prof. Roberto Canonicò**

Università degli Studi di Napoli Federico II


Dipartimento di Ingegneria Elettrica  
e delle Tecnologie dell'Informazione (DIETI)



# Calcolatore: sottosistemi

---

- Processore o CPU (*Central Processing Unit*)
- Memoria centrale
- Sottosistema di input/output (I/O)



# Calcolatore: organizzazione a bus




Figura 5.2 - Organizzazione a bus. Un bus è semplicemente un percorso che collega tutte le parti che si affacciano su di esso. La figura mostra che il bus di sistema si compone di tre sotto-bus.

# Il processore o CPU

---




Processore o CPU

---

# La memoria centrale

- La memoria centrale di un computer è organizzata come un array di stringhe di bit di lunghezza  $m$ , dette *locazioni*
- Gli  $m$  bit di una locazione sono accessibili dal processore (in lettura/scrittura) mediante un'unica operazione
- Ogni locazione è individuata da un *indirizzo*, cioè un intero compreso tra 0 e  $N-1$ , con  $N = 2^k$ 
  - »  $[0, N-1] = \text{SPAZIO DI INDIRIZZAMENTO}$
- La memoria centrale è *ad accesso casuale* (RAM) cioè il tempo di accesso non dipende dalla posizione del dato



# CPU: struttura interna




Figura 5.8 - Struttura generale della CPU. Lo schema mette in evidenza due parti: l'unità operativa (UO) e l'unità di controllo (UC). Lo schema mostra anche i flussi informativi tra UC e UO e tra l'intera CPU e l'esterno [LP86].

Il funzionamento della CPU è scandito dal clock.

# CPU: struttura interna (2)

---

- Componenti fondamentali del processore:
    - Unità di controllo
      - registro Program Counter (PC) o Prossima Istruzione
      - Instruction Register o registro di decodifica (IR o D)
      - registri di Macchina
    - Unità aritmetico-logica (ALU)
    - Sezione di Collegamento con la memoria
      - registro degli indirizzi di memoria o Memory Address Register MAR
      - registro di transito dei dati dalla memoria DTR o Memory Buffer MB
    - Sezione di Collegamento con Ingresso-Uscita
  - Il *linguaggio macchina* di un processore è costituito dalla codifica in binario delle istruzioni eseguibili dal processore
-

# Registri della CPU

---


## ➤ Registri interni

- » Necessari al funzionamento del processore
- » Non direttamente visibili al programmatore
  - » non appartengono al *modello di programmazione*
  - » Es. MAR, MDR, IR, ...

## ➤ Registri di macchina

- » Visibili al programmatore
  - » appartengono al *modello di programmazione*
- Registri generali (R0, R1, Rn-1)
- Registri speciali (PC, SR, ...)

# Interazione processore-memoria




# Accesso alla memoria

---

- Nei calcolatori moderni l'unità indirizzabile di memoria (*locazione*) è il byte
    - Si parla di sistemi a memoria *byte-addressable*: ogni byte ha il suo indirizzo
  - I registri interni delle CPU moderne hanno parallelismo di 16, 32 o 64 bit
  - E' possibile per una CPU accedere a parole (word) di 16, 32 o 64 bit (che occupano in memoria 2, 4, o 8 locazioni consecutive)
  - Terminologia Motorola 68000:
    - word = 2 byte (16 bit),
    - longword = 4 byte (32 bit)
-


# Big-endian e little-endian

- I processori possono disporre in memoria i byte che formano una parola da 16, 32 o 64 bit in 2 modi
  - Big-endian*: i byte sono disposti in memoria in modo che il più significativo MSB occupi la locazione di memoria di indirizzo minore, e poi via via gli altri, fino a quello meno significativo LSB che è collocato nella locazione di indirizzo maggiore
  - Little-endian*: disposizione opposta
- Il processore Motorola 68000 usa la convenzione *Big Endian*




# Big-endian e little-endian: un esempio

- Immaginiamo di avere un processore a parola, con parole di 32 bit (4 byte) e voler scrivere in memoria il valore intero (esadecimale) **\$12FA34ED** all'indirizzo **812**
- Le figure sottostanti illustrano il contenuto della memoria nei due casi big-endian e little-endian



# Memoria: parole allineate e non


- Per un processore a parola di 16 bit, una *parola* che inizia ad un indirizzo pari si dice “allineata sul limite di parola”
- Tipicamente, un tale processore è in grado di accedere ai due byte che costituiscono una parola allineata mediante una sola operazione di lettura
- Il processore 8086 consente l'utilizzo di parole non allineate, cioè parole che iniziano ad un indirizzo dispari, ma in tal caso sono necessari 2 distinti accessi in memoria
- Il processore 68000 NON consente l'accesso a parole non allineate



# Unità Aritmetico-Logica (ALU)

---

- L'Unità di controllo fornisce alla ALU gli operandi, insieme ad un comando che indica l'operazione da effettuare
- Gli operandi sono copiati nei registri di ingresso della ALU (O1, O2)
- La ALU esegue l'operazione e pone il risultato nel registro risultato (U); inoltre, altera il valore dei flag del registro di stato (SR) in funzione del risultato



# Algoritmo del Processore

---


- **Prelievo dell'istruzione (Fetch)**
    - La CPU preleva dalla memoria l'istruzione il cui indirizzo è in PC
    - L'istruzione viene copiata nel registro IR
  - **Decodifica / prelievo degli operandi (Operand Assembly)**
    - L'unità di controllo esamina il contenuto di IR e ricava il tipo di operazione ed i relativi operandi
    - Eventuali operandi contenuti in memoria vengono prelevati
  - **Esecuzione dell'istruzione (Execute)**
    - L'unità di controllo richiede all'ALU di effettuare l'operazione specificata nell'istruzione ed invia il risultato ad un registro o alla memoria
-

# Algoritmo del processore

- L'unità di controllo opera in un ciclo infinito:

1. Prelievo
2. Preparazione degli operandi
3. Esecuzione


Nella fase di bootstrap il ciclo viene inizializzato; viene assegnato un valore iniziale opportuno a PC in modo da avviare l'esecuzione di un programma iniziale in ROM



# Fase fetch

---

- $IR = M[PC]$ ;  $PC = PC + k$



# Fase fetch: sottopassi





Figura 5.11 - Esplosione della fase di fetch.

# Esecuzione sequenziale delle istruzioni

---

- Alla fine della fase fetch:
  - $PC=PC+k$
  - $k$  = lunghezza istruzioni in byte
- serve a far sì che PC punti all'istruzione posta subito dopo
- Esecuzione delle istruzioni in sequenza così come sono memorizzate
- Per cicli e figure di controllo (if-then, if-then-else, switch) occorrono istruzioni di salto



# Sequenze di istruzioni in memoria





Figura 5.7 - Mappa della memoria con le tre variabili e la sequenza di istruzioni equivalenti allo statement C “ $a = b + c$ ” per il caso della seconda soluzione. Si è fatta l’ipotesi che la variabile  $b$  valga 9999 e che la variabile  $c$  valga 777. Dopo l’esecuzione del tratto di codice, nella posizione  $A$  si trova il numero 10776, qualunque sia il contenuto precedente della cella, mentre il contenuto delle altre due è immodificato.

Lo statement  $a = b + c$  si traduce come:

LD R2, B	;B indirizzo a cui è allocata la parola b
LD R3, C	;C indirizzo a cui è allocata la parola c
ADD R1, R2, R3	
ST A, R1	;A indirizzo a cui è allocata la parola a

# Modello architetturale di un processore: modello ad accumulatore

---



# Processori ad accumulatore

---


- In un processore ad accumulatore tutte le istruzioni aritmetiche, logiche e di confronto hanno un operando in memoria ed un altro (riferito implicitamente) contenuto in un registro interno del processore detto *accumulatore*
  - Esempio: per realizzare  $[x]+[y] \rightarrow z$  con una macchina ad accumulatore (es. Motorola 6809) occorre eseguire una sequenza di istruzioni del tipo
    - LDA x  $[x] \rightarrow \text{accumulatore}$  (Istruzione LOAD)
    - ADDA y  $[y]+[\text{accumulatore}] \rightarrow \text{accumulatore}$
    - STA z  $[\text{accumulatore}] \rightarrow z$  (Istruzione STORE)
  - Dimensione e velocità di esecuzione dei programmi penalizzate dal fatto che tutte le istruzioni devono indirizzare un dato in memoria
-

# Esempio: $y=a*b+c*d$

---

LDA	a	[a] → accumulatore (Istruzione LOAD)
MULU	b	[b]*[accumulatore] → accumulatore
STA	t	[accumulatore] → t (Istruzione STORE)
LDA	c	[c] → accumulatore (Istruzione LOA D)
MULU	d	[d]*[accumulatore] → accumulatore
ADDA	t	[t]+[accumulatore] → accumulatore
STA	y	[accumulatore] → y (Istruzione STORE)

# Modello architetturale di un processore: modello a registri generali



# Processore a registri generali

---

- Il processore dispone di un set di registri  $R_0, R_1, \dots, R_{N-1}$  utilizzabili indifferentemente dal programmatore
- Le istruzioni che operano su registri sono più veloci di quelle che operano su locazioni di memoria
- Il programmatore può utilizzare i registri del processore per memorizzare i dati di uso più frequente
  - concetto di gerarchia di memorie
- Istruzioni con operandi registri:  
 $[R_0] + [R_1] \rightarrow R_1$
- Istruzioni con operandi memoria-registri:  
 $[R_0] + M[1000] \rightarrow R_0$       *memory-to-register*  
 $M[1000] + [R_1] \rightarrow M[1000]$       *register-to-memory*

# Architetture a stack

---

- In un'architettura a stack si impiega una struttura di memoria organizzata a stack
- Lo stack può essere realizzato all'interno della CPU e/o utilizzando memorie esterne
- Gli operandi devono essere memorizzati sullo stack ed il risultato di una qualsiasi operazione (eseguita sullo stack) sostituisce successivamente gli operandi
- Di solito il valore in cima allo stack viene «duplicato» all'interno della CPU

# CPU: struttura interna ad 1 bus





Figura 5.10 - Organizzazione del percorso dati a singolo bus interno.

# Modello di programmazione del MC68000



# Caratteristiche del processore MC68000

---

- Dati:
    - All'esterno:  
parola di 16 bit (16 pin per i dati)
    - All'interno:  
registri di 32 bit
  - Indirizzi:
    - All'esterno:  
24 bit (spazio di indirizzamento fisico  $2^{24} = 16M$ )
      - 512 pagine ( $2^9$ ) da 32K ( $2^{15}$ )
    - All'interno:  
32 bit
-

# MC68000 e memoria

---

- Memoria **byte addressable**
  - Le istruzioni del processore consentono al programmatore di accedere a:
    - singoli byte (sia ad indirizzi pari che dispari)
    - word di 16 bit **allineate** ad indirizzi pari
    - longword da 32 bit **allineate** ad indirizzi pari
  - L'accesso a word e longword ad indirizzi dispari non è consentito
  - Word e longword sono memorizzate con la disposizione dei byte secondo la **convenzione big-endian**
-

# Esempio: $y=a*b+c*d$ (MC68000)

---

MOVE a, D0	$[a] \rightarrow D0$
MULU b, D0	$[b]*[D0] \rightarrow D0$

MOVE c, D1	$[c] \rightarrow D1$
MULU d, D1	$[d]*[D1] \rightarrow D1$
ADD.L D0, D1	$[D0]+[D1] \rightarrow D1$
MOVE.L D1, y	$[D1] \rightarrow y$


Rispetto all'esempio del processore ad accumulatore, il programma:

- necessita di una istruzione in meno (STA a)
- fa un accesso in meno in scrittura sulla memoria (STA a)
- fa un accesso in meno in lettura sulla memoria (ADDA t)


Il programma illustra i vantaggi di un'architettura con più registri generali rispetto ad un processore con singolo accumulatore

---


# Codifica istruzioni MC68000




(a) A 1-word move instruction



(b) A 2-word instruction



(c) A 3-word instruction




(d) Instruction with indexed address

**Codifica a lunghezza variabile multipla di 2 byte:  
opcode word + extra word(s)**

# Codifica istruzioni MC68000 (2)

Si analizza qui solo  
la struttura della  
prima word (16 bit)  
del codice di una  
istruzione, detta  
**OPCODE WORD**



op= codice operativo

R =indirizzo di registro D oppure A

tipo= tipo di operando (B,W,L)

displacement =indirizzo di salto relativo



EA = Effective Address (cfr. § 4)

r =il registro è origine o destinazione

cc= codice di condizione

# Codifica delle istruzioni di un processore in stile RISC

ESEMPIO: una CPU con istruzioni a lunghezza fissa di 32 bit



**Figura 5.6** - Due possibili formati per la codifica delle istruzioni di macchina su parole di 32 bit. Il campo OP contiene il codice di operazione ed è sempre presente; gli altri campi dipendono dal codice di operazione stesso. Il primo formato prevede due operandi: un registro della CPU e un indirizzo della memoria. Il secondo formato prevede tre operandi, tutti registri della CPU; il campo tratteggiato è inutilizzato. La numerazione dei bit all'interno delle parole adotta la convenzione di assegnare il numero 0 al meno significativo.

LD R1, Var ;  $R1 \leftarrow M[Var]$

ADD R1, R2, R3 ;  $R1 \leftarrow R2 + R3$