

Universidad Simón Bolívar Laboratorio de Circuitos Electrónicos II EC2178

Alejandro Vivas 19-10093

Informe No 0

Ejemplo Amplificador Emisor Común con degeneración de emisor (RE)

El Amplificador Emisor Común de la Fig. 1 corresponde a los requerimientos.





Figura. 1 Circuito de Amplificador Emisor Común con Degeneración de Emisor.

1. Cálculos teóricos usando las abstracciones correspondientes:



Malla de entrada

$$V_{BB} = I_B R_{TH} + V_{BE} + I_E R_E$$

$$V_{BB} = I_B R_{TH} + V_{BE} + I_B (\beta + 1) R_E$$

(1)
$$I_B = (V_{BB} - V_{BE}) / (R_{TH} + (\beta + 1)R_E)$$

(2)
$$i_B \cong \left(\frac{I_S}{\beta_F}\right) e^{v_{BE}/V_T}$$
 Ecuación del dispositivo Región Activa

Resolver 1 y 2 <u>simultaneamente para</u> el <u>punto</u> Q Por simplicidad asumir en el <u>punto</u> Q:

$$\begin{split} V_{BEQ} &\approx 0.7V \\ I_{BQ} &= 38.13 \, \mu A \\ I_{CQ} &= \beta I_{BQ} = 3.813 \, \, mA \\ I_{EQ} &= I_{CQ} + I_{BQ} = 3.851 \, \, mA \end{split}$$

$$i_c = \frac{V_{CC}}{R_C} + \frac{v_{ce}}{R_C}$$

Recta de Carga AC 2

$$i_{\text{c}} \, = \frac{V_{\text{CC}}}{R_{\text{C}} \, / / \, R_{\text{L}}} \, + \frac{v_{\text{ce}}}{R_{\text{C}} \, / / \, R_{\text{L}}} \label{eq:ic}$$

Malla de salida

$$V_{\text{CC}} = i_{\text{C}} R_{\text{C}} + v_{\text{CE}} + i_{\text{E}} R_{\text{E}}$$
$$V_{\text{CC}} = i_{\text{C}} R_{\text{C}} + v_{\text{CE}} + \frac{i_{\text{C}}}{\alpha} R_{\text{E}}$$

(3)
$$i_{\text{C}} = \frac{V_{\text{CC}}}{R_{\text{C}} + \frac{R_{\text{E}}}{\alpha}} + \frac{v_{\text{CE}}}{R_{\text{C}} + \frac{R_{\text{E}}}{\alpha}}$$
 Recta de Carga

Resolver 3 y 4 simultaneamente para el punto Q

(3)
$$v_{CE} = V_{CC} - i_{C} (R_{C} + \frac{R_{E}}{\alpha})$$

 $V_{CEQ} = V_{CC} - I_{CQ} (R_{C} + \frac{R_{E}}{\alpha})$
 $V_{CEO} = 7.4V$

Pequeña Señal

$$\begin{split} gm &= \frac{I_{CQ}}{V_T} \\ Av &= -gm \, R_C \, / / \, R_L \\ R_{in} &= R_B \, + \, r_\pi \\ R_0 &= r_0 \, / / \, R_C \, / / \, R_L \end{split}$$





Figura 2. Punto Q: ICQ, VCEQ. Intercepción: Recta de Carga con ecuación del dispositivo.



Montar el esquemático correspondiente usando Proteus




Figura 6. Esquemático del Amplificador Emisor Común con degeneración de emisor (RE).

3. Simular usando Proteus:

• Punto de operación: valores DC de los voltajes de operación.




Fig. 7a Punto de operación; VBB = 1.52 V, VOQ = 7.9 V, VE = 0.82 V.

• Bode de la ganancia con C1 y C2 sin C3 saliendo por el colector.




Figura 7b. Bode de la ganancia con C1 y C2 sin C3 saliendo por el colector AV = 41.7 dB (frecuencias medias), fc3dB 45.05 kHz.

$$A_V = -gm R_C$$

C1 y C2 interactúan cuando C3 no está presente y la frecuencia de corte debido a C1 se mueve a la derecha debido al efecto de C2.

En la simulación fc es 45.05 kHz

Bode de la ganancia de voltaje con C1, C2 y C3 saliendo por el colector




Figura 7c. Bode de la ganancia con C1, C2 y C3 saliendo por la carga RL AV = 37.2 dB a frecuencias medias $\frac{AV = -gm\ R_C}{R_L}$

Bode con C1, C2 y C3 saliendo después de C3 con la carga RL.

La ganancia se reduce debido al efecto de la carga RL. Cae casi 6 dB como se esperaba. Cuando C3 está presente interactúa con C1 y C2.

La frecuencia 3 dB se mueve a la derecha debido a la presencia de C3. En la simulación fc es 179.27 kHz.

Esquemático completo usando Proteus
 Confirmar que colocando el instrumento DC Voltmeter la simulación del Bode da un error.



Al colocar el DC Voltemer y graficar los diagramas de bode da el siguiente error:

```
Message

ISIS Release 8.17.02 (Build 37159) (C) Labcenter Electronics 1990- 2024.

Compiling design 'C:\Users\Alejandro\Documents\P0-AlejandroVivas.pdsprj'.

Netlist compilation completed OK.

Netlist linking completed OK.

Partition analysis completed OK.

Simulating partition [CFB96148]

PROSPICE 8.13.00 (Build 32709) (C) Labcenter Electronics 1993-2023.

Loaded netlist 'C:\Users\ALEJAN~1\AppData\Local\Temp\LISAS690.SDF' for design 'PO-AlejandroVivas.pdsprj'
```