

# Heuristiken für das TechnologyMapping

Alexander Zorn

Geboren am 26. Mai 1996 in Bonn

5. Juni 2018

Bachelorarbeit Mathematik

Betreuer: Prof. Dr. Stephan Held

Zweitgutachter: YYYY YYYY

FORSCHUNGSINSTITUT FÜR DISKRETE MATHEMATIK

MATHEMATISCH-NATURWISSENSCHAFTLICHE FAKULTÄT DER  
RHEINISCHEN FRIEDRICH-WILHELMS-UNIVERSITÄT BONN



# Inhaltsverzeichnis

<b>1</b>	<b>Einleitung</b>	<b>2</b>
<b>2</b>	<b>Terminologie &amp; grundlegender Algorithmus</b>	<b>3</b>
2.1	grundlegende Definitionen . . . . .	3
2.2	Kern Algorithmus . . . . .	5
<b>3</b>	<b>Allgemeiner Algorithmus und Heuristik</b>	<b>8</b>
3.1	Tradeoffprobleme . . . . .	8
3.2	Highfanoutknoten . . . . .	9
3.3	required Arrivaltimes . . . . .	12
3.4	zu lange Kanten . . . . .	13
3.5	pinabhängiges Delay . . . . .	14
3.6	Mehrere Outputs . . . . .	15
3.7	Teilweise überflüssige Subcircuits . . . . .	16
3.8	Allgemeiner Algorithmus . . . . .	17
<b>4</b>	<b>erste Heuristik</b>	<b>19</b>
<b>5</b>	<b>Präprozessing zusätzliche Addons</b>	<b>20</b>
<b>6</b>	<b>Weitere Optimierungskriterien</b>	<b>20</b>
<b>7</b>	<b>Version der Heuristik, welche obige Kriterien beherzigt</b>	<b>21</b>
<b>8</b>	<b>Laufzeitanalyse</b>	<b>21</b>
<b>9</b>	<b>Fazit und Ausblick</b>	<b>21</b>

# 1 Einleitung

Der zunehmende Gebrauch elektronischer Geräte verlangt nach immer leistungsfähigeren Computerchips. Ein solcher wenige Quadratzentimeter große Chip beherbergt bis zu mehreren Milliarden Transistoren, welche, durch Drähte verbunden, gemeinsam eine Logische Funktion errechnen. Das Chipdesign beschreibt die Aufgabe aus einer gegebenen Logischen Funktion einen herstellbaren Chip zu entwerfen, welcher diese Funktion realisiert.

Mithilfe von, aus wenigen Transistoren konstruierten, Bauteilen (genannt Gates, z.B.: AND, OR, INV, OAI) lässt sich eine Logische Funktion nachbilden. Abbildung 1 (links) zeigt dies an einem kleinen Beispiel. Die Realisierung einer solchen Funktion ist jedoch nicht eindeutig, wie die in Abbildung 1 (links und rechts) gezeigte Nachbildung, beweist.




Abbildung 1: Zwei Realisierungen der Logischen Funktion  $\neg((w \vee x) \wedge (y \vee z))$

Die Größe der Menge aller möglicher Baupläne (später Circuit) für eine Logische Funktion hängt maßgeblich von der Anzahl der zur Verfügung stehenden Bauteile, sowie von dem Aufbau der Funktion, ab. Es stellt sich heraus, dass im Allgemeinen eine Vielzahl möglicher Realisierungen einer Logischen Funktion existieren. Jedes Bauteil besitzt physikalische Eigenschaften an Größe, Geschwindigkeit (Delay) etc.. Somit besitzt auch jede Realisation solche Eigenschaften.

Ziel des TechnologyMapping ist es für eine Logische Funktion eine Realisierung zu finden, welche eine Kostenfunktion (bestehend aus den physikalischen Eigenschaften) optimiert. Die Wahl der Implementierung hat direkte Auswirkungen auf die Schnelligkeit, Größe und den Stromverbrauch des fertigen Chips. Hierbei geht das TechnologyMapping von einer bereits realisierten Logischen Funktion aus und baut diese um zu einer möglichst kostengünstigen Alternative um.

Der optimale mögliche Umbau lässt sich bei kleinen oder eingeschränkten gegebenen Bauplänen noch in akzeptabler Zeit finden. Die Lösung dieses Problem für allgemeine Baupläne und Kostenfunktionen ist jedoch ein NP vollständiges Problem. Aus diesem Grund entwickelt die folgende Arbeit eine Heuristik, welche für sehr (mehrere 10.000 Bauteile) große Baupläne in akzeptabler Zeit einen möglichst kostengünstigen Umbau ermöglicht.

am ende hier noch eine kurze Quellenübersicht geben an lukas orientiert

## 2 Terminologie & grundlegender Algorithmus

### 2.1 grundlegende Definitionen

Es folgen ein paar grundlegende Definitionen zur Beschreibung des Problems.

**Definition 2.1.** Boolesche Variable und Funktion:

Eine boolesche Variable ist eine Variable mit Werten in  $\{0, 1\}$ . Sei  $n, m \in \mathbb{N}$ . Eine boolesche Funktion ist eine Funktion  $f : \{0, 1\}^n \rightarrow \{0, 1\}^m$  mit  $n$  inputs und  $m$  outputs.

**Definition 2.2.** Gate und Library:

Ein Gate  $g$  mit Eingangsgrad  $n \in \mathbb{N}$  ist ein Tripel  $(f_g, d_g, area_g)$ . Hierbei sind  $d_g, area_g \in \mathbb{R}_{\geq 0}$ . Des Weiteren gilt  $f_g$  ist eine boolesche Funktion mit  $f_g : \{0, 1\}^n \rightarrow \{0, 1\}$ .

Eine Library  $L$  ist eine Menge von Gates und sei  $fanin_{max} := \max\{arity(g) | g \in L\}$ .




Abbildung 2: Beispiel einer Library

$area_g$  gibt die Größe des physikalischen Bauteils an und  $d_g$  beschreibt die Zeit die ein Signal braucht um von den inputs des Gates zu seinem Output zu gelangen. Dieser Wert lässt sich noch weiter differenzieren indem man  $d_g \in \mathbb{R}^n$  wählt und somit Zeiten für jeden der Inputs angegeben werden kann.

**Definition 2.3.** Circuit:

Ein Circuit ist ein gerichteter kreisfreier Graph (directed acyclic graph DAG) mit folgenden Eigenschaften. Jeder Knoten gehört zu einer der aufgelisteten Kategorien:

- **Input** Knoten mit Eingangsgrad Null.
- **Gates** mit mindestens einer eingehenden Kante und ausgehenden Kante. Diese korrespondieren zu der Definition oben mit dem Zusatz dass an jedem der Inputs optional ein Inverter liegen kann.
- **Outputs** mit genau einer eingehenden Kante und keiner ausgehenden.

Ein Gate mit mehr als einer ausgehenden Kante wird auch Highfanoutgate genannt.

Ein Circuit realisiert durch Verschachtelung der booleschen Funktionen seiner Gates ebenfalls eine boolesche Funktion.

Zwei Circuits heißen äquivalent, wenn sie die gleiche boolesche Funktion realisieren.

In einem Circuit lassen sich Teilgraphen durch ein Gate der Library austauschen. Voraussetzung für einen solchen Tausch ist, dass der veränderte Circuit äquivalent zu dem originalen ist. Dies sicher die folgenden Definitionen.

**Definition 2.4.** Match und Kandidat:

Sei  $g$  ein Gate in einem Circuit  $C$ . Ein (invertiertes) Match  $m$  ist ein Tupel  $(p_m, I_m, f_m, inv_m)$  welches folgendes enthält:

- Ein Gate  $p$  der Library
- Eine Menge  $X$  von Knoten aus der Circuit und eine Bijektion  $f : X \rightarrow inputs(p)$
- Ein Funktion  $inv : inputs(p) \rightarrow \{not\_inv, inv\}$

So dass der Circuit  $C'$ , welcher durch den Austausch des Sub-Circuits von  $X$  bis  $g$  durch das Match (mit den durch  $inv$  definierten Invertern an den Inputs) entsteht, äquivalent zu  $C$  ist. Ein invertiertes Match auf  $g$  ist ein Match auf  $g$  mit einem Inverter an jedem seiner Outputs.

Ein (invertierter) Kandidat auf  $g$  besteht aus einem (invertierten) Match auf  $g$  und einem Kandidaten für jeden Input Knoten von  $g$  (welcher kein Input von  $C$  ist).

**Definition 2.5.** Circuit-Kandidat:

Sei  $C$  ein Circuit mit Outputknoten Menge  $O$ . Eine Circuit-Kandidat  $K$  von  $C$  ist eine Menge von Kandidaten, sodass  $\forall o \in O \exists! h \in K : h$  ist Kandidat von  $o$  und an jedem Knoten von  $C$  an dem sich mehrere Kandidaten überschneiden ist dasselbe Match gewählt.

Folgendes Beispiel visualisiert die vorherigen Definitionen.

**BILD EINSETZEN**

Ein Circuit-Kandidat  $C$  ist eine Möglichkeit den Circuit physikalisch zu realisieren. Wie bereits in der Einleitung bemerkt gilt es nun den besten Kandidaten auf  $C$  auszuwählen. Dafür ist ein Maß für Implementierungen von Circuits notwendig. Es folgen zwei geläufige Beispiele. In der Praxis (und im späteren Verlauf dieser Arbeit) wird in der Regel eine convex-Kombination aus beiden verwendet.

**Definition 2.6.** Area und Delay eines Kandidaten:

Sei  $C$  ein Circuit und  $K$  ein Circuit-Kandidat auf  $C$ . Dann gilt:

- $area(K) = \sum_{g \in gates(C)} (a_g + \sum_{i \in inputs(g)} \mathbb{1}_{\{inv_g(i)=inv\}} area_{inv})$   
wobei  $area_{inv}$  die Größe eines Inverters ist.
- $AT(K) = \max_{k \in can(K)} \{ \max_{i \in inputs(k)} \{ d_{gate(k)} + \mathbb{1}_{\{inv_g(i)\}} d_i + AT(inp\_can(k, i)) + d_{w(k, i)} \} \}$

Wobei  $can(K)$  die Menge der Kandidaten von  $K$  sind und  $inputs(k)$  sind die Inputknoten des Outputknoten des Kandidaten  $k$ . Des Weiteren ist  $d_i$  das Delay eines Inverters und  $d_{w(k, i)}$  das Delay der Kante zwischen den Knoten  $k$  und  $i$ .  $inp\_can(k, i)$  gibt den Kandidaten des  $i$ 'ten Inputs von  $k$  zurück.

Das Delay (AT) gibt an, wann das letzte Signal aus einem der Outputs des Circuit kommt.

## 2.2 Kern Algorithmus

Es folgt ein grundlegender Algorithmus, welcher auf eingeschränkten Circuits arbeitet, jedoch im weiteren Verlauf dieser Arbeit zu einer Heuristik für allgemeine sehr große Circuits erweitert wird.

### (EINFACHES) TECHNOLOGY MAPPING

**Instanz:** Circuit  $C$  ohne Highfanoutknoten (Knoten mit nur einer ausgehenden Kante), mit eindeutigem Output  $o$ , Library  $L$  mit beschränktem  $fanin_{max}$

**Aufgabe:** Finde einen Kandidaten  $K$  auf  $o$ , welcher die Arrivaltme/Area minimiert.

---

### Algorithmus : (einfaches) Technology Mapping

---

**Input :** Circuit  $C$  kreisfrei mit finalem Output  $o$ , Library  $L$

- 1  $best\_kandidat[] \leftarrow \emptyset$
  - 2  $best\_inv\_kandidat[] \leftarrow \emptyset$
  - 3 **foreach** Knoten  $v \in V(G)$  in topologischer Reihenfolge **do**
  - 4     berechne alle (invertierten) Matches auf  $v$
  - 5     **foreach** Match  $m$  auf  $v$  **do**
  - 6         Berechne besten Kandidaten mit  $m$  auf  $v$
  - 7         Update  $best\_inv\_kandidaten$
  - 8 Implementiere  $C$  entsprechend  $best\_kandidat[o]$
- 

**Definition 2.7.** optimaler TechnologyMapping Algorithmus:

Ein Algorithmus für das TechnologyMapping auf einem Circuit  $C$  heißt optimal, wenn er den (bzgl. der Kostenfunktion) besten äquivalenten Circuit  $C'$  liefert, welcher durch das Anwenden der erlaubten Operationen auf  $C$  konstruiert werden kann.

Daraus folgt, dass der Zusatz optimal abhängig davon ist, was die erlaubten Operationen sind. Im Weiteren Verlauf der Arbeit werden weitere Operationen hinzugefügt und der Circuit verallgemeinert. Das Attribut optimal bezieht dann, wenn dies nicht dabei steht, auf alle bisher vorgestellten Operationen. Zu diesem Punkt umfasst die Menge der erlaubte Operationen das logische äquivalente matchen von Subcircuits mit Elementen der Library.

Ein optimaler TechnologyMapping Algorithmus liefert in der Regel nicht die bestmögliche Implementierung der  $C$  zugrunde liegenden logischen Funktion. **dies lässt sich super anhand der redundant matche zeigen -> Bild!!**




Abbildung 3: Ein Circuit dessen boolesche Funktion  $f = 0$  ist

**Korollar 2.8.** *Das einfache TechnologyMapping ist optimal.*

*Beweis.* Der Algorithmus geht in topologischer Reihenfolge durch die Knoten  $v$  des Graphen und berechnet alle Matche auf  $v$ . Diese werden dann zu einem Kandidaten ergänzt. Ohne Highfanout-Knoten überschneiden sich diese nicht. Für jeden Knoten und jedes Match gibt es nur einen Kandidaten zur Auswahl, da für die Inputs des Matche jeweils nur ein Kandidat gespeichert wurde.

An jedem Knoten wird nur das Match (mit dem dazugehörigen Kandidaten) gespeichert, welches die Kosten optimiert.

Es bleibt zu zeigen, dass angenommen für alle Knoten mit kleinerem topologischen Rang als  $rand(v)$  ist der bestmögliche Kandidat gespeichert, so wird, nach gerade beschriebenem Vorgehen, auch für  $v$  der schnellste (bzw. kleinste) Kandidat  $k$  gespeichert.

Angenommen es gibt einen besseren Kandidaten  $k'$ , als  $k$ , welcher von dem Algorithmus gespeichert wurde. Sei  $k''$  der Candidate, welcher dasselbe Match wie  $k'$  benutzt und die besten Input Kandidaten. Da  $k''$  die besten Input Kandidaten benutzt ist er mindestens so schnell (bzw. klein) wie  $k'$ .  $k$  ist jedoch ebenfalls mindestens so kostengünstig wie  $k''$  (andernfalls hätte der Algorithmus  $k''$ ,  $k$  vorgezogen). Dies ist ein Widerspruch zur Annahme.  $\square$

**Korollar 2.9.** *Der Algorithmus für das (einfache) TechnologyMapping besitzt  $\mathcal{O}(|V(C)| \cdot |L| \cdot fanin_{max})$ -Laufzeit*

*Beweis.* Schritt 1 und 2 besitzen Laufzeit  $\mathcal{O}(1)$ . Schritt 4 lässt sich in **wielange braucht es ein zu checken ob ein gate der Library ein Match eines Knoten sein kann ? ? plus Begründung! Laufzeit anpassen**. Schritt 6 ist wie bereits erwähnt schnell implementierbar, da für jeden der  $\max fanin_{max}$  Inputs



der beste Kandidat verlinkt werden muss. Die Invertierten Matche werden nur gebiarucht wenn der Input invertiert war. Somit braucht  $\mathcal{O}(fanin_{max})$ . Schritt 3 und 5 sind zwei verschachtelten Schleifen mit  $|V(C)|$  und  $\max |L|$  Durchläufen.

Daraus folgt eine Laufzeit von  $\mathcal{O}(|V(C)||L|fanin_{max})$ .  $\square$

### 3 Allgemeiner Algorithmus und Heuristik

#### 3.1 Tradeoffprobleme

Der oben vorgestellte Algorithmus ist in der Lage den bestmöglichen Umbau eines eingeschränkten Circuits zu bezüglich Area oder Delay zu errechnen. Es existiert ein Tradeoff zwischen Area und Delay. Dies hat zur Folge, dass ein möglichst kleiner Circuit im Allgemeinen sehr langsam ist und man bei einer sehr schnellen Lösung mit einem großen Platzverbrauch rechnen muss. In der Anwendung des TechnologyMapping ist jedoch weder ein sehr langsamer noch ein besonders grosser Circuit akzeptabel.

Daraus folgt die Nachfrage nach einem Algorithmus, welcher in der Lage ist bezüglich einer Konvexkombination oder einer Schranke zu optimieren. Daraus ergeben sich die beiden folgenden Optimierungs-Probleme:

##### TECHNOLOGYMAPPING MIT KONVEXKOMBINATION

**Instanz:** Circuit  $C$ , mit einem Output, Library  $L$  mit beschränktem  $fanin_{max}$ ,  $|L|$  beschränkt und Tradeoff-Parameter  $\lambda \in [0, 1]$

**Aufgabe:** Finde einen Circuit-Kandidaten  $K$  auf  $C$ , welcher  $\lambda AT(K) + (1 - \lambda) area(K)$  minimiert.

##### TECHNOLOGYMAPPING MIT ARRIVALTIMESCHRANKE

**Instanz:** Circuit  $C$ , mit einem Output, Library  $L$  mit beschränktem  $fanin_{max}$ ,  $|L|$  beschränkt und Arrivaltimeschranke  $A_{max}$

**Aufgabe:** Finde den kleinsten Circuit-Kandidaten  $K$  auf  $C$ , für den  $AT(K) \leq A_{max}$  gilt, oder entscheide, dass für jeden Circuit-Kandidaten  $K$  bereits  $AT(K) > A_{max}$  gilt.

Im weiteren Verlauf dieses Kapitels, werden diese Problemstellungen auf Circuits mit mehreren Outputs erweitert.

Diese diese Probleme sind äquivalent Beweis? oder verweis aus quelle erwähnen dass da die äquivalent sind von nun an nur noch die Konvexkombination verwendet wird

Dadurch ergibt sich folgende Problemstellung für den Algorithmus: Angenommen an jedem Knoten  $v$  würde, wie im Kern-Algorithmus, nur derjenige Kandidat gespeichert werden, welcher die Kostenfunktion an  $v$  optimiert. Dadurch kann nicht mehr garantiert werden, dass beim errechnen der Kandidaten für den Output, der für ihn optimale Kandidat noch vorhanden ist. Dies beweist das Beispiel in Abbildung hier abb einfügen. Beide Inputs getrennt nach der Kostenfunktion zu optimieren, garantiert offenbar nicht

das optimale Ergebnis.

Die Kosten eines Kandidaten  $k$  sind somit nicht  $\lambda AT(k) + (1 - \lambda) area(k)$ , sondern das Tupel  $(AT(k), area(k))$ . Es gibt jedoch eine Klasse von Kandidaten, welche nicht gespeichert muss. Dazu folgende Definition

**Definition 3.1.** (dominierte Kandidaten)

Seien  $k_1, k_2$  Kandidaten desselben Knotens. Dann wird  $k_1$  von  $k_2$  dominiert, wenn gilt:

$$AT(k_1) < AT(k_2) \text{ und } area(k_1) \leq area(k_2)$$

$$AT(k_1) \leq AT(k_2) \text{ und } area(k_1) < area(k_2)$$

Eine optimale Lösung des TechnologyMapping verwendet offenbar (in einem Korollar beweisen ?) nur nicht-dominierte Kandidaten, woraus folgt, dass nur diese während der Ausführung des Algorithmus gespeichert werden müssen.

Die Menge der noch bleibenden Kandidaten lassen sich in sogenannten Tradeoff-Kurven speichern (siehe Abbildung ?? [Abbildung hinzufügen.. kann ich Lucas verwenden ?](#)). Welche jeden Kandidaten zweidimensional anhand seiner Kosten erfasst.

Die beiden vorgestellten Probleme sind NP-vollständig. Daraus folgt, dass sich ab diesem Punkt wahrscheinlich kein polynomieller optimaler Algorithmus für das TechnologyMapping finden lässt. Dadurch dass sich zwei Kandidaten in den meisten Fällen nicht mehr vergleichen lassen, wird eine Vielzahl von Kandidaten an jedem Knoten gespeichert. Dies zeigt sich in einem exponentiell großen Speicheraufwand. [hier könnte lukas FPTAS auch hin](#)

Einen Beweis der NP-vollständigkeit findet sich in [hier den verweis zu einem Beweis einfügen](#).

### 3.2 Highfanoutknoten

Der oben beschriebene Kern Algorithmus arbeitet nur auf Circuits, in denen keine Highfanoutknoten existieren. Diese Eigenschaft kommt auf einem realen Chip jedoch sehr häufig vor (ca. 25% der gesamten Knoten sind Highfanoutknoten für einen genaueren Zusammenhang von der Anzahl der Highfanoutknoten und der Laufzeit siehe das Kapitel 8).

[Bild erstellen, welches sich an dem des Papers orientiert.](#)



**Definition 3.2.** Cone eines Knoten:

Sei  $C$  ein Circuit und  $v$  ein Knoten von  $C$ . Dann sei die Cone von  $v$ :

$$cone(v) := C[V \cup \{v\}], V = \{w \in V(C) : \exists \text{ w-v-Weg in } C\}$$

Bild erstellen, welches sich an dem des Papers orientiert.

**Definition 3.3.**

Sei  $C$  ein Circuit und  $v \in V(C)$ . Dann wird die durch  $cone(v)$  berechnete Funktion. Die **bis  $v$  berechnete Funktion** genannt.

**Definition 3.4.** Offene Knoten:

Sei  $C$  ein Circuit und  $v, w \in V(C)$ . Dann heißt  $w$  offener Knoten von  $v$ , wenn folgendes gilt:

- $w \in cone(v) \setminus \{v\}$
- $|\delta^+(w)| \geq 2$
- $\exists o \in V(C) \setminus cone(v) : \exists \text{ w-o-Weg in } C \text{ ohne } v$

Mit anderen Worten ist die Menge der Offenen Knoten eines Circuit Knoten  $v$ , die Menge aller Highfanoutknoten  $w$ , von welchen aus man sowohl  $v$  als auch einen Knoten außerhalb der Cone von  $v$  erreichen kann. Von dieser Menge ist  $v$  selber ausgenommen. Dies sind gerade die Highfanout-Knoten, welche durch die Kandidaten eines Knoten außerhalb von  $cone(v)$  verändert werden können. Alle Kandidaten von Knoten mit Ausgangsgrad 1 und dieser Eigenschaft, sind durch den Nachfolger-Kandidaten (welcher auch zu einem offene Knoten gehören muss), bereits eindeutig definiert.




Abbildung 6: Zwei Realisierungen der Logischen Funktion  $\neg((w \vee x) \wedge (y \vee z))$

**Definition 3.5.** Klasse eines Kandidaten:

Sei  $k$  ein Kandidat auf einem Knoten  $v$  und  $O$  die Menge der offenen Knoten von  $v$ . Die Klasse  $class(k)$  ist eine Abbildung, welche jedem Element  $w \in O$  den durch  $k$  festgelegten Kandidaten auf  $w$  zuordnet.

Nach der einführenden Erläuterung lassen sich zwei Kandidaten  $k_1, k_2$  eines Knoten  $v$  mit  $class(k_1) \neq class(k_2)$  nicht miteinander vergleichen. Dies gilt auch für den Fall, wenn  $k_2$  von  $k_1$  dominiert wird, denn es ist möglich, dass dies zwar an der Stelle  $v$  gilt, jedoch nicht an allen offenen Knoten von  $v$ . Daraus folgt würde man  $k_2$  löschen, so löscht man evtl den besten Kandidaten des Outputs von  $C$ .

Um somit mit Highfanoutknoten arbeiten zu können, werden für jeden Knoten  $v$  und jede Klasse von  $v$  in dem optimalen Algorithmus, alle nicht dominierten Kandidaten gespeichert. Daraufhin ist der noch verbleibende beste Kandidat des Outputs die beste Lösung.

Dabei wird, zur Speicherung der Kandidaten, für jede Klasse eines Knotens eine Tradeoff-Kurve angelegt. **im diesem kapitel fehlt noch ein kommentar zur guten Findung aller Kandidaten an einem Knoten !!! oder kommt der zum Algorithmus weil das eher implemetierungssache ist ?**

### 3.3 required Arrivaltimes

Oben wurde bereits der Begriff der Arrivaltime eines Knoten eingeführt. Dies ist die Zeit, zu welcher das letzte Signal bei einem Knoten ankommt. Diese Werte sind für die Inputknoten eines Circuits  $C$  gegeben und werden von dort aus (unter Hinzunahme von Wire-, Gate- und Inverter-Delay) für jeden Knoten von  $C$  (in topologischer Reihenfolge) errechnet.

Im Design Prozess eines Chips, gibt es neben der tatsächlichen Arrivaltime auch eine gewünscht Arrivaltime RAT (required AT), welche an den Outputs eines Graphen gegeben ist und ähnlich zur AT durch  $C$  propagiert wird. Somit ist sowohl AT und RAT eine Funktion auf  $V(C)$ .

Der Vollständigkeit wegen folgt hier noch einmal die genaue Definition der RAT.

**Definition 3.6.** RAT:

Sei  $C$  ein Circuit und  $v \in V(C)$ . Dann ist rat RAT (required arrivaltimes) an  $v$  definiert durch:

$$RAT(v) :=$$

**formel aus siads Masterarbeit einfügen nochmal erwähnen dass es an den outputs bereits definiert ist**

In der Praxis kommen Signal oft später an als gewünscht. Der Betrag des Slack  $slack(v) := RAT(v) - AT(v)$  gibt, wenn  $slack(v) \leq 0$ , an um wie viel Zeit sich das letzte Signal an  $v$  verspätet. Somit ist es viel Interessanter einen gegebenen Circuit hinsichtlich des negativen Slacks zu verbessern. Hieraus ergeben für einen Circuit die beiden folgenden Werte:

- Worst-Slack (WS): Wert des kleinsten Slacks für einen Knoten auf dem Circuit.

- Sum-of-Negative-Slacks (SNS): Summe aller negativer Slacks der Outputs eines Circuits.

Letzteres ist in der Praxis gefragter, da eine sehr gute Verbesserung der SNS eine Verbesserung des WS in der Regel mit einschließt.

hier passt sehr gut rein Lukas FPTAS zu erwähnen da er auf den schlechtesten Pfad angewendet wird, war die anzahl der Highfanout gates vorhersehbar? -> in den nächsten absatz mit einbauen

Angenommen man betrachtet einen Chip, dann lässt sich auf diesem ein Knoten  $v$  finden, an welchem der WS angenommen wird. Sei  $C$  der Circuit, welcher nur aus dem Gate von  $v$  besteht. Füge nun zu  $v$  in  $C$  den Input von  $v$  hinzu, welcher den größten negativen Slack besitzt. Dies wiederhole man für das neu hinzugefügte Gate, bis man an einem Input des Chips gelangt oder der Slack nicht mehr negativ ist.

Hieraus entsteht ein Circuit  $C$  welcher einen Output hat und aus einer hintereingeschalteten Kette von Knoten besteht. Dieser lässt sich nun mit geeigneten Algorithmen füge hier mal ein Beispiel oder einen Verweis an zu einem äquivalenten Circuit  $C'$ , mit geringerer Tiefe(schon definiert(wenn nein nötig?)), umformen. Dieser lässt sich dann mit Delay optimierenden TechnologyMapping (in polynomieller Laufzeitzeigen ?) umbauen und wieder in den Chip einbauen. Der Große Vorteil von diesem Vorgehen sind überschaubar große Instanzen und eine Beschleunigung des gesamten Chips in sehr schneller Zeit. Der Nachteil jedoch ist, dass ein Chip oft sehr viele Wege besitzt, welche einen schlechten Slack realisieren und man somit den Chip nur inkrementell beschleunigt.

Eine weitere Herangehensweise für das TechnologyMapping ist es einen Circuit dahingehend zu optimieren, dass die SNS des Outputs minimiert wird. Dies ist jedoch bei den bisher betrachteten Circuits äquivalent zur Optimierung nach AT, da nur Instanzen mit einem Output betrachtet wurden und RAT für diesen eine Konstante ist.

### 3.4 zu lange Kanten

Die Abbildung [Abbildung hinzufügen](#) veranschaulicht eine häufig auftretende Situation. Es handelt sich das Matchen über eine (auf dem Chip) sehr lange Kante. Dadurch verbessert sich evtl der die Größe des Circuits, jedoch sind nach dem Match nun zwei sehr lange Kanten auf dem Chip vorhanden, was somit, da dies einen großen Routing Aufwand und weitere Kosten mit sich bringt, eine zu vermeidende Situation ist.

Weiter unten wird eine zusätzliche Klasse von Kanten eingeführt über welche man nicht matchen darf. Diese Kanten bezeichnet man als nicht matchbar. [besserer name !!!](#) Um diese Situation zu vermeiden, wird bei der Bildung jedes Matches darauf geachtet über keine nicht matchbare Kante zu matchen.

Durch die Hinzunahme er zu langen Kanten zu den nicht matchbaren Kanten, kann keine Optimale Lösung mehr im allgemeinen Algorithmus garantiert werden, von daher wird dies im optimalen Algorithmus nicht gemacht, bei der darauffolgenden Heuristik jedoch schon.

Dieser Schritt ist im Hintergrund implementiert und wird somit nicht mehr erwähnt. [oder soll ich ihn doch mit reinnehmen ? damit der allgemeine fall detaillierter wird ? und der vollständigkeit wegen! machdas](#)




Abbildung 7: Visualisierung eines Matches über eine lange Kante

### 3.5 pinabhängiges Delay

Bis zu diesem Punkt war das Delay eines Gates als eine nicht negative Reelle Zahl definiert. Die meisten Gates besitzen mehr als einen Input. Die Signale der Inputs brauchen nicht alle dieselbe Zeit um zum Output zu gelangen. Physikalisch werden die Signale der Inputs zwar alle miteinander verrechnet, jedoch geschieht dies nicht gleichzeitig und somit müssen nicht alle Signale zur selben Zeit an den Inputs anliegen.

Die spätere Ankunftszeit lässt sich durch einen kleineren Delaywert, spezifisch für diesen Input, realisieren. Denn wenn das Signal schneller durch das Gate gelangen kann, so brauchst es auch nicht so früh vorhanden zu sein, wie die anderen.

Von nun an ist das Delay eines Gates  $g$ :  $d_g \in \mathbb{R}_{\geq 0}^{arity(g)}$ . Für das Technolo-



gyMapping ist dies eine weitere Möglichkeit der Verbesserung, denn viele Gates der Library besitzen mindestens eine Teilmenge von Inputs welche logisch symmetrisch aufgebaut sind. Diese lassen sich beliebig permutieren. Durch die unterschiedlichen Delay-Eigenschaften der Inputs kann eine solche Permutierung das Delay des Outputs verbessern. Aus diesem Grund ändert sich die AT eines Knotens wie folgt:

**Definition 3.7.** AT mit pinabhängigen Delay:

Sei  $C$  ein Circuit und  $v \in V(C)$ . Die AT von  $v$  mit pinabhängigen Delay ist wie folgt definiert:

$$AT_p(v) := \max_{i \in inputs(v)} \{d_{gate(v),i} + \mathbb{1}_{\{inv_g(i)\}} d_i + AT_p(i) + d_{w(k,i)}\}$$

Im Folgenden sei mit AT immer das pinabhängige Delay gemeint.

In einem Match ist diese Information bereits abgespeichert, da die Inputs eines Matches mit einer Bijektion an Knoten des Circuits geknüpft werden. Um die Optimalität des, noch vorzustellenden, allgemeinen Algorithmus zu wahren, wird ein Kandidat für jede mögliche Permutation der Inputs gespeichert, falls dieser nicht dominiert ist.

Nach aktuellem Stand gilt  $fanin_{max} \leq 4$ . Das ist klein genug um auch bei der Heuristik die max  $fanin_{max}$  Permutation bei der Wahl eines Matches in Betracht zu ziehen.

### 3.6 Mehrere Outputs

Wie in der Einleitung beschrieben, ist es das Ziel dieser Arbeit eine Heuristik für das TechnologyMapping zu entwickeln, welche auf großen Teilen eines Chips lauffähig (bezüglich Laufzeit) ist. Da ein solcher Chip mehr als nur einen Output-Pin besitzt, lässt er sich in zusammenhängende Circuits unterteilen, welche mehr als einen Output-Knoten besitzen. Folgende Umbauten sind notwendig um mit den Kern-Algorithmus auch diese Instanzen verbessern zu können.

Als erstes fällt auf, dass sich, wenn der Algorithmus für jeden Knoten die Kandidatenmenge errechnet hat, nicht einfach der beste Kandidat für den Output aus seiner Tradeoff-Kurve auswählen lässt. Dieser besitzt bei mehreren Outputs nämlich in der Regel offene Knoten. Jedoch ist bereits bekannt wie man mehrere Kandidaten auswählt, sodass diese sich an den sich überschneidenden Knoten gleichen. Somit lässt sich ein Circuit mit den bekannten Mitteln ein Circuit konstruieren, welcher eine Kostenfunktion hinsichtlich Größe und WS optimiert.

Die zweite Änderung hat sich dadurch bereits angekündigt. Bisher wurde das Delay eines Circuits  $C$  optimiert, indem das Signal des einen Outputs nach dem Umbau früher ankommt. Dies lässt sich auf einen Circuit mit

mehreren Outputs übertragen. Da es mehrere Signale gibt wählt man den Kandidaten des Outputs mit dem größten negativen Slack zuerst und die anderen folgen sortiert der Größe ihres Slacks nach (absteigend). Dies garantiert jedoch nicht, dass der WS des Circuits nach dem Umbau besser ist als vorher, da evtl der Knoten der vorher den WS bildete besser wird, jedoch ein anderer Output könnte durch diesen Umbau schlechter werden.

Um dieses Problem zu umgehen, verändert man  $C$  vor dem TechnologyMapping durch das Verbinden aller Outputs mit einem virtuellen Gate, mit nur einem möglichen Match (dem Gate an sich). Der veränderte Circuit lässt sich nun wie im Kern-Algorithmus optimieren und es wird automatisch das gerade beschriebene Problem gelöst.

Wie bereits in Kapitel 3.3 erwähnt ist es in der Praxis profitabler die SNS des Circuits zu verbessern, anstatt den WS.

Also muss aus den Kandidatenmengen der Outputs derjenige Circuit-Kandidat gebaut werden, welcher die SNS minimiert.

Dieses Kriterium ersetzt, von diesem Punkt an, das der Delay-Optimierung in der Kostenfunktion.

Des Weiteren müssen nach dem TechnologyMapping noch alle Outputs, mit der bis zu ihnen realisierten Logischen Funktion, vorhanden sein. Daraus folgt, dass über einen Output-Knoten, welcher in dem Circuit noch mindestens einen Nachfolger hat, nicht gematcht werden darf, denn sonst würde ein nicht erlaubter Seitenoutput entstehen.

Die lässt dadurch bewerkstelligen, dass man eine seiner ausgehenden Kanten als nicht matchbar **besserer name oben festlegen (bei den langen Kanten)** deklariert, wie das bereits bei den zu langen Kanten geschehen ist.

**indem unterkapitel noch mehr bilder bzw schönerer aufbau ist nämlich aktuell viel text!!**

### 3.7 Teilweise überflüssige Subcircuits

In der Abbildung **hier nummer für die abb der red ands einfügen** lässt sich erahnen, dass es möglich ist, dass nicht alle Inputs eines Circuits relevant sind für die Outputs. Zur genaueren Einordnung folgt eine Definition.

**Definition 3.8.** vollständig überflüssiger und teilweise überflüssiger Circuit  
Sei  $C$  ein Circuit mit Logischer Funktion  $f : \{0, 1\}^n \rightarrow \{0, 1\}^m$ .  $C$  wird vollständig überflüssig genannt, wenn gilt:

$$\exists y \in \{0, 1\}^m \forall x \in \{0, 1\}^n : f(x) = y$$

$C$  wird teilweise überflüssig genannt, wenn es eine Teilmenge der Inputs gibt, von denen die Signale der Outputs nicht abhängen.

hier noch mein Lieblingsbild einfügen zu einem vollst. überflüssigen Circuit? oder handle beiden Fälle mit ich das mit einem Bild oben ab und gehe nur noch kurz darauf ein?

Die Berücksichtigung von vollständig überflüssigen Subcircuits bedeutet, dass Teile des Circuits entfernt werden und die Outputs der Inputs der Nachfolgenden Knoten an permanenten Strom gelegt oder mit der Erdung des Chips verbunden werden. Dies lässt sich jedoch weiter verbessern, da die Information an den Nachfolgenden Gates vorhersagbar ist, muss sie auch nicht verarbeitet werden. Dar-

aus folgt eine hohe Einsparung von Kosten, jedoch birgt es ebenfalls einen großen Aufwand zur Implementierung in der aktuellen Architektur des TechnologyMapping Algorithmus. In der Praxis ist das Vorkommen von vollständig überflüssigen Circuits verschwindend gering. Von daher werden die vollständig überflüssigen Subcircuits nicht mehr behandelt und kommen auch in den folgenden Algorithmen nicht vor sowie und zählen auch nicht zu den Kriterien des optimalen TechnologyMapping . formulierung?




Abbildung 8: Nur Input 1 und 2 sind die relevanten Inputs

Im Gegensatz dazu kommen die teilweise überflüssigen Circuits sehr wohl vor. Bei der Konstruktion eines Chips passiert dies durch das Zusammen-setzen unterschiedlicher Circuits.

In den meisten Fällen werden die teilweise überflüssigen Circuits automa-tisch mit den Suchen nach Matches erledigt, da die irrelevanten Inputs nicht mehr unter den Inputs des Match auftauchen und somit beim Bau des äquivalenten Graphen verschwinden.

Es gibt dabei jedoch noch eine Besonderheit. Wenn alle Inputs bis auf einen Irrelevant sind, so ist das resultierende Gate des Matches entweder ein Inver-ter(INV) oder ein Buffer(BUFF). Ersteres lässt sich als Input-Invertierung des darüberliegenden Input-Pins speichern. Ein Buffer ist jedoch nicht unbe-dingt in der Library vorhanden. Von daher wird in diesem Fall kein Buffer, sondern nur die Kanten vom Inputs des Buffers zu seinen Outputs gebaut. Die vermeidet den Einbau eines nicht nötigen Gates. Diese zusätzliche Be-arbeitung läuft von nun an in jedem folgenden Algorithmus automatisch im Hintergrund und findet keine Erwähnung mehr.was ist mit dem Laufzeit statistiken? bei klarem verstand nochmal durchlesen

Obwohl nun das Gegenbeispiel aus Kapitel 2.2 nicht mehr gültig ist, garan-tiert auch hier ein optimaler Algorithmus keine bestmögliche Implementie-rung der eines Circuits zugrunde liegender logischer Funktion.

### 3.8 Allgemeiner Algorithmus

Es folgt ein optimaler TechnologyMapping Algorithmus welcher auf allgemeinen Circuits arbeitet. **TODO Laufzeit und Korrektheitsbeweis?** was ist mit dem  $fanin_{max}$  ? vielleicht nett zur laufzeit berechnung aber eig hier noch nicht relevant erwähnen woraus die kostenfunktion besteht bzw nur tradeoffparameter nehmen!!!!

hab ich schon erwähnt wie man Kandidaten auswählt ?

(ALLGEMEINES) TECHNOLOGY MAPPING

**Instanz:** Circuit  $C$ , Library  $L$  mit beschränktem  $fanin_{max}$

**Aufgabe:** Finde einen Circuit-Kandidaten  $K$  auf  $C$ , welcher die Kostenfunktion  $c$  minimiert.

---

**Algorithmus :** (allgemeines) TechnologyMapping

---

**Input :** Circuit  $C$ , Library  $L$ ,  $fanin_{max}$

```

1 foreach Knoten  $v \in V(C)$  in topologischer Reihenfolge do
2    $tradeoff\_curves[v] \leftarrow \emptyset$ 
3   berechne die offenen Knoten  $O$  von  $v$ 
4    $classes[v] \leftarrow get\_all\_classes(v, C, O, tradeoff\_curves)$ 
5   berechne alle (invertierten) Matche auf  $v$ 
6   foreach Match  $m$  auf  $v$  do
7     foreach  $A \in classes[v]$  do
8       foreach Kandidat  $k$  von  $v$  mit  $m$ , der  $A$  respektiert do
9          $dom \leftarrow k.is\_dominated(tradeoff\_curves[v][A])$ 
10        if  $!dom$  then
11           $tradeoff\_curves[v][A].push\_back(k)$ 
12  $K \leftarrow best\_circuit\_candidate(tradeoff\_curves, C.outputs, c)$ 
13 return  $K$ 

```

---

#### Korrektheit:

Es gilt zu zeigen, dass dies ein optimaler Algorithmus ist.

Der Algorithmus speichert für jeden Knoten alle, bis auf die dominierten, möglichen Kandidaten. Daraus folgt, dass in Schritt 12 zur Auswahl des besten Circuit-Kandidaten, jeder mögliche nicht dominierte Umbau zur Verfügung steht und dort nur der kostengünstigste, bezüglich  $c$ , ausgewählt wird.

**TODO** vergleiche mit Lukas und geeignete Quellen einfügen!! besonders für den Hautalgorithmus wie bei Lukas nach welchem Vorbeild der entstanden ist

### Laufzeit:

Da, wie bereits oben erwähnt, das TechnologyMapping auf allgemeinen Circuits ein NP-vollständiges Problem ist, folgt, dass es unwahrscheinlich ist mit diesem Algorithmus größere Instanzen, in akzeptabler Zeit, lösen zu können.

Die Anzahl der Durchläufe der ersten Schleife sind  $|V(C)|$ . Die Schritte 2,3 und 5 sind ebenfalls in  $\mathcal{O}(|V(C)|)$  errechenbar. **genaue werte und begründung angeben angeben!**

Des Weiteren gilt, dass die Schleife aus Zeile 6 für jeden Knoten maximal  $2|L|$  mal aufgerufen wird.

Die Anzahl der Kandidaten steigt, dank der beliebigen Anzahl an Highfanoutknoten exponentiell, weshalb die Größe von *classes* und die somit auch die Schleifendurchläufe in Zeile 7 nur polynomiell begrenzt sind. Daraus folgt sowohl eine nicht polynomielle Laufzeit als auch eine nur exponentiell beschränkte Größe des verbrauchte Speichers. **genauer?**

Folgende Abbildung veranschaulicht das exponentielle Wachstum der Kandidatenmenge, indem für jeden Knoten die Anzahl der Kandidaten in Verbindung mit seinem topologischen Index angibt. **hier Beispielbild mit beschriebenen eigenschaften**

## 4 erste Heuristik

**ich muss noch erwähnen dass das finden von matchen in der praxis nur eingeschränkt funktioniert weil der allgemeine fall  $V(C)$ ! laufzeit hat aber der implementierte algorithmus die meisten fälle abwickelt!! dies gilt natürlich auch für die teilweise redundanten subcircuits die in der parxis zusammen mit den matchen gesucht werden da kommt heraus dass dann unnötig gewordenen inputs nicht mehr gebaut werden eigenes Kapitel ? die Laufzeit muss sichtlich von den Highfanoutknoten abhängen den teil genauer erklären anhand der laufzeit zeigen (vielleicht den Beweis von Lukas umschreiben**

Der exponentielle Anstieg der Kandidatenmenge wird, wie oben gezeigt, durch die Highfanout-Knoten verursacht. Daraus folgt, dass ein sehr großes Potenzial in der Reduzierung der Kandidaten für diese Knoten liegt.

**TODO hier: filterung mit Buckets (wurde bisher nicht erwähnt auch die epsilon diskussion einfügen)wodurch die Anzahl der kandidaten radikal reduziert wird und der Algorithmus nur eine güte von epsilon einbüßt ? das genauer herausarbeiten!**

**zweitens: speicherung von nur einem Kandidaten pro Highfanoutknoten inklusive Präprozessing der schranken welcher der bestmögliche zu speichernde**

kandidat ist  
daraufhin Lukas Algorithmus übernehmen / umschreiben auf die RAts

ZSFG:

1. Vorstellung der Probleme: die da wären :

-Tradeoffprobleme -> mehrere Kandidaten müssen gespeichert werden.  
Einführung der Tradeoff Kurven und Bucket Filterungen (wir sind noch in Bäumen dies lässt sich also noch in den Alg einbauen und beweisen)

-Highfanoutgates -> Einführung von Klassen wiederum erweitern des TM algos

=> bei konstantem k gibt es zu diesem Punkt noch einen FPTAS -  
> besonders hilfreich auf schlechteste Wege pfade kann auch erst später erwähnung finden

-required ATs einführen und sagen dass sie aktuell noch äquivalent sind

-multiple outputs -> sagen, dass optimieren auf AT nicht mehr Funktioniert da es nicht nur eine AT gibt. man könnten die latest AT verbessern, das ist jedoch nicht das was man möchte. neue Kosten optimierung mit RATs definieren. Des weiteren nicht vergessen, dass über outputs nicht gematcht werden darf

-redundant gates -> soll das hier hin ? oder weiter nach oben ??

=> Algorithmus verallgemeinern **sagen dass er den besten umbau liefert da er alles speichert, aber nicht unbedingt die generell beste Implementierung der logischen Funktion da (unter anderem keine gates auseinandergebaut werden und erste Heuristik bauen, welche auf Area und RATs hin optimiert**

## 5 Präprozessing zusätzliche Addons

-auseinanderbauen von gates : Beispiele und eingehen auf vor und nachteile genauerer bezug in der Laufzeitanalyse **auch hier noch ein gegenbeispiel finden, dass auch alleine mit dem auseinanderbauen und dem allg Algorithmus nicht unb die best möglich lösung gefunden werden kann auch hier ein Gegenbeispiel finden und in einen Satz einbauen.**

-errechnen kleiner optimal gelöster häufig vorkommender Instanzen -> unabh. von dem auseinanderbauen. -> lässt sich beweisen dass eine auseinandergebaute instanz sich in das bestmögliche Matching matchen lässt ?

## 6 Weitere Optimierungskriterien

-Vt Optimierung -> Optimierung bezüglich Power

-Layer assignment -> sehr kurz und grobe übersicht kommt später noch auf die TODOs

- 7 Version der Heuristik, welche obige Kriterien beherzigt
- 8 Laufzeitanalyse
- 9 Fazit und Ausblick