

Prática de Lab. de Sistemas Digital - Eng. de Computação - Belo Horizonte


Prof. Mara C. S. Coelho - DECOM

Alunos: Alexandre Roque; Henrique Coelho; Vitor Santana.

Código para o registrador, usando a atribuição bloqueadora:

```
8
      module registrador(Clock, Reset, In, Q0,Q1,Q2,Q3);
9
10
         input Clock, Reset, In;
11
         output reg Q0,Q1,Q2,Q3;
12
13
         always@(posedge Reset or posedge Clock)
14
    begin
15
               if(Reset)
16
    begin
17
                      Q3 = 1'b0;
                      Q2 = 1'b0;
18
                      Q1 = 1'b0;
19
                      Q0 = 1'b0;
20
                   end //if
21
22
               else
23
               begin
    Q3 = In;
24
                                           Atribuição bloqueante
                   Q2 = Q3;
25
26
                   Q1 = Q2;
                                                   (=)
27
                   Q0 = Q1;
28
                end //else
29
         end //always
30
      endmodule
```

RTL Viewer do registrador do circuito acima:



Podemos perceber que o circuito está com a mesma entrada em todos os flips flops, o que não é o que queremos.

O desejável é que a entrada de um seja a saída do próximo.

Código do testbench usado para simulação:

Simulação no ModelSim-Altera, usando a atribuição bloqueadora



Parte 2 - registrador atribuição NÃO bloqueante (<=):

Código para o registrador, usando a atribuição não bloqueante:


```
module registradorNaoBloqueante(Clock, Reset, In, Q0,Q1,Q2,Q3);
   input Clock, Reset, In;
   output reg Q0,Q1,Q2,Q3;
   always@(posedge Reset or posedge Clock)
   begin
         if (Reset)
            begin
               Q3 = 1'b0;
               Q2 = 1'b0;
               Q1 = 1'b0;
               00 = 1'b0:
            end //if
         else
         begin
            Q3 <= In;
            Q2 <= Q3;
                                   Atribuição não bloqueante
            Q1 <= Q2; -
            Q0 <= Q1;
                                            (<=)
         end //else
   end //always
endmodule
```

Código para o testbench:


```
module testebench registrador;
  //variaveis intermediarias
  reg Clock T, Reset T, In T;
  wire Q0 T,Q1 T,Q2 T,Q3 T;
  //registradorNaoBloqueante(Clock, Reset, In, Q0,Q1,Q2,Q3);
  registradorNaoBloqueante dut (Clock T, Reset T, In T, Q0 T,Q1 T,Q2 T,Q3 T);
    initial
         begin
                                                            #20
                                                            #20
                                                            #20
                                                           #20
                                                           #20
                                                           #20
                                                            #20
#20
                                                            #20
                                                            #20
                                                            #20
                                                           #20
#20
                                                           #20;
       end
endmodule
```

Semelhante ao do bloqueante, somente mudando a chamada do dut para o respectivo .v

RTL Viewer para o registrador, usando a atribuição não bloqueante:



Como esperado, usando a atribuição não bloqueante, o circuito funciona como planejamos, tendo como entrada de um flip flop, a saída do outro, conforme demonstrado acima.



Com quatro clocks de clock conseguimos registrar e deslocar a informação dada.