Relatório - Farol

Aluno: Alexandre Roque Silva de Paula

Disciplina: Sistemas Digitais. Professora: Mara Coelho.

1 e 2) Tabela Verdade:

F	P	С	s
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Explicação:

inputs: (F, P, C) Farol, Porta, Chave;

output: S - sinalizador;

Sendo os níveis lógicos 1 e 0, definidos como: porta aberta = 0;

porta fechada = 1; chave na ignição = 1; Farol ligado =1; sinalizador ligado =1

- i) a Porta estiver aberta; S = ~P & F
- ii) a chave não estiver na ignição; S = ~C & F

S = (P & F) or (C & F).

3) (Arquivos em anexo em pastas diferentes)

```
/*1 prática de laborátorio. Outubro/2020. Aluno: Alexandre Roque
Objetivo: Implementar, usando duas formas de descrição em Verilog HDL, um circuito digital que sinalize quando
o motorista esquecer o farol do carro ligado:
4 A) Circuito descrito por fluxo de dados em Verilog HDL (expressão booleana);
5 B) Circuito descrito de maneira comportamental em Verilog HDL (use a instrução CASE);
Regras:
7 Considere como entradas do circuito as variáveis:
inputs: (F, P, C) Farol, Porta, Chave,;
9 E como saidaioutput: S - sinalizador;
Este circuito digital aciona um sinalizador (pode ser um buzzer, led) sempre que o Farol do carro estiver aceso
desnecessariamente, quando:
12 1) a Porta estiver aberta; S = ~P & F
2) a chave não estiver na ignição. S = ~C & F| */

module farolFluxo (S, F, P, C); //cabeçalho

input F, P, C;
output S;

assign S = (F & ~P) | (F & ~C);
endmodule

endmodule
```


```
Regras:
Considere como entradas do circuito as variáveis:
inputs: (F, F, C) Farol, Porta, Chave,;
E como saidarioutput: S - sinalizador;
C Este circuito digital aciona um sinalizador (pode ser um buzzer, led) sempre que o Farol do carro estiver aceso desencessariamente, quando:

| Sendo os niveis lógicos l e 0, definidos como:
| porta aberta = 0; porta fechada = 1;
| chave na ignição = 1; Farol ligado =1; sinalizador ligado =1;
| a Porta estiver aberta; S = ~P & F |
| 2) a chave não estiver na ignição. S = ~C & F| */
| module farolComportamental (S, F, P, C); //cabeçalho


| input F, P, C;
| output reg S;
| always@(*) |
| begin | case({F,P,C}) |
| 3'bo00: S = 0;
| 3'bo00: S = 1;
| 3'bo00: S = 0;
```


4)

Fluxo de Dados:



Comportamental:





A partir do ModelSim, criei um projeto com as entradas F, P e C, e uma saída S.

A entrada F está variando em 100 ps.

A entrada P está variando em 200 ps.

A entrada C está variando em 300 ps.

O tempo máximo de simulação é 1000 os.

O resultado era o esperado a partir da tabela verdade e foi o mesmo para os circuitos comportamental e o de fluxo de dados.