# Projet : Microprocesseur

# Joseph Amigo, Alexandre Duplessis, François Ollivier $24~{\rm Janvier}~2021$

 $D\'{e}p\^{o}t~github: \verb|https://github.com/alexandreduplessis/ENS_CPU|$ 

# $\begin{array}{c} {\rm Part} \ {\rm I} \\ {\rm ISA} \end{array}$

(L'ISA est inspirée de l'architecture RISC-V.)

# 1 Set d'opérations (assembleur)

26 opérations implémentées.

# 1.1 Opérations arithmétiques et logiques

Keyword	Nom	$\mathrm{Op\_code}$	Détail	IC	Rq
add	$\operatorname{Addition}$	0000000000	$\mathrm{rd}=\mathrm{ra}+\mathrm{rb}$	Rdba	
$\operatorname{sub}$	Soustraction	0000000001	$\mathrm{rd}=\mathrm{ra}$ - $\mathrm{rb}$	Rdba	
$\operatorname{prod}$	$\operatorname{Produit}$	0000000010	$\mathrm{rd}=\mathrm{ra}\; ^{*}\; \mathrm{rb}$	Rdba	NI
$\operatorname{div}$	Division	0000000011	$\mathrm{rd}=\mathrm{ra}\;//\;\mathrm{rb}$	Rdba	NI
xor	XOR	0000000100	rd = ra XOR rb	Rdba	
or	OR	0000000101	$\mathrm{rd} = \mathrm{ra} \; \mathrm{OR} \; \mathrm{rb}$	Rdba	
and	AND	0000000110	$\mathrm{rd} = \mathrm{ra}\;\mathrm{AND}\;\mathrm{rb}$	Rdba	
sll	Shift Left	0000001000	$\mathrm{rd} = \mathrm{ra} << \mathrm{rb}$	Rdba	
$\operatorname{srl}$	Shift Rigth	0000001001	$\mathrm{rd}=\mathrm{ra}>>\mathrm{rb}$	Rdba	
addi	Addition imm	0000010000	rd = ra + imm	Rdai	
$\operatorname{subi}$	Soustraction imm	0000010001	$\mathrm{rd}=\mathrm{ra}$ - $\mathrm{imm}$	Rdai	
xori	XOR imm	0000010100	rd = ra XOR imm	Rdai	
ori	OR imm	0000010101	$\mathrm{rd}=\mathrm{ra}\;\mathrm{OR}\;\mathrm{imm}$	Rdai	
$\operatorname{andi}$	AND imm	0000010110	rd = ra AND imm	Rdai	
slli	Shift Left imm	0000011000	$\mathrm{rd}=\mathrm{ra}<<\mathrm{imm}$	Rdai	
${ m srli}$	Shift Right imm	0000011001	rd = ra >> imm	Rdai	
not	NOT	0000000111	rd = NOT ra	Rda	

<sup>\*</sup>IC = Instruction Code

<sup>\*</sup>NI = Non Implémenté

# 1.2 Opérations sur la mémoire

Keyword	Nom	$\mathrm{Op}\_\mathrm{code}$	Détail	IC	Rq
load	Load	0001000000	rd = RAM[ra]	Rda	
$_{ m limm}$	Load imm	0000110000	$\mathrm{rd}=\mathrm{imm}$	$\operatorname{Rdi}$	
store	Store	0001000001	RAM[ra] = rd	Rda	
move	Move	0000100000	rd = rb	Rdb	

## 1.3 Opérations de branchement

Keyword	Nom	$\mathrm{Op\_code}$	Détail	IC	Rq
beq	${ m Branch} ==$	0100000001	if (ra == rb) : PC = imm	Rbai	
$_{ m bne}$	$Branch \mathrel{!}=$	0110000001	$if (ra \neq rb) : PC = imm$	Rbai	
blt	${ m Branch} <$	1000000001	if (ra > rb) : PC = imm	Rbai	
$_{ m bge}$	$Branch \leq$	1010000001	$if (ra \geqslant rb) : PC = imm$	Rbai	
$\overline{\mathrm{jump}}$	$_{ m Jump}$	0010000000	PC = imm	Ri	

<sup>\*</sup>PC = Program Counter

## 2 Set d'instructions

Les instructions sont codées sur 38 bits.

37	28	27	24	23	20	19	16	15	0	Code	Exemple
op	$_{ m code}$	$_{ m rd}$		rb		ra		N	U	Rdba	Add
op	$_{ m code}$	NU		rb		ra		im	m	Rbai	Branch
op	$_{ m code}$	$_{ m rd}$		NU		NU		im	m	Rdi	Load imm
op	$_{ m code}$	NU		NU		ra		im	m	Rai	Store
op	$_{ m code}$	$_{ m rd}$		rb		NU		N	U	Rdb	Move
op	$_{ m code}$	$_{ m rd}$		NU		ra		im	m	Rdai	Add imm
op	$\operatorname{code}$	NU		NU		NU		im	m	Ri	Jump

<sup>\*</sup>NU = Non Utilisé

## 3 Architecture

### 3.1 Registres

Choix : 16 registres de 16 bits + 1 registre réservé au PC.  $\rightarrow$  adresse se code sur 4 bits

#### 3.2 RAM

On n'utilise qu'une seule RAM, et les entiers sont codés sur 16 bits. On n'accepte qu'un accès par cycle.

<sup>\*</sup>imm = immediate value

#### 3.3 ROM

La ROM stocke les instructions. L'utilisateur n'y a pas accès (on a déjà un accès par cycle par le processeur). Le PC donne l'adresse de l'instruction à exécuter.

#### Part II

# Implémentation

Les différentes parties du projet (assembleur, gui, horloge, processeur et simulateur) sont classées dans des dossiers différents sur le github. Les README donnent une description ainsi que la manière de les utiliser.

#### 1 Processeur

Le processeur en Python. On utilise le compilateur Carotte au lieu de Minijazz.

Un arbre de demux met le write enable du registre de destination à 1 et les write enable de tous les autres registres à 0.

Un arbre de multiplexers renvoie les valeurs correspondant à ra et rb.

Une série de flags est calculée dans l'alu et ensuite reliée au program\_counter pour gérer les sauts conditionnels. Pour avoir un circuit moins long, nous avons pris le parti de considérer les opérations move et limm (charge une immédiate dans un registre) comme des addition. Pour cela on met dans la netlist ra à 0 et les deux opérations sont traitées comme des additions normales. Les opérations sur les valeurs immédiates sont traitées comme des opérations normales sauf qu'on a échangé la valeur de rb avec la valeur immédiate.

#### 2 Simulateur de netlist

On a écrit un compilateur netlist vers C++ pour des questions d'optimisation.

Le simulateur gère toutes les opérations du langage netlist, une RAM, une ROM, et des registres.

On procède en deux passes : une pour simuler toutes les équations sauf l'écriture dans la RAM, et une deuxième pour écrire dans la RAM et mettre à jour les registres. En effet ceux-ci sont gérés grâce à deux variables pour chaque variable à stocker, une pour le cycle en cours et une une pour le cycle précédent.

Toutes les variables sont stockées sous forme de bitsets.

La ROM est lue dans un fichier rom sous forme d'une ligne par mots, les lignes étant séparées par des retours à la ligne.

# 3 Horloge

Elle gère les secondes, les minutes, les heures, les jours, les mois et les années.

Deux versions sont proposées : une en temps réel, et une le plus vite possible.

Pour ce qui est de la version en temps réel, nous avons d'abord essayé de diviser la fréquence au niveau du processeur, mais toutes les opérations voyaient leur temps multiplié, y-compris les changements de jours par exemple. Nous avons donc décidé d'implémenter une instruction wait au niveau de l'assembleur.

# 4 Interface graphique

Elle est codée en python avec PySide.

## 5 Utilisation

Voir les README de chaque dossier.

## References

 $[R\'{e}\'{f}\'{e}rence\ RISC-V]\ The\ RISC-V\ Instruction\ Set\ Manual,\ Andrew\ Waterman,\ Krste\ Asanovic\ (https://riscv.org/wp-content/uploads/2019/12/riscv-spec-20191213.pdf)$ 

[Sujet du projet] https://github.com/hbens/sysnum-2021