Projet: Microprocesseur

Joseph Amigo, Alexandre Duplessis, François Ollivier $24~{\rm janvier}~2021$

Part I ISA

(L'ISA est inspirée de l'architecture RISC-V.)

1 Set d'opérations (assembleur)

26 opérations implémentées.

1.1 Opérations arithmétiques et logiques

Keyword	Nom	$\mathrm{Op_code}$	Détail	IC	\overline{Rq}
add	$\operatorname{Addition}$	0000000000	rd = ra + rb	Rdba	
sub	Soustraction	0000000001	rd = ra - rb	Rdba	
prod	$\operatorname{Produit}$	0000000010	$\mathrm{rd}=\mathrm{ra}\; ^{*}\; \mathrm{rb}$	Rdba	NI
div	Division	0000000011	$\mathrm{rd}=\mathrm{ra}\;//\;\mathrm{rb}$	Rdba	NI
xor	XOR	000000100	rd = ra XOR rb	Rdba	
or	OR	0000000101	$\mathrm{rd}=\mathrm{ra}\;\mathrm{OR}\;\mathrm{rb}$	Rdba	
and	AND	0000000110	$\mathrm{rd}=\mathrm{ra}\;\mathrm{AND}\;\mathrm{rb}$	Rdba	
$_{ m sll}$	Shift Left	0000001000	$\mathrm{rd}=\mathrm{ra}<<\mathrm{rb}$	Rdba	
srl	Shift Rigth	0000001001	rd = ra >> rb	Rdba	
addi	Addition imm	0000010000	rd = ra + imm	Rdai	
subi	Soustraction imm	0000010001	$\mathrm{rd}=\mathrm{ra}$ - imm	Rdai	
xori	XOR imm	0000010100	rd = ra XOR imm	Rdai	
ori	OR imm	0000010101	$\mathrm{rd}=\mathrm{ra}\;\mathrm{OR}\;\mathrm{imm}$	Rdai	
andi	AND imm	0000010110	rd = ra AND imm	Rdai	
$_{ m slli}$	Shift Left imm	0000011000	$\mathrm{rd}=\mathrm{ra}<<\mathrm{imm}$	Rdai	
${ m srli}$	Shift Right imm	0000011001	rd = ra >> imm	Rdai	
not	NOT	0000000111	rd = NOT ra	Rda	

^{*}IC = Instruction Code

^{*}NI = Non Implémenté

1.2 Opérations sur la mémoire

Keyword	Nom	$\operatorname{Op_code}$	Détail	IC	Rq
load	Load	0001000000	rd = RAM[ra]	Rda	NI
$_{ m limm}$	Load imm	0000110000	$\mathrm{rd}=\mathrm{imm}$	Rdi	
store	Store	0001000001	RAM[imm] = ra	Rai	NI
move	Move	0000100000	rd = rb	Rdb	

1.3 Opérations de branchement

Keyword	Nom	$\mathrm{Op_code}$	Détail	IC	Rq
beq	${ m Branch} ==$	0100000001	if (ra == rb) : PC = imm	Rbai	
bne	$Branch \mathrel{!}=$	0110000001	$if (ra \neq rb) : PC = imm$	Rbai	
blt	${ m Branch} <$	1000000001	if (ra > rb) : PC = imm	Rbai	
$_{ m bge}$	$Branch \leq$	1010000001	$if (ra \geqslant rb) : PC = imm$	Rbai	
$\overline{\mathrm{jump}}$	$_{ m Jump}$	0010000000	PC = imm	Ri	

^{*}PC = Program Counter

2 Set d'instructions

Les instructions sont codées sur 38 bits.

37	28	27	24	23	20	19	16	15	i	0	Code	Exemple
op_coc	le	r	d	rb		1	ra		NU		Rdba	Add
op_coo	le	N	U	rb		1	ra		imm		Rbai	Branch
op_coo	le	r	d	NU		N	lU		$_{ m imm}$		Rdi	Load imm
op_coc	le	N	U	NU		1	ra		$_{ m imm}$		Rai	Store
op_coc	le	r	d	rb		N	IU		NU		Rdb	Move
op_coc	le	r	d	NU		1	ra		imm		Rdai	Add imm
op_coo	le	N	U	NU		N	lU		$_{ m imm}$		Ri	Jump

^{*}NU = Non Utilisé

3 Architecture

3.1 Registres

Choix : 16 registres de 16 bits + 1 registre réservé au PC. \rightarrow adresse se code sur 4 bits

3.2 RAM

On n'utilise qu'une seule RAM, et les entiers sont codés sur 16 bits. On n'accepte qu'un accès par cycle.

^{*}imm = immediate value

3.3 ROM

La ROM stocke les instructions. L'utilisateur n'y a pas accès (on a déjà un accès par cycle par le processeur). Le PC donne l'adresse de l'instruction à exécuter.

Part II

Implémentation

1 Processeur

Le processeur en Python. On utilise le compilateur Carotte au lieu de Minijazz.

2 Simulateur de netlist

On a écrit un compilateur netlist vers C++ pour des questions d'optimisation.

Le simulateur gère toutes les opérations du langage netlist, le nombre de RAM désiré, une ROM, et des registres. On procède en deux passes : une pour simuler toutes les équations sauf l'écriture dans la RAM, et une deuxième pour écrire dans la RAM et mettre à jour les registres. En effet ceux-ci sont gérés grâce à deux variables pour chaque variable à stocker, une pour le cycle en cours et une une pour le cycle précédent.

Toutes les variables sont stockées sous forme de bitsets.

La ROM est lue dans un fichier rom sous forme d'une ligne par mots, les lignes étant séparées par des retours à la ligne.

3 Horloge

Elle gère les secondes, les minutes, les heures, les jours, les mois et les années. (On a fait attention au nombre de jours par mois, ainsi qu'aux années bissextiles.)

4 Interface graphique

Elle est codée en python avec qt.

References

[Référence RISC-V] The RISC-V Instruction Set Manual, Andrew Waterman, Krste Asanovic (https://riscv.org/wp-content/uploads/2019/12/riscv-spec-20191213.pdf)

[Sujet du projet] https://github.com/hbens/sysnum-2021