# PROIECT LABORATOR CIRCUITE INTEGRATE DIGITALE



student: ADRIAN ALEXANDRU BALUSA

SERIA A


GRUP★ 2123


îndrumător: LAURA IOANA MIHĂILĂ

#### **CUPRINS**

Cerințe + specificații proiect pagina 3
Rezolvare pe hârtie paginile 4 și 5
Sursă design + sursă simulare MUX 4:1 pag 6
Sursă design + sursă simulare BISTABIL D - pag 7
Sursă design + sursă simulare INVERSOR - pag 8
Sursă design + sursă simulare AUTOMAT 9-10

- 1. Rezolvarea corectă a temei de proiect pe hârtie
- 2. Circuitul combinational (Verificarea funcționalității circuitului)
- 3. Circuitul secvențial (Verificarea funcționalității circuitului)
- 4. Implementarea finală (Arhitectura se va descrie structural) (Verificarea funcționalității automatului)
- 5. Aspect documentație (foi de capăt, pagini numerotate etc.)
- I. Întrebările legate de proiect se pot pune numai la sfârșitul orei de laborator
- II. Simulările trebuie să scoată în evidență funcționalitatea circuitului conform tabelului de adevăr
- III. Documentația este un document PDF care va conține cerințele de mai sus, cât și rezolvarea pe hârtie a automatului, capturi de ecran la sursele de proiectare, sursele de simulare, rezultatele simulărilor și explicații
- IV. Se va realiza o arhivă cu proiectul final din Vivado
- V. Documentul PDF și arhiva cu proiectul final se vor trimite pe Teams profesorului de laborator până la data de 10.01.2023ora 23:59 (Nerespectarea termenului limită duce la scăderea punctajului cu 2p)
- VI. Proiectul trebuie susținut personal, iar răspunsurile la întrebări vor influența nota finală





# Sursa de design pentru Mux 4:1 si sursa de simulare a acestuia


```
entity mux4 is
                                                                                             process
                                                                                                                                                 i0 <= '1';
    Port ( i0 : in STD LOGIC;
                                                 entity m4_sim is
                                                                                             begin
                                                                                                                                                 i1 <= '1';
                                                  -- Port ();
          il : in STD LOGIC;
                                                                                                                                                 i2 <= '1';
          i2 : in STD LOGIC;
                                                 end m4_sim;
                                                                                                 i0 <= '0';
                                                                                                                                                 i3 <= '1';
          i3 : in STD LOGIC;
                                                                                                 il <= '0';
                                                                                                                                                 a2 <= '1';
           a2 : in STD LOGIC;
                                                 architecture Behavioral of m4_sim is
                                                                                                 i2 <= '0';
                                                                                                                                                 al <= '1';
          al : in STD LOGIC;
                                                                                                 i3 <= '0';
                                                     signal i0: std logic;
                                                                                                                                                 wait for 10 ns;
                                                                                                 a2 <= '0';
           y : out STD LOGIC);
                                                     signal il: std logic;
end mux4:
                                                                                                 al <= '0';
                                                    signal i2: std logic;
                                                                                                                                                 i0 <= '1';
                                                                                                 wait for 10 ns;
                                                                                                                                                 i1 <= '0';
                                                    signal i3: std logic;
architecture Behavioral of mux4 is
                                                                                                                                                 i2 <= '1':
                                                     signal a2: std logic;
                                                                                                 i0 <= '1';
                                                                                                                                                 i3 <= '0';
                                                     signal al: std logic;
signal adr : std logic vector(1 downto 0);
                                                                                                 il <= '0';
                                                                                                                                                 a2 <= '1';
                                                     signal y: std logic;
                                                                                                 i2 <= '0';
                                                                                                                                                 al <= '0';
                                                begin
                                                                                                 i3 <= '1';
                                                                                                                                                 wait for 10 ns;
begin
                                                                                                 a2 <= '0';
                                                     dut: entity work.mux4
adr <= a2 & a1;
                                                                                                 al <= '1';
                                                                                                                                                 i0 <= '1';
                                                         port map (
                                                                                                                                                 il <= '1';
                                                                                                 wait for 10 ns;
                                                             i0 => i0,
                                                                                                                                                 i2 <= '0';
  with adr select
                                                             il => il,
                                                                                                                                                 i3 <= '1';
   y <= i0 when "00",
                                                                                                 i0 <= '1':
                                                             i2 => i2,
                                                                                                                                                 a2 <= '0';
        il when "01",
                                                                                                 il <= '1';
                                                                                                                                                 al <= '1';
                                                             i3 => i3.
                                                                                                 i2 <= '0';
        i2 when "10",
                                                                                                                                                 wait for 10 ns;
                                                             a2 \Rightarrow a2,
        i3 when "11",
                                                                                                 i3 <= '1';
        i0 when others;
                                                             al => al,
                                                                                                 a2 <= '1';
                                                                                                                                             end process:
                                                             y => y
                                                                                                 al <= '0';
end Behavioral;
                                                                                                 wait for 10 ns;
                                                                                                                                          end Behavioral;
```




# Sursa de design si sursa de simulare pentru bistabilul D

```
entity bistD is
   Port ( clk : in STD LOGIC;
          d : in STD_LOGIC;
          r : in STD LOGIC;
          q : out STD LOGIC := '0';
          qneg : out STD LOGIC := '1');
end bistD:
architecture Behavioral of bistD is
signal gaux: std logic;
begin
q <= qaux;
qneg <= not qaux;
process(r, clk)
begin
   if r = '0' then
       gaux <= '0';
    elsif falling edge (clk) then
       qaux <= d;
   else
       qaux <= qaux;
   end if;
end process;
end Behavioral;
```


```
entity d sim is
                                  stim: process
-- Port ();
                                      begin
end d_sim;
architecture Behavioral of d_sim is
                                            r <= '0';
signal d: std logic;
                                            wait for 10 ns;
   signal clk: std logic;
   signal r: std logic;
                                            r <= '1';
   signal q: std logic;
                                            wait for 10 ns;
   signal qneg: std logic;
begin
                                            d <= '0';
                                           wait for 10 ns;
T: entity work.bistD port map (
                                           d <= '1';
          d \Rightarrow d.
          clk => clk,
                                            wait for 10 ns;
          r => r,
                                            d <= '0':
          q => q,
          qneg => qneg
                                            wait for 10 ns;
                                            d <= '1':
                                            wait for 10 ns;
clk gen: process
   begin
      clk <= '0';
                                      end process;
       wait for 5 ns:
       clk <= '1';
       wait for 5 ns;
                                end Behavioral:
   end process;
```






# Sursa de design și sursa de simulare a inversorului

```
entity inv_sim is
end inv_sim;
architecture Behavioral of inv sim is
signal a : std logic;
    signal y : std logic;
begin
    uut: entity work.inversor
      port map (
           a => a,
           у => у);
    stim_proc: process
    begin
        a <= '0';
       wait for 2 ns;
        a <= '1';
       wait for 2 ns;
        a <= '0';
       wait for 2 ns;
        a <= '1';
       wait for 2 ns;
        a <= '0';
        wait for 2 ns;
        a <= '1';
        wait for 2 ns;
        a <= '0';
       wait for 2 ns;
    end process;
end Behavioral;
```





## Sursa de design pentru automat și sursa de simulare a acestuia

```
entity test automat is
entity automat is
                                                                                    -- Port ();
    Port ( clk : in STD LOGIC;
                                                                                    end test automat;
            r : in STD LOGIC;
            q : out STD LOGIC VECTOR (2 downto 0));
                                                                                    architecture Behavioral of test_automat is
end automat:
                                                                                    component automat is
architecture Behavioral of automat is
                                                                                        Port ( clk : in STD LOGIC;
                                                                                               r : in STD LOGIC;
component mux4 is
                                                                                               q : out STD_LOGIC_VECTOR (2 downto 0));
    Port ( i0 : in STD LOGIC;
                                                                                    end component automat;
           il : in STD LOGIC;
            i2 : in STD LOGIC;
                                                                                    signal clk, r:std logic;
            i3 : in STD LOGIC;
                                                                                    signal q:std logic vector(2 downto 0);
            al : in STD LOGIC;
            a2 : in STD LOGIC;
            y : out STD LOGIC);
                                                                                    begin
end component mux4;
                                                                                    UT:automat port map(clk, r, q);
component bistD is
                                                                                    process
    Port ( clk : in STD LOGIC;
                                                                                    begin
            d : in STD LOGIC;
                                                                                    clk<= '0'; wait for 1.2 ns;
            r : in STD LOGIC;
                                                                                    clk<= '1'; wait for 1.2 ns;
            q : out STD LOGIC;
            qneg : out STD LOGIC);
                                                                                    end process;
end component bistD;
                                                                                    r <= '0' after 0 ns, '1' after 2.2 ns;
component inversor is
    Port ( a : in STD LOGIC;
                                                                                    end Behavioral;
           y : out STD LOGIC);
end component inversor;
signal net1, net2, net3, netA:std logic;
signal qint:std logic vector(2 downto 0);
begin
q <= qint;
B2: bistD port map(clk => clk, d =>netl, r => r, q => qint(2));
B1: bistD port map(clk => clk, d =>net2, r => r, q => qint(1));
B0: bistD port map(clk => clk, d =>net3, r => r, q => qint(0));
M1: mux4 port map(i0=>'1', i1=>'1', i2=>qint(0), i3=>'0', a2=>qint(2), a1=>qint(1), y=>netl);
M2: mux4 port map(i0=>netA, i1=>'0', i2=>qint(0), i3=>netA, a2=>qint(2), a1=>qint(1), y=>net2);
M3: mux4 port map(i0=>'0', i1=>qint(0), i2=>qint(0), i3=>'1', a2=>qint(2), a1=>qint(1), y=>net3);
Il: inversor port map ( a => qint(0), y => netA);
end Behavioral;
```

