

**INTEGRASI SISTEM AKSELERATOR CNN BERBASIS
KOMPUTASI FIXED-POINT 16-BIT PADA BOARD FPGA**

SKRIPSI



Disusun oleh:
ALEX CINATRA HUTASOIT
22/505820/TK/55377

**JURUSAN TEKNIK ELEKTRO DAN TEKNOLOGI INFORMASI
FAKULTAS TEKNIK UNIVERSITAS GADJAH MADA
YOGYAKARTA**

2026

HALAMAN PENGESAHAN

INTEGRASI SISTEM AKSELERATOR CNN BERBASIS KOMPUTASI FIXED-POINT 16-BIT PADA BOARD FPGA

SKRIPSI

Diajukan Sebagai Salah Satu Syarat untuk Memperoleh
Gelar Sarjana Teknik Program S-1
Pada Jurusan Teknik Elektro dan Teknologi Informasi Fakultas Teknik
Universitas Gadjah Mada

Disusun oleh:

Alex Cinatra Hutasoit
22/505820/TK/55377

Telah disetujui dan disahkan
pada tanggal 15 Juni 2026

Dosen Pembimbing I

Dosen Pembimbing II

Igi Ardiyanto, S.T., M.Eng.
NIP. 1987 0109 2020 12 1 005

Agus Bejo, S.T., M.Eng.
NIP. 1980 0101 2015 04 1 002

HALAMAN PERSEMBAHAN

*Untuk Ibu, Bapak,
dan Adik-adikku tercinta.*

KATA PENGANTAR

Assalamu'alaikum Wr. Wb.

Puji dan syukur ke hadirat Allah Yang Mahakuasa atas berkat dan karunia Roh Kudus sehingga tugas akhir ini dapat terselesaikan dengan baik. Penulis mengucapkan terima kasih atas arahan, bantuan, dukungan, dan doa yang telah diberikan oleh berbagai pihak. Pada kesempatan ini penulis mengucapkan terima kasih sedalam-dalamnya kepada pihak-pihak, di antaranya:

1. Bapak Prof. Ir. Hanung Adi Nugroho, S.T., M.Eng., Ph.D., IPM., SMIEEE., selaku Ketua Jurusan Teknik Elektro dan Teknologi Informasi Fakultas Teknik Universitas Gadjah Mada,
2. Bapak Dr.Eng. Ir. Igi Ardiyanto, S.T., M.Eng., IPM., ASEAN Eng., SMIEEE., selaku dosen pembimbing pertama yang telah memberikan banyak bantuan, bimbingan, serta arahan dalam Tugas Akhir ini,
3. Bapak Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM., selaku dosen pembimbing kedua yang juga telah memberikan banyak bantuan, bimbingan, serta arahan dalam Tugas Akhir dan kegiatan-kegiatan yang lain,
4. Bapak Widyawan, S.T., M.Sc., Ph.D., selaku dosen pembimbing akademik yang telah memberikan pendampingan dan arahan selama masa perkuliahan,
5. Seluruh Dosen di Jurusan Teknik Elektro dan Teknologi Informasi FT UGM, yang tidak bisa disebutkan satu-satu, atas ilmu dan bimbingannya selama penulis berkuliah di JTETI,

Akhir kata penulis berharap semoga skripsi ini dapat memberikan manfaat dalam bidang teknologi informasi untuk penelitian selanjutnya di masa mendatang.

Wassalamu'alaikum Wr. Wb.

Yogyakarta, 15 Juni 2026

Alex Cinatra Hutasoit

DAFTAR ISI

HALAMAN PENGESAHAN	iii
HALAMAN PERSEMBAHAN	iii
KATA PENGANTAR	iv
DAFTAR ISI	vi
DAFTAR TABEL	vii
DAFTAR GAMBAR	viii
DAFTAR SINGKATAN	ix
Intisari	xii
<i>Abstract</i>	xiii
I LATAR BELAKANG	1
1.1 Latar Belakang Masalah	1
1.2 Rumusan Masalah	2
1.3 Tujuan Penelitian	2
1.4 Batasan Masalah	2
1.5 Manfaat Penelitian	3
1.6 Sistematika Penulisan	3
II TINJAUAN PUSTAKA DAN DASAR TEORI	4
2.1 Tinjauan Pustaka	4
2.2 Landasan Teori	5
2.2.1 Dasar Teori	6
2.2.2 Analisis Perbandingan Metode	6
III METODOLOGI PENELITIAN	7
3.1 Alat dan Bahan	7
3.1.1 Perangkat Keras	7
3.1.2 Perangkat Lunak	7

3.2	Alur Penelitian	8
3.3	Tahapan Pelaksanaan	8
3.4	Jadwal Kegiatan	8
IV	HASIL DAN PEMBAHASAN	10
4.1	Subbab 1	10
4.2	Subbab 2	10
4.2.1	Subsubbab 2 1	10
4.2.2	Subsubbab 2 2	11
4.3	Subab 3	11
V	KESIMPULAN DAN SARAN	12
5.1	Kesimpulan	12
5.2	Saran	12
	DAFTAR PUSTAKA	14

DAFTAR TABEL

Tabel 3.1	Jadwal Penelitian.	9
-----------	----------------------------	---

DAFTAR GAMBAR

DAFTAR SINGKATAN

A

AXI Advanced eXtensible Interface

B

BD Block Design

BRAM Block Random Access Memory

BUFG Global Clock Buffer

C

CLK Clock

CNN Convolutional Neural Network

CONV Convolution

CPU Central Processing Unit

CSV Comma-Separated Values

D

DRC Design Rule Check

DSP Digital Signal Processing

DDR Double Data Rate

F

FF Flip Flop

FIFO First In First Out

FWFT First Word Fall Through

FPGA Field Programmable Gate Array

FPS Frame Per Second

G

GPIO General-Purpose Input/Output

GPU Graphics Processing Unit

H

HDL Hardware Descriptive Language

I

I/O Input Output

I2C Inter-Integrated Circuit

IOB Input/Output Block

J

JSON Javascript Object Notation

L

LUT Look-Up Table

M

MIG Memory Interface Generator

MNIST Modified National Institute of Standards and Technology

MUX Multiplexer

N

NPZ NumPy Compressed Archive

S

SCCB Serial Camera Control Bus

SOC System On Chip

SPI Serial Peripheral Interface

T

TNS Total Negative Slack

THS Total Hold Slack

U

UART Universal Asynchronous Receiver-Transmitter

UI User Interface

URAM Ultra Random Access Memory

W

WNS Worst Negative Slack

WHS Worst Hold Slack

WPWS Worst Pulse Width Slack

Intisari

Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum.

Sed ut perspiciatis unde omnis iste natus error sit voluptatem accusantium doloremque laudantium, totam rem aperiam, eaque ipsa quae ab illo inventore veritatis et quasi architecto beatae vitae dicta sunt explicabo. Nemo enim ipsam voluptatem quia voluptas sit aspernatur aut odit aut fugit, sed quia consequuntur magni dolores eos qui ratione voluptatem sequi nesciunt.

Kata kunci : *CNN, ARTY 7, OV7670, Serial, Komputasi Pararel.*

Abstract

Lorem ipsum dolor sit amet, consectetur adipiscing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum.

Sed ut perspiciatis unde omnis iste natus error sit voluptatem accusantium doloremque laudantium, totam rem aperiam, eaque ipsa quae ab illo inventore veritatis et quasi architecto beatae vitae dicta sunt explicabo. Nemo enim ipsam voluptatem quia voluptas sit aspernatur aut odit aut fugit, sed quia consequuntur magni dolores eos qui ratione voluptatem sequi nesciunt.

Keywords : CNN, ARTY 7, OV7670, Serial, Pararel Computation.

BAB I

LATAR BELAKANG

1.1 Latar Belakang Masalah

Kemampuan CNN dalam melakukan ekstraksi fitur hirarkis pada spatial data matriks menjadikannya sebagai salah satu metode yang paling banyak digunakan dalam proses pengolahan citra dan visi. Proses ekstraksi fitur pada data gambar berskala besar dilakukan oleh secara otomatis dan menjadikan CNN sebagai fondasi utama dalam implementasi pengolahan citra dan visi untuk pengenalan pola, objek hingga karakter [1, 2]. Keunggulan ini mendorong adopsi dan implementasi di berbagai bidang terutama sistem tertanam. Saat ini implementasi CNN banyak dilakukan di GPU dan CPU. Konsumsi daya pada GPU sangat besar dan boros baik pada saat proses pelatihan model maupun pada saat mode inferensial[3, 4]. Hal ini terjadi terutama pada GPU, karena overhead komunikasi data bus pada batch berukuran kecil sehingga penggunaan daya sangat tidak efisien.

Keterbatasan implementasi CNN pada CPU dan GPU menjadi semakin penting ketika CNN diterapkan pada sistem tertanam yang membutuhkan pemrosesan citra secara langsung, cepat, dan hemat daya[5]. Pada aplikasi seperti kamera cerdas, robotika, dan kendaraan otonom, data visual diperoleh secara terus-menerus dari sensor sehingga proses komputasi tidak cukup hanya akurat, tetapi juga harus memiliki latensi rendah. Oleh karena itu, pendekatan *edge computation* dan *embedded vision* menjadi salah satu solusi karena proses inferensi dapat dilakukan lebih dekat dengan sumber data.

Salah satu alternatif perangkat keras yang dapat digunakan untuk mempercepat komputasi CNN adalah FPGA. FPGA memiliki keunggulan karena arsitektur perangkat kerasnya dapat dikonfigurasi sesuai kebutuhan algoritma. Berbeda dengan CPU dan GPU yang menggunakan arsitektur komputasi umum, FPGA memungkinkan perancang untuk membangun jalur data khusus, menerapkan paralelisme pada tingkat operasi, serta menggunakan teknik *pipeline* untuk meningkatkan *throughput*. Karakteristik ini sesuai dengan operasi CNN yang bersifat berulang, terstruktur, dan memiliki pola komputasi yang dapat dipetakan ke dalam perangkat keras pola [6, 7].

Penelitian ini berfokus pada perancangan dan implementasi akselerator CNN berbasis FPGA dengan komputasi *fixed-point* yang berjalan dengan daya rendah. Ak-

selerator dirancang untuk menjalankan proses inferensi CNN secara perangkat keras dengan memanfaatkan paralelisme, *pipeline*, dan optimasi representasi data. Selain itu, penelitian ini juga membahas integrasi sistem dengan perangkat kamera dan jalur tampilan citra, sehingga sistem tidak hanya diuji sebagai modul komputasi terpisah, tetapi juga sebagai bagian dari sistem *embedded vision* yang menerima data visual dari lingkungan nyata.

1.2 Rumusan Masalah

Implementasi CNN pada CPU dan GPU masih membutuhkan *resource* komputasi yang besar, terutama dari sisi konsumsi daya dan efisiensi inferensi pada sistem tertanam. Upaya untuk menekan konsumsi daya pada perangkat komputasi umum sering kali berdampak pada penurunan performa sehingga latensi inferensi menjadi lebih besar. Sedangkan kebutuhan akan sistem yang efisien secara daya dan instan semakin dibutuhkan.

1.3 Tujuan Penelitian

Tujuan penelitian ini adalah untuk menunjukkan potensi FPGA sebagai platform ideal disamping CPU dan GPU pada implementasi CNN sampai ketahap *Deployment*.

1.4 Batasan Masalah

Batasan masalah pada penelitian ini adalah:

1. Pada penelitian ini *board* FPGA yang digunakan adalah ARTY 7 100T.
2. Kamera yang digunakan adalah OV7670.
3. Streaming video dilakukan lewat VGA, dengan modul VGA PMOD Digilent.
4. Keterbatasan *resource* pada FPGA memungkinkan penelitian menggunakan model yang tidak terlalu besar.
5. *Dataset* yang digunakan adalah *Dataset* MNIST, dengan ukuran 28x28 *pixel channel* 1.
6. *Training* model dilakukan di CPU python.

1.5 Manfaat Penelitian

Penelitian ini diharapkan dapat memberikan kontribusi dalam pengembangan implementasi CNN pada perangkat FPGA, khususnya pada penggunaan komputasi *fixed-point*, pemetaan paralelisme operasi konvolusi, dan penerapan *pipeline* untuk mempercepat proses inferensi. Selain itu, penelitian ini dapat menjadi referensi dalam memahami proses perancangan akselerator CNN berbasis perangkat keras untuk aplikasi *embedded vision*.

1.6 Sistematika Penulisan

BAB I : PENDAHULUAN

Pada bab ini dijelaskan latar belakang, rumusan masalah, batasan, tujuan, manfaat, dan sistematika penulisan.

BAB II : TINJAUAN PUSTAKA DAN LANDASAN TEORI

Pada bab ini dijelaskan teori-teori dan penelitian terdahulu yang digunakan sebagai acuan dan dasar dalam penelitian.

BAB III : METODOLOGI PENELITIAN

Pada bab ini dijelaskan metode yang digunakan dalam penelitian meliputi langkah kerja, pertanyaan penelitian, alat dan bahan, serta tahapan dan alur penelitian.

BAB IV : HASIL DAN PEMBAHASAN

Pada bab ini dijelaskan hasil penelitian dan pembahasannya.

BAB V : KESIMPULAN DAN SARAN

Pada bab ini ditulis kesimpulan akhir dari penelitian dan saran untuk pengembangan penelitian selanjutnya.

BAB II

TINJAUAN PUSTAKA DAN DASAR TEORI

2.1 Tinjauan Pustaka

Berdasarkan penelitian yang dilakukan oleh Solovyev et al. implementasi CNN pada FPGA untuk realtime processing dapat dilakukan dengan melakukan konversi *floating-point* menjadi *fixed-point* supaya lebih cocok dijalankan dalam skala hardware [8]. Penelitian ini menggunakan data MNIST dalam melakukan pelatihan model. Selama proses pelatihan model dilakukan augmentasi data berupa rotasi acak 10 derajat, inversi warna dan *noise* acak dari 0% sampai 10%. Hasil pelatihan parameter model memory disimpan sebagai blok memori. Hasil akurasi yang diimplementasikan pada model dengan parameter yang sudah di kuantisasi memiliki hasil akurasi yang sama seperti akurasi model yang diimplementasikan sebelum di kuantisasi.

Sedangkan pada penelitian yang dilakukan oleh Qiu et al. implementasi CNN pada FPGA dilakukan kuantisasi 4-bit dan 8-bit mengalami penurunan akurasi sebesar 0.4% pada model VGG16[9]. Sedangkan pada implementasi model *VGG16-SVD* yang menghasilkan akurasi sebesar 86.66% dengan mengkuantisasi parameter 16-bit. Penelitian ini melakukan prediksi pada data citra dari *image net*.

Implementasi CNN dilakukan pada arsitektur model *AlexNet*, *ResNet-50*, *ResNet-152*, *RetinaNet* dan *Light-weight RetinaNet* pada FPGA memakan waktu dalam skala milisekon. Penelitian ini dilakukan oleh Dua et al. dengan menggunakan resource DSP secara penuh pada board FPGA [10]. Hasil penelitian ini juga menunjukkan bahwa *convolver* bersifat *compute centric* sedangkan *neural network* bersifat *memory centric*. Hal ini membuat proses konvolusi memerlukan DSP yang lebih banyak dibandingkan dengan *neural network*. Sedangkan *neural network* lebih banyak menggunakan BRAM yang lebih banyak.

Integrasi FPGA untuk melakukan *stream* dalam penelitian yang dilakukan oleh Navaneethan et al. [11] menggunakan VGA dan kamera *OV7670* pada board *Spartan-6* dan *ARTIX-7*. Proses video *stream* dengan menggunakan *Xilinx Vivado* dan *verilog* dengan menggunakan 530 *slice registers*. Selain itu pada penelitian Solovyev et al. juga melakukan kamera yang sama dalam melakukan prediksi inferensi pada board FPGA *DEO Nano* [8]. Kedua penelitian ini melakukan *frame buffer* pada

DDR board FPGA sebelum ditampilkan ke layar. Alasan utama hal penggunaan DDR ini adalah ukuran *frame* tidak bisa disimpan pada BRAM board FPGA terutama jika mengintegrasikan CNN.

Penggunaan AXI pada penelitian yang dilakukan oleh Aqueel et al. digunakan untuk melakukan akses menulis dan membaca memory DDR3 lewat MIG [12]. AXI yang digunakan adalah AXI yang mendukung transaksi *burst* data. AXI dan MIG berjalan pada sistem clock yang sama. Sistem dapat berjalan setelah MIG dapat terkalibrasi. AXI bertindak sebagai *master* terhadap MIG sebagai *slave*.

Konfigurasi kamera dilakukan melalui *Serial Camera Control Bus* atau SCCB, yaitu antarmuka komunikasi yang digunakan untuk mengatur parameter internal kamera seperti format keluaran citra, resolusi, pengaturan warna, serta mode operasi sensor [13]. Selain jalur konfigurasi, proses pembacaan data citra dari OV7670 dilakukan melalui sinyal *pixel clock*, data paralel, serta sinyal sinkronisasi seperti *HREF* dan *VSYNC*. Sinyal *HREF* digunakan untuk menandai bahwa data piksel pada satu baris sedang valid, sedangkan sinyal *VSYNC* digunakan sebagai penanda pergantian *frame*.

Tampilan VGA dibentuk melalui pengiriman data warna RGB yang disinkronkan dengan sinyal *horizontal sync* dan *vertical sync*. Sinyal *horizontal sync* berfungsi mengatur perpindahan baris tampilan, sedangkan *vertical sync* berfungsi mengatur perpindahan antar-*frame* pada layar [14]. Dalam implementasi FPGA, modul *VGA controller* perlu menghasilkan *timing* yang sesuai dengan resolusi tampilan yang digunakan, kemudian membaca data piksel dari *frame buffer* untuk dikirimkan ke monitor.

2.2 Landasan Teori

Ne per tota mollis suscipit. Ullum labitur vim ut, ea dicit eleifend dissentias sit. Duis praesent expetenda ne sed. Sit et labitur albucius elaboraret. Ceteros efficientur mei ad. Hendrerit vulputate democritum est at, quem veniam ne has, mea te malis ignota volumus.

Eros reprimique vim no. Alii legendos volutpat in sed, sit enim nemore labores no. No odio decore causae has. Vim te falli libris neglegentur, eam in tempor delectus dignissim, nam hinc dictas an.

Pro omnium incorrupte ea. Elitr eirmod ei qui, ex partem causae disputationi nec. Amet dicant no vis, eum modo omnes quaeque ad, antiopam evertitur repreh-

dunt pro ut. Nulla inermis est ne. Choro insolens mel ne, eos labitur nusquam eu, nec deserunt reformidans ut. His etiam copiosae principes te, sit brute atqui definiebas id.

2.2.1 Dasar Teori

Pro omnium incorrupte ea. Elitr eirmod ei qui, ex partem causae disputationi nec. Amet dicant no vis, eum modo omnes quaeque ad, antiopam evertitur reprehendunt pro ut. Nulla inermis est ne. Choro insolens mel ne, eos labitur nusquam eu, nec deserunt reformidans ut. His etiam copiosae principes te, sit brute atqui definiebas id.

2.2.2 Analisis Perbandingan Metode

Pro omnium incorrupte ea. Elitr eirmod ei qui, ex partem causae disputationi nec. Amet dicant no vis, eum modo omnes quaeque ad, antiopam evertitur reprehendunt pro ut. Nulla inermis est ne. Choro insolens mel ne, eos labitur nusquam eu, nec deserunt reformidans ut. His etiam copiosae principes te, sit brute atqui definiebas id.

BAB III

METODOLOGI PENELITIAN

3.1 Alat dan Bahan

Alat dan bahan yang digunakan pada penelitian ini terbagi atas perangkat keras dan perangkat lunak yang akan dijelaskan seperti berikut.

3.1.1 Perangkat Keras

Pro omnium incorrupte ea. Elitr eirmod ei qui, ex partem causae disputationi nec. Amet dicant no vis, eum modo omnes quaeque ad, antiopam evertitur reprehendunt pro ut. Nulla inermis est ne. Choro insolens mel ne, eos labitur nusquam eu, nec deserunt reformidans ut. His etiam copiosae principes te, sit brute atqui definiebas id.

- a. Kit pancar-rima IQRF TR-53B (3 unit),
- b. Kit pengunduh program CK-USB-04 (1 unit),
- c. Kit pengembangan DK-EVAL-03 (2 unit),
- d. Kit pengembangan CK-EVAL-04 (1 unit),
- e. *XBee 802.15.4 Radios (Series 1)* (3 unit),
- f. *XBee Explorer USB Board* (1 unit),
- g. *2 channel Relay Shield For Arduino (With XBee/BTBee interface)* (2 unit),
- h. Arduino Uno (2 unit),
- i. TP-LINK MR3020 (1 unit),
- j. Kabel USB ke Serial Prolific (1 unit).

3.1.2 Perangkat Lunak

Pro omnium incorrupte ea. Elitr eirmod ei qui, ex partem causae disputationi nec. Amet dicant no vis, eum modo omnes quaeque ad, antiopam evertitur reprehendunt pro ut. Nulla inermis est ne. Choro insolens mel ne, eos labitur nusquam eu, nec deserunt reformidans ut. His etiam copiosae principes te, sit brute atqui definiebas id.

- a. Arduino for Mac OS X,
- b. CoolTerm,
- c. Driver FTDI for Mac OS X,

- d. PHP, MySQL, dan uHTTpd,
- e. Python dan pustaka PySerial,
- f. IQRf IDE v 2.08 for TR-53B,
- g. SSHFS,
- h. Sublime Text 3.

3.2 Alur Penelitian

Consul graeco signiferumque qui id, usu eu summo dicunt voluptatum, nec ne simul perpetua posidonium. Eos ea saepe prodesset signiferumque. No dolore possit est. Mei no justo intellegebat definitiones, vis ferri lorem eripuit ad. Solum tritani scribentur duo ei, his an adipisci intellegat.

3.3 Tahapan Pelaksanaan

Consul graeco signiferumque qui id, usu eu summo dicunt voluptatum, nec ne simul perpetua posidonium. Eos ea saepe prodesset signiferumque. No dolore possit est. Mei no justo intellegebat definitiones, vis ferri lorem eripuit ad. Solum tritani scribentur duo ei, his an adipisci intellegat.

3.4 Jadwal Kegiatan

Quo no atqui omnesque intellegat, ne nominavi argumentum quo. Eum ei purto oporteat dissentiet, soleat utamur an sit. Et assum dicam interpretaris quo. Cetero alterum ea vel, no possit alterum utroque nec. His fuisset quaestio ad. Has eu tritani incorrupte consequuntur, esse aliquip nec ne 3.1.

Tabel 3.1: Jadwal Penelitian.

No	Keterangan	Bulan					
		1	2	3	4	5	6
1	Studi literatur						
2	Desain						
3	Pembelian bahan						
4	Pembuatan prototipe						
5	Uji coba dan perbaikan						
6	Penulisan skripsi						

BAB IV

HASIL DAN PEMBAHASAN

4.1 Subbab 1

Habeo perfecto in sea. Ea deleniti gloriatur pri, paulo mediocrem incorrupte sea ei. Ad mollis scripta per. Incorrupte sadipscing ne mel. Mel ex nonumy malorum epicurei.

Ne per tota mollis suscipit. Ullum labitur vim ut, ea dicit eleifend dissentias sit. Duis praesent expetenda ne sed. Sit et labitur albucius elaboraret. Ceteros efficiantur mei ad. Hendrerit vulputate democritum est at, quem veniam ne has, mea te malis ignota volumus.

Eros reprimique vim no. Alii legendos volutpat in sed, sit enim nemore labores no. No odio decore causae has. Vim te falli libris neglegentur, eam in tempor delectus dignissim, nam hinc dictas an.

4.2 Subbab 2

Habeo perfecto in sea. Ea deleniti gloriatur pri, paulo mediocrem incorrupte sea ei. Ad mollis scripta per. Incorrupte sadipscing ne mel. Mel ex nonumy malorum epicurei.

4.2.1 Subsubbab 2 1

Ne per tota mollis suscipit. Ullum labitur vim ut, ea dicit eleifend dissentias sit. Duis praesent expetenda ne sed. Sit et labitur albucius elaboraret. Ceteros efficiantur mei ad. Hendrerit vulputate democritum est at, quem veniam ne has, mea te malis ignota volumus.

```
config mount
    option target          /mnt
    option device          /dev/sda1
    option fstype          ext3
    option options          rw, sync
    option enabled          1
    option enabled_fsck    0
    option is_rootfs        1
```

```
# opkg update  
# opkg install python pyserial
```

4.2.2 Subsubbab 2 2

Consul graeco signiferumque qui id, usu eu summo dicunt voluptatum, nec ne simul perpetua posidonium. Eos ea saepe prodesset signiferumque. No dolore possit est. Mei no justo intellegebat definitiones, vis ferri lorem eripuit ad. Solum tritani scribentur duo ei, his an adipisci intellegat.

4.3 Subab 3

Consul graeco signiferumque qui id, usu eu summo dicunt voluptatum, nec ne simul perpetua posidonium. Eos ea saepe prodesset signiferumque. No dolore possit est. Mei no justo intellegebat definitiones, vis ferri lorem eripuit ad. Solum tritani scribentur duo ei, his an adipisci intellegat.

BAB V

KESIMPULAN DAN SARAN

5.1 Kesimpulan

Berdasarkan hasil analisis dan pengujian fungsional aplikasi ini, didapat kesimpulan sebagai berikut:

1. Lorem ipsum is a pseudo-Latin text used in web design, typography, layout, and printing in place of English to emphasise design elements over content.
2. It's also called placeholder (or filler) text. It's a convenient tool for mock-ups.
3. It helps to outline the visual elements of a document or presentation, eg typography, font, or layout. Lorem ipsum is mostly a part of a Latin text by the classical author and philosopher Cicero.
4. Its words and letters have been changed by addition or removal, so to deliberately render its content nonsensical; it's not genuine, correct, or comprehensible Latin anymore.

5.2 Saran

1. Lorem ipsum is a pseudo-Latin text used in web design, typography, layout, and printing in place of English to emphasise design elements over content.
2. It's also called placeholder (or filler) text. It's a convenient tool for mock-ups.
3. It helps to outline the visual elements of a document or presentation, eg typography, font, or layout. Lorem ipsum is mostly a part of a Latin text by the classical author and philosopher Cicero.
4. Its words and letters have been changed by addition or removal, so to deliberately render its content nonsensical; it's not genuine, correct, or comprehensible Latin anymore.

DAFTAR PUSTAKA

- [1] O. Elharrouss, Y. Akbari, N. Almaadeed, and S. A. Al-Maadeed, “Backbones-review: Feature extraction networks for deep learning and deep reinforcement learning approaches,” *ArXiv*, vol. abs/2206.08016, 2022. [Online]. Available: <https://api.semanticscholar.org/CorpusID:249712263>
- [2] A. Krizhevsky, I. Sutskever, and G. E. Hinton, “Imagenet classification with deep convolutional neural networks,” in *Advances in Neural Information Processing Systems*, F. Pereira, C. Burges, L. Bottou, and K. Weinberger, Eds., vol. 25. Curran Associates, Inc., 2012. [Online]. Available: <https://neurips.cc>
- [3] X. Liao, Y. Li, S. Zhang, X. Wei, and J. Hu, “Predicting gpu training energy consumption in data centers using task metadata via symbolic regression,” *Energies*, vol. 19, no. 2, 2026. [Online]. Available: <https://www.mdpi.com/1996-1073/19/2/448>
- [4] S. Stirenko, Y. Rosenberg, Y. Gordienko, O. Alienin, O. Rokovyi, and N. Alienina, “Batch size influence on performance of graphic and tensor processing units during training and inference phases,” *arXiv preprint arXiv:1812.11731*, pp. 1–9, 2018. [Online]. Available: <https://arxiv.org/abs/1812.11731>
- [5] S. Grigorescu, B. Trasnea, T. Cocias, and G. Macesanu, “A survey of deep learning techniques for autonomous driving,” *Journal of Field Robotics*, vol. 37, no. 3, pp. 362–386, 2020.
- [6] K. Guo, S. Zeng, J. Yu, Y. Wang, and H. Yang, “A survey of fpga-based neural network inference accelerators,” *ACM Transactions on Reconfigurable Technology and Systems*, vol. 12, no. 1, 2019.
- [7] K. Abdelouahab, M. Pelcat, J. Serot, and F. Berry, “Accelerating cnn inference on fpgas: A survey,” *arXiv preprint arXiv:1806.01683*, 2018.
- [8] R. Solovyev, A. Kustov, D. Telpukhov, V. Rukhlov, and A. Kalinin, “Fixed-point convolutional neural network for real-time video processing in FPGA,” in *2019 IEEE Conference of Russian Young Researchers in Electrical and*

- Electronic Engineering (EIconRus)*. IEEE, 2019, pp. 1605–1611. [Online]. Available: <https://doi.org/10.1109/EIconRus.2019.8656778>
- [9] J. Qiu, J. Wang, S. Yao, K. Guo, B. Li, E. Zhou, J. Yu, T. Tang, N. Xu, S. Song, Y. Wang, and H. Yang, “Going deeper with embedded FPGA platform for convolutional neural network,” in *Proceedings of the 2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays*, ser. FPGA ’16. Association for Computing Machinery, 2016, pp. 26–35. [Online]. Available: <https://doi.org/10.1145/2847263.2847265>
- [10] A. Dua, Y. Li, and F. Ren, “Systolic-CNN: An OpenCL-defined scalable run-time-flexible FPGA accelerator architecture for accelerating convolutional neural network inference in cloud/edge computing,” 2020. [Online]. Available: <https://arxiv.org/abs/2012.03177>
- [11] S. Navaneethan, C. Thanusha, M. A. Varshini, and A. Anil, “A hardware efficient real-time video processing on FPGA with OV7670 camera interface and VGA,” in *2022 6th International Conference on Electronics, Communication and Aerospace Technology (ICECA)*. IEEE, 2022, pp. 348–352. [Online]. Available: <https://doi.org/10.1109/ICECA55336.2022.10009129>
- [12] S. Aqueel and K. Khare, “Design and FPGA implementation of DDR3 SDRAM controller for high performance,” *International Journal of Computer Science & Information Technology*, vol. 3, no. 4, pp. 101–110, 2011. [Online]. Available: <https://doi.org/10.5121/ijcsit.2011.3408>
- [13] *OV7670/OV7171 CMOS VGA CameraChip Sensor Datasheet*, OmniVision Technologies, 2006, accessed: 2026-06-15. [Online]. Available: https://web.mit.edu/6.111/www/f2016/tools/OV7670_2006.pdf
- [14] A. E. Dodi, A. H. Wahyudi, N. W. Jatmiko, M. F. Lailiyul, Kurdianto, and W. Widada, “FPGA displays real-time video camera on VGA monitor,” in *2022 11th Electrical Power, Electronics, Communications, Controls and Informatics Seminar (EECCIS)*. IEEE, 2022, pp. 129–132. [Online]. Available: <https://repository.ubaya.ac.id/42154/3/EECCIS%202022%20Expert%20Annotation.pdf>