



① 첫 번째 반복: 중간에 남는 offset은 RC 보정 동작

주황: DAC 출력 → 실제 RC 회로 모델 → 초록: 회로 뒤 전압

전체 파형 · AWG 1



RC가 추가한 부분만 확대: DAC 출력 - 목표 파형



색칠한 부분도 실제 DAC가 출력한 면적입니다. DAC 평균을 0으로 맞추려면 ramp와 flat 모두 포함해야 합니다.

실제 RTL 시뮬레이션 데이터 · 독립적인 1차 아날로그 RC 모델 · $\tau = 10 \mu$ s · ± 800 mV 환산 기준