

# DIPLOMARBEIT

## **Fachgebiet der Diplomarbeit:**

IC-Entwurf

## **Thema der Diplomarbeit:**

Entwurf und Aufbau eines Rechnersystems zur hochgenauen Messung der Laufzeit von Impulsen als digitales „system on chip“ auf einem FPGA

## **Unternehmen, in dem die Diplomarbeit durchgeführt wurde:**

Fresenius Medical Care GmbH, R&D, Gruppe Electronics & Software  
Engineering  
in Bad Homburg v.d. Höhe

Diplomand:	Alexander Kühn
Referent:	Prof. Dipl.-Ing. Klaus Kief
Korreferent:	Prof. Dr.-Ing. Hans-Dieter Spindler
Betreuer seitens Fresenius Medical Care:	Dipl.-Ing. Dejan Nikolic

Wintersemester 2002/2003

Fachhochschule Gießen-Friedberg  
Bereich Friedberg  
Fachbereich E II  
Fachrichtung Technische Informatik

# Zusammenfassung

In dieser Diplomarbeit wird die Entwicklung eines Systems zur hochgenauen Messung von Laufzeiten von Ultraschall-Impulsen vorgestellt.

Die Messung der Ultraschall-Laufzeiten dient zur Bestimmung der Blutdicke während einer Dialysebehandlung.

Das Ziel dieser Diplomarbeit ist die Integration der digitalen Verarbeitungseinheit eines schon vorhandenen Systems als „system on chip“ auf einem FPGA. Im Zuge dieser Integration wird eine neue Leiterplatte entworfen, die zu dem bestehenden System elektrisch und mechanisch kompatibel ist.

Die digitale Verarbeitungseinheit des originalen Systems besteht aus einem DSP, der die Berechnung der Ultraschall-Laufzeit durchführt sowie einem FPGA, das diverse Steuerfunktionen u.a. zur Digitalisierung der Ultraschallsignale vornimmt.

Einleitend wird die Dialysebehandlung und das Messverfahren zur Ultraschall-Laufzeitmessung beschrieben. Darauf folgt eine Beschreibung der Eigenschaften des Ultraschallsignals und eine Vorstellung des zur Laufzeitmessung eingesetzten Algorithmus. Im weiteren wird der allgemeine Aufbau eines FPGA und der Entwicklungsprozess einer FPGA-Schaltung erörtert.

Der Schwerpunkt dieser Arbeit liegt auf der Implementierung der geforderten Funktionalitäten auf einen FPGA. Einen weiteren Schwerpunkt bildet der Aufbau einer neuen Leiterplatte, in der das neue digitale System integriert ist.

Abschließend folgen Erläuterungen zur Inbetriebnahme des Systems sowie eine zusammenfassende Bewertung der Ergebnisse.

Das System ist, mit dem in dieser Arbeit vorgestellten Lösungsansatz, in der Lage, Ultraschall-Laufzeiten mit einer zeitlichen Auflösung von mindestens  $\pm 200 \text{ ps}$  zu messen.

## **Eidesstattliche Erklärung**

Hiermit erkläre ich, daß ich die Arbeit selbständig und nur unter Zuhilfenahme der aufgeführten Hilfsmittel sowie den Hinweisen meines Betreuers angefertigt habe.

Friedberg, den 15.03.2003

(Alexander Kühn)

## **Danksagung**

An dieser Stelle möchte ich mich bei Herrn Dejan Nikolic, meinem Betreuer bei der Firma Fresenius Medical Care, für die Betreuung meiner Diplomarbeit bedanken.

Ebenso möchte ich mich bei Herrn Franz-Wilhelm Koerdts, dem Leiter der Gruppe Electronics & Software Engineering, bedanken, dass ich die Diplomarbeit in seiner Gruppe durchführen konnte.

Mein besonderer Dank gilt den Fresenius-Mitarbeitern Herrn Peter Scheunert, Herrn Walter Hansen und Herrn Andreas Röse für die wertvollen Hinweise zu schaltungstechnischen Fragen sowie Frau Birgit Hieronymi für die Erstellung des Platinenlayouts.

Ebenfalls bedanken möchte ich mich für die Betreuung meiner Diplomarbeit bei Herrn Prof. Dipl.-Ing. Klaus Kief als Referenten sowie Herrn Prof. Dr.-Ing. Hans-Dieter Spindler als Korreferenten.

Weiterhin möchte ich mich bei meinen Eltern Helga Kühn und Hans-Otto Kühn für die Unterstützung während meines Studiums bedanken.

# Inhaltsverzeichnis

<b>0. Glossar</b>	<b>1</b>
<b>1. Einleitung</b>	<b>3</b>
1.1. Dialysebehandlung . . . . .	3
1.2. Projektbeschreibung . . . . .	5
1.3. Anforderungen . . . . .	7
<b>2. Grundlagen</b>	<b>10</b>
2.1. Systemaufbau . . . . .	10
2.2. Eigenschaften des Ultraschallsignals . . . . .	12
2.3. Algorithmus zur Laufzeiterkennung . . . . .	15
2.3.1. Überblick . . . . .	15
2.3.2. Teilalgorithmus Baselineberechnung . . . . .	17
2.3.3. Teilalgorithmus Nulldurchgangssuche . . . . .	18
2.3.4. Teilalgorithmus Interpolation . . . . .	22
2.3.5. Teilalgorithmus Mittelung der Laufzeit . . . . .	24
2.4. Datenübertragung über SPI . . . . .	24
2.5. Einführung in die FPGA-Technologie . . . . .	27
2.5.1. Allgemeines . . . . .	27
2.5.2. Aufbau eines FPGA . . . . .	28
2.5.3. Auswahl eines FPGA . . . . .	31
2.5.4. Designmethodik von FPGA-Schaltungen . . . . .	33
2.5.5. Hardwarebeschreibung mit VHDL . . . . .	35
<b>3. Simulation des Algorithmus zur Laufzeiterkennung</b>	<b>40</b>
3.1. Allgemeines . . . . .	40
3.2. Implementierung . . . . .	41
3.3. Ergebnisse der Simulation . . . . .	43
<b>4. Realisierung der FPGA-Software</b>	<b>44</b>
4.1. Allgemeines . . . . .	44
4.2. Auswahl geeigneter IP-Kerne . . . . .	44
4.3. Struktur der FPGA-Software . . . . .	45
4.3.1. Modulkonzept . . . . .	47

4.4. Implementierung der Module . . . . .	49
4.4.1. Teilmodul Baselineberechnung ( <i>meanproc</i> ) . . . . .	50
4.4.2. Teilmodul ALU ( <i>alucore</i> ) . . . . .	54
4.4.3. Teilmodul Nulldurchgangssuche ( <i>findsig</i> ) . . . . .	55
4.4.4. Teilmodul Interpolation ( <i>interpolate</i> ) . . . . .	56
4.4.5. Integration der Teilmodule Signalverarbeitung . . . . .	58
4.4.6. Teilmodul Mittelwertbildung ( <i>meanshots</i> ) . . . . .	61
4.4.7. Teilmodul Laufzeitumrechnung ( <i>index2time</i> ) . . . . .	63
4.4.8. Integration der Teilmodule Berechnung . . . . .	64
4.4.9. Teilmodul Ultraschallimpulserzeugung . . . . .	68
4.4.10. Teilmodul Sampledatenspeicher ( <i>samplemem</i> ) . . . . .	69
4.4.11. Teilmodul SPI-Datenübertragung ( <i>spi</i> ) . . . . .	70
4.4.12. Teilmodul SPI-Datenpuffer ( <i>spicntrl</i> ) . . . . .	71
4.4.13. Gesamtstruktur der FPGA-Software ( <i>usdsp</i> ) . . . . .	72
4.5. Test der Teilmodule . . . . .	73
<b>5. Realisierung der Hardware</b>	<b>74</b>
5.1. Versorgung Sendeimpulserzeugung . . . . .	74
5.2. Sendeimpulserzeugung . . . . .	76
5.3. Eingangssignalaufbereitung und A/D-Wandler . . . . .	76
5.4. Systemtaktgenerator . . . . .	77
5.5. Steuer- und Verarbeitungseinheit . . . . .	78
5.6. FPGA-Konfigurationsspeicher . . . . .	79
5.7. Platinenlayout . . . . .	79
<b>6. Inbetriebnahme der Soft- und Hardware</b>	<b>81</b>
6.1. Inbetriebnahme der Hardware . . . . .	81
6.2. Inbetriebnahme der FPGA-Software . . . . .	84
6.3. Untersuchung der geforderten Messgenauigkeit . . . . .	86
<b>7. Schlussbetrachtung</b>	<b>90</b>
7.1. Technische Aspekte . . . . .	90
7.2. Wirtschaftliche Aspekte . . . . .	90
7.3. Vergleich der FPGA-Variante mit der DSP-Variante . . . . .	91
7.4. Mögliche Optimierungen . . . . .	92

<b>A. Literaturverzeichnis</b>	<b>93</b>
<b>B. Programmquellen</b>	<b>94</b>
B.1. Octave-Skript zur Konvertierung der Messdaten . . . . .	94
B.2. Octave-Simulation des Algorithmus . . . . .	95
B.3. FPGA-Software . . . . .	100
B.3.1. Teilmodul Baselineberechnung . . . . .	100
B.3.2. Teilmodul ALU . . . . .	106
B.3.3. Teilmodul Nulldurchgangssuche . . . . .	110
B.3.4. Teilmodul Interpolation . . . . .	118
B.3.5. Steuermodul Signalverarbeitung . . . . .	127
B.3.6. Teilmodul Mittelwertbildung . . . . .	132
B.3.7. Teilmodul Laufzeitumrechnung . . . . .	137
B.3.8. Steuermodul Berechnung . . . . .	141
B.3.9. Parameterdefinitionen . . . . .	145
B.3.10. Schaltplan Ultraschallimpulserzeugung . . . . .	147
B.3.11. Schaltplan Ultraschallimpuls-Synchronisation . . . . .	148
B.3.12. Teilmodul SPI-Datenübertragung . . . . .	149
B.3.13. Teilmodul SPI-Datenpuffer . . . . .	154
B.3.14. Schaltpläne Gesamtstruktur . . . . .	159
B.3.15. Steuermodul Gesamtsystem . . . . .	160
<b>C. Schaltpläne der Hardware</b>	<b>163</b>
<b>D. Layout der Platine</b>	<b>164</b>
<b>E. beiliegende CD-ROM</b>	<b>165</b>

## Abbildungsverzeichnis

1-1. Prinzip der Hämodialyse . . . . .	4
1-2. Aufbau der Ultraschallsensorik . . . . .	7
2-3. Systemaufbau . . . . .	10
2-4. zeitlicher Ablauf der Ultraschallmessung . . . . .	11
2-5. Ultraschall-Sendeimpuls . . . . .	12
2-6. Ultraschall-Empfangssignal . . . . .	13
2-7. Ultraschall-Empfangssignal im Resonanzbereich . . . . .	14
2-8. Algorithmus zur Laufzeiterkennung . . . . .	16
2-9. Empfangssignal mit hervorgehobenen Eigenschaften . . . . .	19
2-10. Flussdiagramm Nulldurchgangssuche . . . . .	21
2-11. Signal mit Interpolationspunkten . . . . .	23
2-12. Verschaltung von SPI-Endgeräten . . . . .	25
2-13. SPI-Kommunikationsablauf . . . . .	25
2-14. Struktur eines FPGA . . . . .	28
2-15. LE innerhalb eines FPGA . . . . .	30
2-16. LAB innerhalb eines FPGA . . . . .	31
2-17. Design-Flow zur FPGA-Entwicklung . . . . .	34
4-18. Struktur der FPGA-Blöcke . . . . .	46
4-19. Struktur der Teilmodule . . . . .	48
4-20. grundlegende Struktur des Zustandsautomaten . . . . .	50
4-21. gesamte Modulstruktur der FPGA-Software . . . . .	51
4-22. Struktur des Moduls Signalverarbeitung . . . . .	59
4-23. Struktur des Moduls <i>calculationmain</i> . . . . .	66
5-24. Komponenten der Hardware . . . . .	75
6-25. bestückte Platine . . . . .	81
6-26. Aufbau der Laborplatine . . . . .	82
6-27. Versuchsaufbau . . . . .	84
6-28. Laufzeit ohne Pumpfluss über 13 Minuten . . . . .	87
6-29. Laufzeit ohne Pumpfluss über 15 Sekunden . . . . .	88
6-30. Laufzeit mit Pumpfluss über 13 Minuten . . . . .	89
6-31. Laufzeit mit Pumpfluss über 15 Sekunden . . . . .	89



## Tabellenverzeichnis

1-2. Anforderungsliste der Ultraschallelektronik . . . . .	9
2-3. SPI-Datensatz von der Ultraschallelektronik . . . . .	26
2-4. SPI-Datensatz von den übergeordneten Systemen . . . . .	26
4-5. Operatoren der ALU . . . . .	54

## 0. Glossar

ALU	Abkürzung für „Arithmetic and Logic Unit“ (Rechenwerk)
ASIC	Kundenspezifischer Schaltkreis
CMOS	Complementary-Metal-Oxide-Semiconductor
CPLD	Komplexer PLD (Complex PLD)
Dialyse	Blutwäsche
Dualport-RAM	Speicher, der über zwei unabhängige Kanäle gelesen und beschrieben werden kann
DSP	Digitaler Signalprozessor
FET	Feldeffekt-Transistor
FPGA	Field Programmable Gate Array (programmierbarer Logikbaustein)
GAL	Gate Array Logic
HDL	Hardware Definition Language
IC	Integrierte Schaltung (Integrated Circuit)
IP	Intellectual Property
Jitter	zeitliche Schwankungen eines Signals
JTAG	Standardschnittstelle zum Test von ingerierten Schaltungen (Joint Test Action Group)
LSB	Niederwertigstes Bit (Least Significant Bit)
MSB	Höchstwertiges Bit (Most Significant Bit)
OTP	einmal programmierbarer Baustein (One Time Programmable)
PAL	Programmable Array Logic
PLD	Programmierbare logische Schaltung (Programmable Logic Device)
PQFC	kleines vierreihiges IC-Gehäuse (Pin Quad Flat Package)
RAM	Speicher mit wahlfreiem Zugriff (Random Access Memory)
ROM	Festwertspeicher (Read Only Memory)
Sample	Abtastwert

SPI-Schnittstelle	Serial Peripheral Interface, synchrone serielle Schnittstelle
SRAM	statischer RAM
TTL	Transistor-Transistor-Logik
VHDL	Hardwarebeschreibungssprache (VHSIC Hardware Description Language)
VHSIC	Bezeichnung für hochintegrierte (schnelle) Schaltkreise (Very High Speed Integrated Circuits)

# 1. Einleitung

## 1.1. Dialysebehandlung

Die menschliche Niere erfüllt viele Funktionen im Körper.

Sie reinigt den Blutkreislauf von giftigen Stoffwechsel-Endprodukten, entfernt überschüssige Flüssigkeit, sie reguliert den Säure-Haushalt im Körper genauso wie den Elektrolyt-Haushalt, reguliert den Blutdruck und die Produktion roter Blutkörperchen sowie die Aufnahme von Kalzium.

Bei einer Fehlfunktion der Niere ist es unbedingt erforderlich, Therapiemaßnahmen zu treffen, da der Körper des Patienten nicht mehr fähig ist, giftige Stoffwechselprodukte sowie angesammeltes Wasser aus dem Blutkreislauf zu entfernen.

Mögliche Therapiemaßnahmen sind:

- Transplantation der Niere
- Dialyse

Weltweit leiden ca. eine Million Menschen an chronischem Nierenversagen<sup>1</sup>. Da Spenderorgane für die Nierentransplantation nicht in ausreichender Zahl verfügbar sind und nicht jeder Patient die Transplantation der Niere verträgt, kommt für viele Menschen derzeit nur die Dialyse als Therapiemaßnahme in Betracht.

In der Dialysetherapie werden zwei wichtige Grundverfahren eingesetzt :

- Peritonealdialyse
- Hämodialyse

Bei der Peritonealdialyse wird das Bauchfell als Dialyse-Membran verwendet. Da die Peritonealdialyse nicht Gegenstand dieser Diplomarbeit ist, wird hier jedoch nicht näher darauf eingegangen.<sup>2</sup>

Die Hämodialyse ist ein extrakorporales Blutreinigungsverfahren, d.h. das Blut des Patienten wird an eine externe Maschine geführt, dort gereinigt und wieder

---

<sup>1</sup>Stand 2001, vgl. dazu auch [1]

<sup>2</sup>für weitergehende Informationen wird auf [2] verwiesen

dem Patienten zugeführt. In Abbildung 1-1 ist das Verfahren der Hämodialyse aufgezeigt.




Abbildung 1-1: Prinzip der Hämodialyse

Der Patient erhält einen zentralen Gefäßzugang zwischen Arterie und Vene, den so genannten Shunt. Dieser Shunt ermöglicht es, hohe Blutflussraten (die bei der Dialyse zwischen 200-300 ml/min liegen) zu erzielen.

Das Blut wird mit Hilfe einer Blutpumpe über das arterielle Schlauchsystem aus einer arteriellen Blutentnahmekanüle in die Maschine befördert. Da das Blut außerhalb des Körpers schnell gerinnt, wird ein gerinnungshemmendes Mittel hinzugegeben, das so genannte Antikoagulant<sup>3</sup>.

Das Blut durchströmt den Dialysator, in dem die Reinigung des Bluts stattfindet. Anschließend wird das gereinigte Blut über das venöse Schlauchsystem zu einer venösen Kanüle geleitet und dem Patienten wieder zugeführt.

<sup>3</sup>zumeist wird hierfür der Wirkstoff Heparin verwendet

Der Dialysator besteht aus ca. 10000 bis 15000 feinen Kapillaren, die von Blut durchströmt werden. Diese Kapillaren werden wiederum von der Dialysierflüssigkeit umspült. Somit bildet der Dialysator eine semipermeable Membran zwischen dem Blutkreislauf und dem Dialysatkreislauf.

Die Dialysemembran lässt nur Teilchen zur gegenüberliegende Seite passieren, wenn sie kleiner als die Membranporen sind. Größere Substanzen, wie z.B. die roten und weißen Blutkörperchen oder Bluteiweiße, können nicht durch die Membran in die Dialysierflüssigkeit übertreten. Kleine Partikel, wie z.B. Mineralien oder die giftigen Stoffwechselprodukte können die Membran jedoch durchdringen.

Die Dialysierflüssigkeit wird von der Maschine aus Wasser und Dialysekonzentrat (konzentrierte Salzlösung) gemischt. Nach dem Durchlaufen des Dialysators wird die Dialysierflüssigkeit in das Abwasser gegeben.

Im Dialysator sind zwei physikalische Effekte für die Reinigung des Blutes maßgeblich:

**Diffusion:** Hierbei wird die Tatsache ausgenutzt, dass Stoffe, die auf einer Seite der Membran in hoher Konzentration gelöst sind zu der Seite mit niedrigerer Konzentration übertreten, bis die Konzentration auf beiden Seiten ausgewogen ist. Die giftigen Stoffwechselprodukte werden von der Dialysierflüssigkeit aus dem Blut aufgenommen.

**Ultrafiltration:** Durch die Bildung von Unterdruck auf der Seite der Dialysierflüssigkeit und Überdruck auf der Seite des Blutes kann Wasser aus dem Blut entzogen werden.

Da immer nur ein kleiner Teil des gesamten Blutvolumens eines menschlichen Körpers die Dialysemaschine durchströmt, dauert eine Dialysebehandlung sehr lang. Eine durchschnittliche Dialysebehandlung dauert ca. vier bis fünf Stunden und muss ca. dreimal pro Woche durchgeführt werden.

## 1.2. Projektbeschreibung

Wie in Abbildung 1-1 zu sehen ist, müssen verschiedene Verfahrensparameter für eine erfolgreiche Dialysebehandlung überwacht werden. Verschiedenartige Senso-

ren messen ständig unter anderem die Drücke und Temperaturen auf der arteriellen und venösen Seite des extrakorporalen Blutkreislaufs.

Ein weiterer wichtiger Verfahrensparameter ist die Bestimmung der Blutdichte.

Die Dichte des Blutes verändert sich im Laufe einer Dialysebehandlung aufgrund des fortschreitenden Wasserentzugs durch die Ultrafiltration. Für die Qualität der Dialysebehandlung ist es wichtig, die Ultrafiltrationsrate so zu regeln, dass dem Patienten nicht zu viel Wasser in zu kurzer Zeit entzogen wird und dennoch am Ende der Dialysebehandlung genügend Wasser aus dem Körper des Patienten entfernt wurde.

Zur Bestimmung der Blutdichte wird eine Ultraschall-Laufzeitmessung vorgenommen. Die Laufzeit eines Ultraschallsignals durch ein Medium ist umgekehrt proportional zu der Schallgeschwindigkeit des Mediums. Die Schallgeschwindigkeit hängt wiederum ab von der Temperatur und der Dichte des Mediums.

Die Temperatur des Blutes wird über Temperatursensoren ermittelt. Dadurch ist es möglich, die Dichte des Blutes unter Einbeziehung der Bluttemperatur aus der Ultraschall-Laufzeit zu berechnen.

Die Ultraschall-Laufzeit wird mit Hilfe einer Ultraschallsensorik gewonnen. Diese Ultraschallsensorik führt zusätzlich eine Erkennung von Luftblasen im Blut durch.

Abbildung 1-2 zeigt den prinzipiellen Aufbau der Ultraschallsensorik.

Das vom Patienten ankommende Blut wird durch das arterielle Schlauchsystem in das Blutmodul geführt, in dem die Reinigung des Blutes erfolgt. Das Blut wird dabei durch eine Ultraschallmessstrecke geführt, die aus einem Ultraschallsender und einem gegenüberliegenden Ultraschallempfänger besteht (arterieller US-Sensor).

Das gereinigte Blut wird über das venöse Schlauchsystem aus dem Blutmodul herausgeführt. Hierbei passiert das Blut wiederum eine Ultraschallmessstrecke (venöser US-Sensor).

Die Ultraschallsender sind in einem bestimmten Abstand zu den Empfängern angeordnet ( $s_{art}$ ,  $s_{ven}$ ). Diese Abstände der Sensoren zueinander werden mit Abstandssensoren ermittelt und den übergeordneten Rechnersystemen zur Berechnung der Schallgeschwindigkeit zur Verfügung gestellt.

Die Ansteuerung der Ultraschallsensoren und die Bestimmung der Ultraschall-




Abbildung 1-2: Aufbau der Ultraschallsensorik

Laufzeit wird über eine Steuer- und Auswerteelektronik durchgeführt.

Die Weiterentwicklung einer vorliegenden Steuer- und Auswerteelektronik ist das Ziel dieser Diplomarbeit.

In einer von Fresenius Medical Care bereits entwickelten Schaltung wird die Steuerung der Ultraschallsensoren von einem FPGA übernommen, während die Bestimmung der Ultraschall-Laufzeit von einem DSP durchgeführt wird.

Die Detektion der Luftblasen wird in dieser Arbeit nicht behandelt, da die sicherheitstechnischen Betrachtungen dieses Verfahrensparameters den Umfang dieser Arbeit übersteigen würden.

### 1.3. Anforderungen

Gegenstand dieser Arbeit ist die Integration der Steuerung und der Laufzeitauswertung auf einem einzigen FPGA sowie die Untersuchung, ob die Realisierung basierend auf FPGA-Technologie ökonomische und technische Vorteile gegenüber



der ursprünglichen Realisierung bietet.

Ebenfalls Gegenstand dieser Arbeit ist die Erörterung der Frage, ob es möglich und sinnvoll ist, auf dem Markt erhältliche IP-Kerne für diese Aufgabenstellung zu nutzen.

Die zu entwickelnde Steuer- und Auswerteelektronik muss verschiedenen Anforderungen genügen. Die Anforderungen an dieses System sind in Tabelle 1-2 zusammengefasst.

Generell ist hierbei zu sagen, dass die neu zu entwickelnde Steuer- und Auswerteelektronik in Bezug auf die elektrischen und mechanischen Eigenschaften vollständig kompatibel zu der bereits vorhandenen Elektronik sein muss.

<b>Anforderungen an die Ultraschall-Laufzeitmessung</b>	
Messbereich	6 $\mu s$ bis 10 $\mu s$
Messgenauigkeit	$\pm 200 ps$
Messart	nur relative Änderung der Laufzeit ab Beginn der Dialysebehandlung
maximale Aktualisierungszeit der Messwerte	100 ms

<b>mechanische Anforderungen</b>	
Platinenabmessungen (BxH)	110 mm x 60 mm
maximale Bauhöhe	10 mm
Steckverbindung zu den Ultraschallsensoren	MCX-Koaxsteckverbinder
Systemschnittstelle	SMC-Stecker 68pol.
Platzierung Systemschnittstelle	aus Originalplatinen-Layout

<b>Versorgungsspannung</b>	
Zur Verfügung stehende Versorgungsspannungen	2,5 V; 3,3 V; 5 V; 24 V
max. Belastbarkeit 2,5 V Versorgung	300 mA
max. Belastbarkeit 3,3 V Versorgung	300 mA
max. Belastbarkeit 5 V Versorgung	300 mA
max. Belastbarkeit 24 V Versorgung	100 mA

<b>Systemschnittstelle</b>	
Datenübertragung	SPI-Schnittstelle, Ultraschallplatine=SPI-Slave
FPGA-Konfiguration	per Jumper wählbar zwischen Onboard oder extern

<b>Sonstiges</b>	
Kosten	im Idealfall günstiger als bereits vorhandenes Modul

Tabelle 1-2: Anforderungsliste der Ultraschallelektronik

## 2. Grundlagen

### 2.1. Systemaufbau

Der Aufbau der Steuer- und Auswerteelektronik zur Ultraschall-Laufzeitmessung ist in Abbildung 2-3 dargestellt.




Abbildung 2-3: Systemaufbau

Ein temperaturkompensierter Quarzoszillator erzeugt einen 80 MHz Systemtakt. Da die angestrebte Genauigkeit der Ultraschall-Laufzeitmessung im Bereich von  $\pm 200 \text{ ps}$  liegen soll, ist es erforderlich, hier einen jitterarmen Oszillator einzusetzen.

Die Ablaufsteuerung erzeugt Impulse, um abwechselnd den arteriellen und venösen Ultraschallsender anzuregen, den Eingansmultiplexer des A/D-Wandlers umzuschalten und den Wandlungsvorgang des A/D-Wandlers zu steuern.

Der A/D-Wandler liest die Signale aus der Ultraschall-Empfangsschaltung mit dem Systemtakt ein, daraus ergibt sich eine Abtastzeit von

$$t_{\text{sample}} = \frac{1}{f_{\text{System}}} = \frac{1}{80 \text{ MHz}} = 12.5 \text{ ns} \quad (2.1)$$

Die Wortbreite der vom A/D-Wandler gelieferten Abtastwerte liegt bei 8 bit. Die Abtastwerte werden in ein Dualport-RAM eingelesen.

Die Ultraschall-Laufzeit ergibt sich aus der Mittelung über mehrere einzelne Laufzeitmessungen.

Die gemittelte Laufzeit muss ca. alle 100 ms aktualisiert werden. Bei einer Mittelung von 100 Laufzeiten müssen beide Kanäle abwechselnd im Abstand von  $500 \mu s$  zyklisch ausgelesen und die Laufzeit berechnet werden. Abbildung 2-4 zeigt den zeitlichen Ablauf für die Laufzeitmessung einer einzelnen arteriellen und venösen Laufzeit.

Dieser Ablauf wird im folgenden als Messzyklus bezeichnet.




Abbildung 2-4: zeitlicher Ablauf der Ultraschallmessung

Nach  $t = 0 \mu s$  wird ein Anregungsimpuls für den arteriellen Ultraschallsender erzeugt und die A/D-Wandlung des arteriellen Empfangssignals gestartet.

Nach  $t = 10 \mu s$  wurden  $10 \mu s \times t_{sample} = 800$  Abtastwerte eingelesen. Die Laufzeitberechnung für den arteriellen Kanal wird gestartet.

Nach spätestens  $t = 500 \mu s$  ist eine neue arterielle Laufzeit fertig berechnet.

Nach  $t = 500 \mu s$  wird der Anregungsimpuls für den venösen Ultraschallsender erzeugt und die A/D-Wandlung des venösen Empfangssignals gestartet.

Nach  $t = 510 \mu s$  wurden 800 Abtastwerte aus dem venösen Empfänger eingelesen. Die Laufzeitberechnung für den venösen Kanal wird gestartet.

Nach spätestens  $t = 1 ms$  ist eine neue venöse Laufzeit fertig berechnet.

Wurden für jeden Kanal jeweils 100 Laufzeiten gemessen, so werden die 100 Messwerte für jeden Kanal gemittelt und an das SPI-Interface übermittelt.

Der Messzyklus beginnt wieder bei  $t = 0 \mu s$ .

## 2.2. Eigenschaften des Ultraschallsignals

Zur Anregung der Ultraschallsender-Piezoelementes ist es erforderlich, einen Spannungssprung an dieses Piezoelement anzulegen. Dieser Spannungssprung beträgt  $-47\text{ V}$  gegenüber dem Ruhepotential. Eine Aufnahme des Sendeimpulses ist in Abbildung 2-5 zu sehen.




Abbildung 2-5: Ultraschall-Sendeimpuls

Die Aufnahme wurde mit einem Oszilloskop direkt am Senderausgang der Originalschaltung aufgenommen.

Es wird ein sehr steilflankiger Sprung auf  $-47\text{ V}$  erzeugt. Dieser Pegel wird über einen Zeitraum von ca.  $30\text{ }\mu\text{s}$  gehalten, um die  $10\text{ }\mu\text{s}$  dauernde Messung durch die nachfolgende steigende Flanke nicht zu stören.

Das vom Ultraschallempfänger-Piezoelement aufgenommene Signal ist in Abbildung 2-6 wiedergegeben.

Auf der Ordinate ist die Amplitude des Signals aufgetragen, auf der Abszisse die laufende Nummer der Abtastwerte (Samples). Die Daten wurden durch Auslesen des Samplespeichers aus der bestehenden Schaltung in einen PC übertragen und in der Plotsoftware GNUPLOT grafisch dargestellt.

Das Empfangssignal repräsentiert die Sprungantwort des aus den Komponenten




Abbildung 2-6: Ultraschall-Empfangssignal

- Ultraschallsende-Piezoelement,
- von Blut durchströmte Messzelle und
- Ultraschallempfänger-Piezoelement

gebildeten Systems.

Der Signalverlauf unterteilt sich in mehrere charakteristische Bereiche:

**Bereich A:** In diesem Bereich kann es unter Umständen zu einem Übersprechen des Sendesignals kommen, daher sollte dieser Bereich nicht in die Signalauswertung einfließen. Dieser Bereich erstreckt sich von Sampleindex 0 bis ca. 100.

**Bereich B:** Das Signal befindet sich danach in der Mitte des vom A/D-Wandler darstellbaren Wertebereichs (in Abbildung 2-6 grüne Linie) und ist von Rauschen und sporadischen Störungen überlagert.

Da der eingesetzte A/D-Wandler ein unipolarer Typ ist, entspricht dieser Mittelwert dem Nullwert des Empfangssignals, der so genannten *Baseline*. Dieser Bereich erstreckt sich von Sampleindex 100 bis ca. 400.

**Bereich C:** Nach einer bestimmten Zeit kommt der an den Sender angelegte Amplitudensprung an dem Empfänger an. Das Empfänger-Piezoelement schwingt dann auf seiner Resonanzfrequenz von ca. 2 MHz ein.

Die Zeit, die benötigt wird, bis der Empfänger auf seiner Resonanzfrequenz zu schwingen beginnt, entspricht der Laufzeit des Ultraschallsignals  $t_{us}$ .

Die Laufzeit kann in der hier eingesetzten Messanordnung im Bereich von sieben bis neun  $\mu s$  liegen. Während der Dialysebehandlung kann sich aufgrund des fortschreitenden Wasserentzugs die Laufzeit um 100 ns verändern.

Abbildung 2-7 zeigt das Empfangssignal im Bereich des Einsetzens der Resonanzschwingung des Empfängers.




Abbildung 2-7: Ultraschall-Empfangssignal im Resonanzbereich

Da nur die Änderung der Blutdichte während einer Dialysebehandlung gemessen werden muss, ist es nicht notwendig die absolute Ultraschall-Laufzeit zu ermitteln.

Somit ist es nicht zwingend notwendig, den wahren Beginn der Resonanzschwingung  $t_{us}$  zu detektieren. Stattdessen kann man einen leichter zu erkennenden Zeitpunkt auswählen. Hier bietet sich der erste Nulldurchgang nach dem ersten negativen Wellenbauch an ( $t_{ns}$ ). In diesem Punkt verläuft die Signalkurve sehr steil und der Schnittpunkt mit der Baseline ist sehr genau bestimmbar.

Das empfangene Signal besitzt einige Eigenschaften, welche die Erkennung des eingeschwungenen Zustands erleichtern:

- das Verweilen des Signals um die Baseline herum ist für eine gewisse Mindestzeit garantiert
- das Einschwingen beginnt bei der vorgegebenen Sprungform des Sendepulses grundsätzlich mit einem negativen Wellenbauch
- eine minimale Amplitude des eingeschwungenen Signals ist, außer im Fehlerfall, gegeben
- die Resonanzfrequenz ist relativ konstant.

## 2.3. Algorithmus zur Laufzeiterkennung

Zur Auswertung der Ultraschall-Laufzeit wurde ein Algorithmus entwickelt, der auf dem in der Originalschaltung implementierten Algorithmus basiert.

### 2.3.1. Überblick

Der Algorithmus zur Laufzeiterkennung untergliedert sich in mehrere Teilaufgaben. Das Zusammenspiel dieser Teilaufgaben ist in Abbildung 2-8 wiedergegeben.

1. Zunächst werden die Variablen, die zur Berechnung nötig sind, initialisiert.
2. Der Ultraschallsendeimpuls wird erzeugt und die Samples des Empfangssignals werden in einen Speicher eingelesen.






Abbildung 2-8: Algorithmus zur Laufzeiterkennung

3. Der Mittelwert des Empfangssignals im Ruhebereich wird gebildet; dieser Mittelwert entspricht der Baseline des Signals.
4. Der erste Durchgang des Signals durch die Baseline (Nullstelle) im Resonanzbereich wird gesucht und der untere und obere Sampleindex des Übergangs zwischengespeichert.
5. Anhand der Sampleindizes des Durchgangsbereiches wird eine lineare Interpolation des exakten Nulldurchgangs berechnet. Dieser Wert wird zwischengespeichert.
6. Wurde eine bestimmte Anzahl von Ultraschall-Laufzeiten gemessen, so wird darüber ein Mittelwert gebildet und an die übergeordneten Systeme via SPI weitergegeben. Danach beginnt der Algorithmus von vorne. Wurden jedoch noch nicht genügend Laufzeiten ermittelt, so wird sofort ein weiteres Ultraschallsignal eingelesen und berechnet.

Die Berechnung der Baseline findet im Bereich von Sampleindex 100 - 400 statt, da hier, wie im vorigen Abschnitt erwähnt, das Signal garantiert in Ruhe ist.

Die Suche der Nullstelle wird erst ab Sampleindex 400 begonnen, da der Bereich der Resonanz frühestens hier beginnen kann.

### 2.3.2. Teilalgorithmus Baselineberechnung

Um den Nulldurchgang im Resonanzbereich erkennen zu können, ist es nötig, zu wissen, in welchem Wertebereich die Baseline des Signals liegt. Der Wert der Baseline befindet sich im mittleren Feld des vom A/D-Wandler darstellbaren Bereichs. Der exakte Wert der Baseline ist jedoch abhängig von den Offseiteinstellungen der analogen Verstärker und des A/D-Wandlers sowie über die Betriebszeit der Schaltung schwankenden Parametern wie z.B. der Betriebstemperatur und die Konstanz der Spannungsversorgung.

Daher ist es erforderlich, die Baseline für jeden Messzyklus erneut zu ermitteln.

Wie in Abbildung 2-6 zu sehen ist, befindet sich das Signal in einem langen Zeitraum (Abschnitt B in der Abbildung) in Ruhe.

Die Berechnung der Baseline erfolgt durch die Bildung des Mittelwerts der Abtastwerte über den Ruhebereich.

Der Mittelwert wird über den Samplebereich von Sampleindex  $a = 100$  bis  $b = 400$  gebildet. Somit ist garantiert, dass das anfängliche Übersprechen des Sendepulses und der Resonanzbereich des Signals nicht in die Berechnung einfließen.

Der Mittelwert wird nach der Vorschrift

$$Baseline = \frac{1}{(b - a + 1)} \sum_{i=a}^b x(i) \quad (2.2)$$

berechnet, wobei  $x(i)$  dem Abtastwert von Sampleindex  $i$  entspricht.

### 2.3.3. Teilalgorithmus Nulldurchgangssuche

Der Teilalgorithmus zur Suche des Nulldurchgangs versucht die Sampleindizes zu berechnen, zwischen denen der erste Nulldurchgang im Resonanzbereich stattfindet. Der Zeitpunkt des Nulldurchgangs ist in Abbildung 2-6 mit  $t_{ns}$  gekennzeichnet.

Zur Berechnung dieser Sampleindizes wird nur der Resonanzbereich des Signals von Sampleindex 400 bis 800 ausgewertet.

Der Algorithmus beginnt mit der Untersuchung des ersten Samples innerhalb des Resonanzbereichs und prüft, ob der Wert des Samples kleiner oder gleich dem Wert der Baseline ist.

Ist dies der Fall, so wird ein Merker gesetzt, der anzeigt, dass das Signal unterhalb der Baseline verläuft (das Signal ist negativ). Der aktuelle Samplewert wird in einem Summenregister aufsummiert. Der Algorithmus untersucht nun das nächste Sample. Ist dieser Samplewert größer als die Baseline, so wird überprüft, ob das Summenregister einen gewissen Wert überschritten hat. Ist der Wert des Summenregisters jedoch noch unterhalb einer Schwelle, so wird das Summenregister gelöscht und der zuvor gesetzte Merker zurückgesetzt.

Dieses Verhalten entspricht einer numerischen Integration.

Die Samples werden durchlaufen, bis das Summenregister eine Integrationsschwelle überschritten hat. Ist dies der Fall, wurde ein negativer Wellenbauch des Empfangssignals detektiert.

In Abbildung 2-9 sind wichtige Eigenschaften des auszuwertenden Signals hervorgehoben.




Abbildung 2-9: Empfangssignal mit hervorgehobenen Eigenschaften

Die blau schraffierte negative Fläche entspricht der negativen Summe, die dem Algorithmus als Integrationsschwelle genügt.

Wurde ein negativer Wellenbauch erkannt, so wird der Sampleindex des ersten positiven Samplewertes nach dem Wellenbauch in einer Variablen zwischengespeichert (Punkt C in Abbildung 2-9). Dieser Punkt ist gleichzeitig ein möglicher oberer Index des gesuchten Nulldurchgangs.

Nun werden die Samples solange weiter durchlaufen, bis wieder ein negativer Wert auftritt (Punkt D). Der Sampleindex des letzten positiven Werts wird ebenfalls in einer Variablen zwischengespeichert.


Nun läuft der Algorithmus wieder durch die Samples zurück, bis ein negativer Samplewert auftritt (Punkt B). Der Sampleindex auf dem der Punkt liegt, ist ein möglicher unterer Index des gesuchten Nulldurchgangs.

Im nächsten Schritt läuft der Algorithmus weiter zurück, bis wieder ein positiver Wert auftritt (entspricht Punkt A).

Nun wird überprüft, ob die Sampleindexabstände  $B - A$  und  $D - C$  ähnlich groß sind und in einem bestimmten Bereichsfenster liegen. Ist dies der Fall, wird ebenfalls überprüft, ob die maximale und minimale Amplitude des Signals (in der Abbildung mit min und max bezeichnet) ähnlich groß sind und innerhalb eines Bereichsfenster liegen.

Wurden die Kriterien erfüllt, so werden die Sampleindizes von Punkt B und C als Nulldurchgangsbereich gespeichert und dieser Teil des Algorithmus erfolgreich beendet. Wurden die Kriterien jedoch nicht erfüllt, so wird die Suche nach dem Nulldurchgang fortgesetzt.

Der Teilalgorithmus zur Suche des Nulldurchgangs ist in Abbildung 2-10 als Flussdiagramm dargestellt.



### 2.3.4. Teilalgorithmus Interpolation

Der Teilalgorithmus zur Nulldurchgangssuche liefert zwei Werte zurück, die den Sampleindizes entsprechen, zwischen denen der Nulldurchgang stattfindet.

Der wahre Nulldurchgang kann beliebig zwischen diesen beiden Punkten liegen, die in Abbildung 2-9 als  $B$  und  $C$  bezeichnet sind.

Um den genauen Nulldurchgang zu bestimmen, ist es erforderlich, eine Interpolation um den Nulldurchgang herum durchzuführen. Somit kann auch die geforderte Genauigkeit von  $\pm 200$  ps eingehalten werden, obwohl die Samples nur in einem zeitlichen Raster von 12.5 ns vorliegen.

Die Interpolationstiefe  $N$  bestimmt, wie viele Punkte der Kurve in die Interpolation einfließen. Bei einer Interpolationstiefe von  $N = 1$ , auf die sich die folgende Beschreibung des Algorithmus bezieht, wird ein Punkt überhalb und unterhalb des Nulldurchgangs zur Interpolation herangezogen.

In Abbildung 2-11 ist der Signalverlauf um den Nulldurchgang dargestellt.

Im hier behandelten Fall, in dem nur eine Interpolationstiefe von  $N = 1$  aufgezeigt wird, können direkt die unteren und oberen Nulldurchgangsgrenzen als Interpolationspunkte verwendet werden ( $P_L$  und  $P_U$ ). Wird jedoch eine höhere Interpolationstiefe benötigt, so müssen zunächst neue virtuelle Interpolationspunkte berechnet werden.

Hierzu ist es erforderlich, die Koordinaten der Punkte getrennt zu summieren und deren Mittelwert zu berechnen :

$$x_L = \frac{1}{N} \sum_{i=0}^{N-1} P x_{iL} \quad (2.3)$$

$$y_L = \frac{1}{N} \sum_{i=0}^{N-1} P y_{iL} \quad (2.4)$$

$$x_U = \frac{1}{N} \sum_{i=0}^{N-1} P x_{iU} \quad (2.5)$$

$$y_U = \frac{1}{N} \sum_{i=0}^{N-1} P y_{iU} \quad (2.6)$$

Somit setzt sich der interpolierte Punkt  $P_L$  aus  $x_L$  und  $y_L$  zusammen. Analog dazu setzt sich der Punkt  $P_U$  aus  $x_U$  und  $y_U$  zusammen.




Abbildung 2-11: Signal mit Interpolationspunkten

Um den Nulldurchgang berechnen zu können, ist es notwendig, eine virtuelle Gerade zwischen die Interpolationspunkte zu legen. Die Steigung dieser Geraden wird durch folgende Formel ermittelt:

$$m = \frac{\Delta y}{\Delta x} = \frac{Py_U - Py_L}{Px_U - Px_L} \quad (2.7)$$

Der y-Achsenabschnitt dieser virtuellen Gerade entspricht dem Nulldurchgang des Ultraschallsignals.

Der y-Achsenabschnitt lässt sich durch Umstellung der Formel

$$y = mx + b \quad (2.8)$$

nach  $b$  berechnen. Als einzusetzender Punkt wird hier der interpolierte Punkt  $P_L$  gewählt.

Der interpolierte Nulldurchgang lässt sich aus folgender Gleichung ermitteln:

$$b = \frac{y}{m} + x = \frac{(Baseline - Py_L)}{m} + Px_L \quad (2.9)$$



Dieser Wert entspricht dem Sampleindex, an dem der Nulldurchgang auftritt.

Um die Laufzeit zu berechnen muss dieser Sampleindex noch mit der Samplezeit  $t_{Sample}$  multipliziert werden :

$$Laufzeit = b * t_{sample} \quad (2.10)$$

### 2.3.5. Teilalgorithmus Mittelung der Laufzeit

Um ein akkurateres Ergebnis zu erhalten, wird die Laufzeit über mehrere Messzyklen gemittelt. Die Mittelung erfolgt über ca.  $K = 100$  Messzyklen. Um die endgültige Laufzeit zu ermitteln, wird der Mittelwert über die einzelnen Laufzeiten berechnet:

$$Mittlere\ Laufzeit = \frac{1}{K} \sum_{i=0}^{K-1} Laufzeit(i) \quad (2.11)$$

## 2.4. Datenübertragung über SPI

Die Übermittlung der Ultraschall-Laufzeiten an die übergeordneten Systeme erfolgt über eine SPI-Schnittstelle.

Eine SPI-Schnittstelle stellt eine synchrone serielle Verbindung zwischen mehreren Endgeräten dar.

Eines der Endgeräte übernimmt die Rolle eines sogenannten *Masters*. Die übrigen Endgeräte werden als *Slaves* bezeichnet.

Die prinzipielle Verschaltung der SPI-Endgeräte ist in Abbildung 2-12 aufgezeigt.

Der SPI-Master erzeugt den Takt *clock*. Dieser wird parallel an alle Slaves geführt. Der Sendeausgang des Masters (*tx*) wird an alle Empfangs-Eingänge der Slaves (*rx*) gelegt. Ebenso werden alle Sendeausgänge der Slaves an den Empfangs-Eingang des Masters gelegt. Da die Sendeausgänge der Slaves parallel geschaltet sind, muss sichergestellt sein, dass nur ein Slave zur selben Zeit senden kann. Der Master wählt den Slave, mit dem er kommunizieren möchte über die *enable*-Ausgänge aus.

Die SPI-Schnittstelle der Ultraschallelektronik ist als Slave konfiguriert. Das übergeordnete System übernimmt die Rolle des Masters.

Der Kommunikationsablauf ist in Abbildung 2-13 aufgezeigt.




Abbildung 2-12: Verschaltung von SPI-Endgeräten




Abbildung 2-13: SPI-Kommunikationsablauf

Die Signale *ftx* und *frx* arbeiten als Enable-Signale. Die Signale sind zwar physikalisch getrennt vorhanden, führen jedoch den gleichen Pegel, daher ist es nicht erforderlich, beide Signale auszuwerten. Das Signal ist Low-Aktiv, d.h. die Ultraschallelektronik wird bei Low-Pegeln auf den SPI-Bus aufgeschaltet.

Bei jedem Zyklus des *frx*-Signals wird ein 16bit-Wort an das übergeordnete System übertragen. Zeitgleich sendet das übergeordnete System ebenfalls Daten an die Ultraschallelektronik.

Wird das *frx*-Signal auf L-Pegel gesetzt, werden die einzelnen Bits über die Empfangs- und Sendeleitungen übertragen. Die Bits werden synchron zur positiven Flanke

des Taktsignals *spiclk* übertragen und müssen daher zu diesem Zeitpunkt stabil sein. Die Wörter werden mit dem MSB zuerst übertragen.

Ein kompletter Datensatz besteht aus acht 16bit-Worten. Der Datensatz, den die Ultraschallelektronik verschickt, ist wie folgt aufgebaut:

0	9	10	15
0			
(Intensität arteriell)			
Laufzeit arteriell Vorkomma (in ns)			
Laufzeit arteriell Nachkomma		0	
0			
(Intensität venös)			
Laufzeit venös Vorkomma (in ns)			
Laufzeit venös Nachkomma		0	

Tabelle 2-3: SPI-Datensatz von der Ultraschallelektronik

Die Ultraschall-Intensitäten werden nur von der originalen Ultraschallelektronik übertragen.

Der Datensatz, den das übergeordnete System verschickt, ist nach folgendem Schema aufgebaut:

0	15
-	
-	
-	
-	
-	
-	
-	
Synchronisationswort (0xA5A5)	

Tabelle 2-4: SPI-Datensatz von den übergeordneten Systemen

Das Synchronisationswort wird von der Ultraschallelektronik genutzt, um fest-

zustellen, wann das übergeordnete System den Beginn eines neuen Datensatzes erwartet.

## 2.5. Einführung in die FPGA-Technologie

### 2.5.1. Allgemeines

FPGAs gehören zur Familie der programmierbaren logischen Schaltungen (kurz PLDs).

Im Gegensatz zur herkömmlichen Entwicklung von Digitalschaltungen durch Zusammenschalten mehrerer Standardbauelemente aus der TTL- und CMOS-Familie zu einem „Gattergrab“, wird die Funktionalität durch Programmierung bestimmt.

Die PLDs stellen hierbei eine Ansammlung von logischen Grundfunktionen auf einem IC dar, die durch Programmierung miteinander verknüpft werden.

Man klassifiziert grob zwei Typen von PLDs:

**PLDs mit UND/ODER Struktur:** Zu diesen PLDs gehören die klassischen, einfachen PAL und GAL-Bausteine sowie moderne, hochkomplexe und schnelle CPLD-Bausteine. Diese Typen sind jedoch nicht Gegenstand dieser Arbeit, für weitergehende Literatur zu diesem Thema wird auf [4] verwiesen.

**PLDs mit Logikzellenstruktur:** Zu diesen PLDs gehören die in dieser Arbeit verwendeten FPGAs. FPGAs bestehen aus Logikzellen, die matrixförmig angeordnet sind. Die Verbindung dieser Zellen untereinander erfolgt über frei programmierbare Verbindungsleitungen.

Je nach Art der Programmierung werden FPGAs in zwei Unterkategorien unterteilt:

**Antifuse-FPGA:** Die Programmierung der FPGAs erfolgt durch gezieltes Entfernen von Isolierungen und somit durch Herstellung von Verbindungen.

Diese Bausteine können nur einmal programmiert werden (OTP-Baustein).

**SRAM-FPGA:** Die Information, wie die Logik zu verknüpfen ist, wird bei Bausteinen dieses Typs in flüchtigen Speicherzellen abgelegt. Beim Ausschalten

der Versorgungsspannung geht die Information verloren, daher müssen diese Bausteine bei jedem Start des Systems neu programmiert werden.

Auf dem Markt der FPGA-ICs gibt es eine Vielzahl von Herstellern. Deren angebotene Bauelemente unterscheiden sich in der Funktionalität kaum, manche Hersteller wie z.B. ATMEL haben sich jedoch auf Antifuse-FPGAs spezialisiert; andere Hersteller wie Altera oder Xilinx bieten SRAM-basierte FPGAs an. Die Kapazität der auf dem Markt erhältlichen FPGAs entspricht mehr als einer Million Gatterfunktionen.

### 2.5.2. Aufbau eines FPGA

Die in Abbildung 2-14 ersichtliche Skizze zeigt den inneren Aufbau eines FPGA<sup>4</sup>.




Abbildung 2-14: Struktur eines FPGA

<sup>4</sup>die hier wiedergegebene Struktur wurde aus [6] entnommen, der prinzipielle Aufbau ist jedoch bei anderen FPGA-Herstellern ähnlich

Das Grundelement von FPGA-Bausteinen sind kleine, programmierbare Logikzellen (LE, Logic Element), deren Funktionalität durch Programmierung festgelegt wird.

Diese Logikelemente sind gruppenweise als sogenannte Logic Array Blocks (LAB) angeordnet. Die Verbindungen innerhalb eines LAB (Local Interconnect) sind ebenfalls frei programmierbar.

Die Herstellung von Verbindungen zwischen den LABs erfolgt über zeilen- und spaltenweise Routing-Kanäle, die aus programmierbaren Verbindungspunkten aufgebaut sind. Diese Routing-Kanäle sind in der Abbildung als Row- und Column-Interconnect bezeichnet.

Die externe Ein- und Ausgabe erfolgt mittels IO-Blöcken (IOB), die ebenfalls an die Verbindungselemente angeschlossen sind, sie befinden sich am Rand des Chips. Diese IOBs können als Eingang, als Ausgang oder als bidirektionaler Anschluss programmiert werden; ebenso kann festgelegt werden, ob den Signalen ein Register vorgeschaltet wird.

Die Zellen sind innerhalb des FPGA in einer Matrix angeordnet.

Je nach Hersteller des FPGA, befindet sich eine bestimmte Menge frei nutzbarer RAM-Speicher auf dem Chip. Dieser RAM-Speicher ist in der Abbildung als EAB (Embedded Array Block) bezeichnet. Dieser Speicher hat ebenfalls Zugriff auf die Verbindungselemente.

Der Aufbau eines LE ist in Abbildung 2-15 wiedergegeben.

Ein LE verfügt über eine Lookup Table (LUT), ein programmierbares FlipFlop, eine Carry-Chain und eine Cascade Chain. Die LUT kann kombinatorische Gleichungen mit mehreren Eingängen und einem Ausgang implementieren, das FlipFlop kann als D-, T-, JK-, oder SR-FlipFlop konfiguriert werden. Als Steuereingänge besitzt das FlipFlop ein Clock-, ein Clear- und ein Preset-Signal, das entweder von speziell zugewiesenen Eingängen (dedicated inputs) oder von einer internen Logik bereitgestellt wird. Wenn das LE nur kombinatorische Logik implementieren soll, wird das FlipFlop mit dem RegisterBypass-Kanal übergangen.

Die Carry- und Cascade-Chain sind zwei schnelle Datenwege, die alle LEs in einem LAB und alle LABs innerhalb einer Spalte miteinander verketteten. Sie sind dazu geeignet, arithmetische Funktionen wie z.B. Zähler und Addierer effizient zu im-




Abbildung 2-15: LE innerhalb eines FPGA

plementieren. Die LUT generiert für Zähl- und Addierfunktionen ein Carry-Signal, das direkt an das nächste LE weitergegeben werden kann. Das Carry des niederwertigeren Bits wird an die LUT des nächsthöheren Bits weitergegeben. Mit Hilfe der Cascade-Chain ist es möglich, Logikfunktionen mit vielen Eingängen effizient zu implementieren. Die benachbarten LEs können Teilausdrücke einer kombinatorischen Funktion auswerten. Die Cascade-Chain fasst diese Teilausdrücke entweder über eine UND- oder ODER-Verknüpfung zusammen.

Mehrere LEs sind zu einem LAB zusammengefasst, wie er in Abbildung 2-16 abgebildet ist.

Jeder LAB besteht aus mehreren LEs (hier 8 Stück); die Eingänge der LEs werden von der Local Interconnect Matrix gespeist. Diese Eingangssignale können entweder aus den Zeilenroutingkanälen, von speziell zugewiesenen Eingängen (wie z.B. dem Clock-Eingang) oder von den rückgekoppelten Ausgängen anderer LEs innerhalb eines LAB stammen.

Jeder LAB besitzt noch die bereits erwähnten Carry- und Cascade-Chain Eingänge, die von dem vorhergehenden LAB gespeist werden, sowie Carry- und Cascade-Chain-Ausgänge, die den nächsten LAB speisen.




Abbildung 2-16: LAB innerhalb eines FPGA

### 2.5.3. Auswahl eines FPGA

Zur Auswahl eines für das Projekt geeigneten FPGA sind mehrere Kriterien zu beachten:

**Anzahl der benötigten Logikelemente:** Wieviele Logikelemente werden für das Design benötigt?

**Größe der eingebetteten RAM-Blöcke:** Wieviel kBit RAM sind nötig? Wird DualPort-RAM benötigt?

**Speed-Grade:** Mit welcher Taktfrequenz muss die Schaltung betrieben werden (abhängig vom Design)?

**SRAM- oder OTP-Programmierung:** Muss der FPGA rekonfigurierbar sein?



**Bauform des IC:** Wieviele IO-Pins sind nötig? Welche Bauformen sind im Layout nutzbar?

**Stückkosten:** Wie teuer sind die Bauelemente bei Abnahme einer bestimmten Menge?

**Verfügbarkeit:** Wird das Bauelement vom Hersteller noch längere Zeit produziert oder steht es kurz vor der Abkündigung?

**Unterstützung durch Design-Werkzeuge:** Wird der FPGA von der Design-Software und den Makrobibliotheken unterstützt oder bietet der Hersteller Design-Werkzeuge an?

**Versorgungsspannung:** Welche Versorgungsspannung ist nötig? Ist der FPGA TTL-kompatibel?

Die Frage, ob der FPGA SRAM- oder OTP-programmierbar ist, ließ sich für das vorliegende Projekt sehr einfach beantworten: Da das Projekt ein Prototyp ist, fiel hier die Entscheidung auf einen SRAM-basierten FPGA, denn dieser bietet die Möglichkeit, die FPGA-Software nach Korrekturen neu zu laden, ohne den Baustein austauschen zu müssen.

Als Hersteller für SRAM-basierte FPGAs kommen Altera und Xilinx in Frage, da diese Hersteller FPGAs in diversen Leistungsklassen anbieten.

Die Versorgungsspannungen sind in diesem Projekt ebenfalls unproblematisch. Es stehen 2.5 V und 3.3 V Versorgungen zur Verfügung. Diese Kombination aus Versorgungsspannungen hat sich als Quasi-Standard in der FPGA-Technologie etabliert.

Da das Projekt möglichst kostengünstig realisiert werden soll, war das Hauptaugenmerk bei der Auswahl auf die LowCost FPGA-Familien von Altera (ACEX1K) und Xilinx (Spartan II) gerichtet. Beide FPGA-Familien bieten Logikkapazitäten von 500 - 5000 Logikelementen und eingebettetes RAM in der Größe von 12 kBit bis 50 kBit.

Da schon Projekterfahrung mit der LowCost Familie von Altera vorhanden war, fiel die Entscheidung auf die *ACEX1K*-Serie des Herstellers. Altera liefert eine kostenfreie Entwicklungsumgebung aus (Quartus II). Mit dieser Entwicklungsum-

gebung ist es möglich, FPGA-Schaltungen sowohl grafisch als auch in Hardwarebeschreibungssprachen zu entwickeln.

Zur Auswahl des passenden Bausteins aus der ACEX1K-Familie spielt die Anzahl der benötigten Logikelemente eine große Rolle. Zunächst wurde daher der Algorithmus zur Laufzeitmessung untersucht und festgestellt, dass die mathematische Operation Division mehrmals Verwendung findet. Die Division ist sehr aufwendig als digitale Schaltung zu realisieren. Es wurde eine Dividierschaltung in der ALTERA-Software eingegeben, um festzustellen, welcher Logikelementverbrauch bei einem 32bit-Dividierer zu erwarten ist. Das Ergebnis von ca. 2000 Logikelementen überraschte bei einem 32bit-Dividierer nicht, daher wurde der größte Baustein aus der ACEX1K-Serie ausgewählt. Die Menge des darin zur Verfügung stehenden eingebetteten RAMs ist mehr als ausreichend.

Die Auswahl des Speed-Grades ist einerseits entscheidend für die maximale Taktfrequenz des Systems und andererseits für den Stückpreis des FPGA, denn ein FPGA mit dem höchsten SpeedGrade kostet den doppelten Stückpreis im Vergleich zu einem FPGA mit dem niedrigsten SpeedGrade. Aufgrund von Erfahrungen aus der Originalschaltung ist bekannt, dass der niedrigste SpeedGrade für den Systemtakt von 80 MHz ausreichend ist.

Die Wahl der Bauform fiel leicht, da schon die kleinste erhältliche Bauform genügend I/O-Leitungen zur Verfügung stellt. Als für das Projekt geeigneter Baustein erwies sich daher der Altera EP1K100QC208-3. Dieser Baustein bietet:

- 5000 Logikelemente
- 50 kBit eingebetteter RAM
- Speed Grade 3 (niedrigster SpeedGrade)
- 2.5 V Kernspannung / 3.3 V I/O Spannung
- 208 Pin PQFC Bauform (147 Pins als I/O nutzbar)

#### **2.5.4. Designmethodik von FPGA-Schaltungen**

Zur Entwicklung einer FPGA-Schaltung sind mehrere Schritte nötig. Diese Entwicklungsschritte (Design-Flow) sind in Abbildung 2-17 aufgeführt.




Abbildung 2-17: Design-Flow zur FPGA-Entwicklung

Zunächst erfolgt die Beschreibung der zu implementierenden Funktionalität. Die Beschreibung kann über eine graphische Schaltplaneingabe oder über eine HDL-Sprache (VHDL, Verilog, Abel) erfolgen. Auch eine gemischte Eingabe, in der Teilmodule in HDL-Beschreibung und andere Module als Schaltplan vorliegen, ist möglich. Zusätzlich können Hersteller-Bibliotheken und IP-Kerne eingebunden werden, die Funktionen auf höherer Ebene bereitstellen (z.B. Addierer, Zähler, Mikrocontroller). Die erstellten Hardwarebeschreibungen werden von einem FPGA-Compiler zusammen mit eingebundenen Hersteller-Bibliotheken und IP-Kernen verarbeitet. Der Compiler erstellt eine Netzliste der Schaltung. Eine Netzliste repräsentiert die Funktionalität der Schaltung auf Gatterebene.

Anhand der Netzliste kann bereits eine funktionale Simulation der Schaltung durchgeführt werden.

Um die Netzliste in ein konkretes FPGA zu überführen, muss der FPGA-Compiler ein so genanntes Place & Route durchführen. Durch das Place & Route werden die Funktionen aus der Netzliste auf die Logikelementstruktur des FPGA überführt (Place) und die Verdrahtung der Elemente untereinander durchgeführt (Route). Einen starken Einfluss auf das Verhalten der Place & Route Prozedur haben die Constraints. Constraints sind Vorgaben bezüglich des Timings (minimale Taktfre-

quenz) und z.B. der Belegung der I/O-Pins.

War dieser Prozess erfolgreich, so erhält man eine Netzliste, welche die konkrete Struktur des FPGA enthält. Da nun die Struktur bekannt ist, kann man Rückschlüsse auf das Timing der Schaltung ziehen (Timing-Annotation). Anhand dieser Netzliste ist es möglich, in einer Simulation auch das zeitliche Verhalten zu berücksichtigen.

Wenn die Schaltung in der Simulation nicht die geforderte Funktionalität aufweist, so kann man jederzeit den Designflow wieder von vorne beginnen.

Entsprechen die Ergebnisse der Simulation dem gewünschten Ergebniss, kann man einen Bitstream generieren, in dem die FPGA-Programmierdaten enthalten sind.

### 2.5.5. Hardwarebeschreibung mit VHDL

Die Entwicklung komplexer Systeme in programmierbaren Logikelementen kann mit einer reinen Schaltungsangabe sehr mühselig und unübersichtlich werden.

Gerade die Implementierung von komplexen sequentiellen Abläufen und Zustandsautomaten sind über eine textuelle Beschreibung wesentlich einfacher zu beherrschen.

Eine Sprache, welche die textuelle Beschreibung elektronischer Systeme zur Aufgabe hat, ist VHDL<sup>5</sup>.

Der Aufbau einer VHDL-Beschreibung ist in zwei wesentliche Teile untergliedert:

**Schnittstellenbeschreibung (Entity):** In dem Entity-Abschnitt werden die Ein- und Ausgänge des zu implementierenden Systems definiert.

**Funktionale Beschreibung (Architecture):** In dem Architecture-Abschnitt wird die Funktionalität des Systems beschrieben.

Die Schnittstellenbeschreibung fasst alle Ein- und Ausgänge des Systems in einer Sektion zusammen. Die funktionale Beschreibung ist abgekoppelt von der Schnittstellenbeschreibung. Es ist sogar möglich, dass mehrere funktionale Beschreibungen zu einer Schnittstellenbeschreibung existieren. Über eine VHDL-Anweisung

---

<sup>5</sup>für tiefergehende Informationen empfiehlt sich die Lektüre von [5]

kann dann eine der funktionalen Beschreibungen als gültige Beschreibung ausgewählt werden.

Die funktionale Beschreibung kann auf zwei Arten erfolgen:

**Strukturelle Beschreibung:** Bei der strukturalen Beschreibung wird der Aufbau des Systems durch Verknüpfen von Unterkomponenten beschrieben. Die Unterkomponenten liegen als Bibliotheken vor oder werden ebenfalls als VHDL-Beschreibung implementiert.

**Verhaltensbeschreibung** In der Verhaltensbeschreibung wird direkt das Verhalten von Systemen auf Änderungen von Eingangssignalen beschrieben.

Es ist ebenfalls möglich, die beiden Beschreibungsverfahren zu mischen.

Es folgt ein einfaches Beispiel, das eine logische Verknüpfung dreier Eingänge als strukturelle VHDL-Beschreibung darstellt:

```
-- include standard libraries
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.all;

LIBRARY lpm;
USE lpm.lpm_components.ALL;

ENTITY undoder IS
    PORT(
        eingang1 : IN      STD_LOGIC;
        eingang2 : IN      STD_LOGIC;
        eingang3 : IN      STD_LOGIC;
        ausgang  : OUT     STD_LOGIC
    );
END undoder;

ARCHITECTURE a OF undoder IS

    COMPONENT AND2 IS
        PORT(
            in1 : IN STD_LOGIC;
            in2 : IN STD_LOGIC;
            out  : OUT STD_LOGIC;
        );
    END COMPONENT;

    COMPONENT OR2 IS
        PORT(
            in1 : IN STD_LOGIC;
            in2 : IN STD_LOGIC;
            out  : OUT STD_LOGIC;
        );
    END COMPONENT;

    SIGNAL zwischenergebnis : STD_LOGIC;
```

```

BEGIN

and_inst : AND2
  PORT MAP(
    in1    => eingang1,
    in2    => eingang2,
    out    => zwischenenergebnis
  );

or_inst : OR2
  PORT MAP(
    in1    => eingang3,
    in2    => zwischenenergebnis,
    out    => ausgang
  );

END a;
```

Zunächst werden die Herstellerbibliotheken eingebunden.

Im Entity-Abschnitt werden die Ein- und Ausgänge definiert. Als Datentyp der Ein- und Ausgänge wird der Typ `STD_LOGIC` verwendet. Dieser Datentyp entspricht einem Bit, dass nur die Logikpegel High und Low darstellen kann.

Im Architecture-Abschnitt werden zunächst die Schnittstellen der Unterkomponenten `AND2` und `OR2` deklariert. Die Komponenten selbst sind in den Herstellerbibliotheken vorhanden.

Als nächstes wird das lokale Signal *zwischenenergebnis* definiert. Signaldefinitionen sind Verbindungen innerhalb eines VHDL-Moduls.

Danach beginnt die eigentliche Beschreibung des Moduls. Die Unterkomponenten `AND2` und `OR2` werden instantiiert und mit den Ein- und Ausgängen sowie den lokalen Signalen verdrahtet.

Das Modul verknüpft die Eingangssignale *ingang1* und *ingang2* mit einer UND-Logik. Das Ergebnis der UND-Logik wird über das lokale Signal *zwischenenergebnis* mit dem Eingangssignal *ingang3* über eine ODER-Logik verknüpft. Das Ergebnis wird auf den Ausgang *ausgang* gegeben.

Im folgenden Beispiel wird die gleiche Funktionalität über eine Verhaltensbeschreibung implementiert. Zusätzlich wird das Beispiel um den Ausgang *ausgang2* erweitert, dieser Ausgang repräsentiert das Ergebnis der ODER-Verknüpfung zwischen *ingang1* und *ingang2*.

```

ARCHITECTURE a OF undoder IS

SIGNAL zwischenenergebnis : STD_LOGIC;

BEGIN

  ausgang <= (ingang1 AND eingang2) OR eingang3;
```

```

    ausgang2 <= eingang1 OR eingang2

END a;

```

Diese Beschreibung des Verhaltens des Systems ist sehr kompakt und auch leicht nachvollziehbar. Eine Besonderheit ist, dass die beiden Anweisungen für die Ausgänge unabhängig voneinander und parallel abgearbeitet werden. Bei herkömmlichen Programmiersprachen laufen zwei untereinanderstehende Anweisungen sequentiell ab. Dieser Verhaltensweise ist große Beachtung zu schenken, besonders wenn man vorher in herkömmlichen Programmiersprachen gearbeitet hat.

Um sequentielle Abläufe in VHDL zu beschreiben, ist es nötig, die Anweisungen in einen Prozess zu packen. Ein Prozess wird immer dann ausgeführt, wenn sich ein von dem Prozess überwacht Eingangssignal verändert.

Abschliessend folgt ein Beispiel, dass die Verwendung eines Prozesses anhand eines einfachen 8bit-Zählers aufzeigt.

```

-- include standard libraries
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.all;

LIBRARY lpm;
USE lpm.lpm_components.ALL;

ENTITY zaehler IS
    PORT(
        takt      : IN      STD_LOGIC;
        ausgang   : OUT     UNSIGNED(7 DOWNTO 0);
    );
END zaehler;

ARCHITECTURE a OF zaehler IS

BEGIN

    counter: PROCESS(clk)
        VARIABLE zaehlerstand : UNSIGNED(7 DOWNTO 0);
    BEGIN
        IF takt'EVENT AND takt = '1' THEN
            zaehlerstand := zaehlerstand + 1;
            ausgang <= zaehlerstand;
        END IF;
    END PROCESS;

END a;

```

Der Zähler erhält ein Taktsignal über den Eingang *takt*. Der Zählerstand wird auf den Ausgang gegeben.

Es wird ein Prozess definiert, der das Taktsignal überwacht. Innerhalb des Prozesses existiert die 8bit Variable *zaehlerstand*. Variablen werden in Registern abgelegt. Wird der Prozess durch eine Änderung des Taktsignals aktiviert, so wird über-

prüft, ob es sich um eine positive Taktflanke handelt. Danach wird der Wert in dem Register *zaehlerstand* um eins erhöht und der Wert des Zählerstand auf den Ausgang gegeben.

Danach wartet der Prozess wieder auf eine Änderung des Taktsignals.

Es ist in VHDL möglich, mehrere Prozesse zu definieren, die unabhängig voneinander ablaufen.



## 3. Simulation des Algorithmus zur Laufzeiterkennung

### 3.1. Allgemeines

Um sicherzustellen, dass der in Abschnitt 2.3 vorgestellte Algorithmus prinzipiell lauffähig ist, war es zweckmäßig, den Algorithmus zunächst auf einem PC zu implementieren und zu simulieren.

Die Prototypenimplementierung wurde mit der Rapid-Prototyping Sprache OCTAVE durchgeführt. OCTAVE ist eine zu MATLAB kompatible Entwicklungsumgebung, die frei erhältlich ist. Die Sprache ist sehr gut geeignet, um Algorithmen zur Signalverarbeitung effizient zu implementieren. Jede Variable in OCTAVE ist eine Matrix. Die angebotenen mathematischen Funktionen können direkt Matrizen verarbeiten.

Um den Algorithmus mit echten Daten zu simulieren, wurden die Ultraschallempfangssignale der originalen Ultraschallhardware aufgezeichnet. Die aufgezeichneten Daten von 100 Messzyklen liegen in einer Textdatei vor, in der die Abtastwerte des Ultraschallsignals abgelegt sind.

Die aufgezeichneten Abtastwerte können mit einem einfachen *load()*-Befehl<sup>6</sup> in die OCTAVE-Umgebung geladen werden. Die Daten liegen dann jedoch in einer einspaltigen Matrix vor, in deren Zeilen alle Messwerte hintereinander abgelegt sind. Damit der Algorithmus Zugriff auf die Daten der einzelnen Messzyklen hat, war es zunächst erforderlich, ein Skript zu schreiben, das die einspaltige Matrix in eine Matrix aufsplittet, in der jede Spalte einem Messzyklus entspricht.

Dieses Skript ist in Anhang B.1 aufgeführt.

---

<sup>6</sup>eine komplette Übersicht über die OCTAVE-Programmiersprache ist in [7] aufgeführt

## 3.2. Implementierung

Der Algorithmus ist in dem OCTAVE-Skript *usplotintra* implementiert, der Quellcode ist in Anhang B.2 wiedergegeben.

Zunächst werden einige Konstanten definiert, welche die Signalcharakteristika beschreiben (Zeile 3 - 30):

**SAMPLEANZ** legt die Anzahl der Abtaswerte pro Messzyklus fest

**FSAMPLE** gibt die Frequenz in Hz an, mit der die Abtastwerte aufgenommen wurden

**BASESTART/BASEND** legt fest, in welchem Signalbereich die Berechnung der Baseline erfolgen soll

**SIGSTART/SIGEND** legt fest, in welchem Signalbereich die Suche des Nulldurchgangs erfolgen soll

**AREAMIN** legt die Mindestsumme einer negativen Signalschwingung fest

**WAVEMINPERIOD/WAVEMAXPERIOD** legt fest, in welchem Abtastbereich eine Signalschwingung liegen darf

**WAVEMINAMPL** legt fest, wie groß die Schwingungsamplitude mindestens sein muss

**INTERPOLCOUNT** legt fest, wieviele Interpolationsschritte zur Berechnung des exakten Nulldurchgangs angewendet werden.

Das Skript gibt für jeden Messzyklus eine grafische Darstellung des Ultraschallsignals mitsamt Markierungen für den gefundenen Nulldurchgang aus. Um diese Funktionalität bei Bedarf abzuschalten, ist es möglich, die Konstante *DO PLOT* (Zeile 32) auf den Wert 0 zu setzen.

Als nächstes wird festgelegt, dass die Plotausgabe mit Koordinatengitter gezeichnet wird und welcher Wertebereich im Plot dargestellt wird (Zeile 34 - 36).

Nachfolgend wird die Datei, welche die in Matrixform vorliegenden Ultraschalldaten enthält, in die OCTAVE-Umgebung geladen. Die Daten existieren nun in der Variablen *impulses* (Zeile 41). Die Hilfsvariablen werden gelöscht (Zeile 43 - 50).

Nun werden in einer Schleife alle Messzyklen (= Spalten der Matrix *impulses*) durchlaufen (Zeile 55 - 280). Der Zähler *z* zählt hierbei den aktuellen Messzyklus durch. Innerhalb der Schleife werden zunächst die Abtastwerte des aktuellen Messzyklus in die Variable *x* kopiert (Zeile 58). Die Anzahl der Abtastwerte in *x* wird ermittelt und in der Variablen *datasize* gespeichert (Zeile 61). Es wird die eindimensionale Matrix *y* angelegt, deren Spaltenanzahl der Anzahl der Abtastwerte entspricht. Jedes Element dieser Matrix wird mit dem Wert 1 vorbesetzt (Zeile 62). Im nächsten Schritt wird die Baseline des Ultraschallsignals gemäß Formel 2.2 mit Hilfe der in OCTAVE eingebauten Mittelwertfunktion *mean()* berechnet. Der errechnete Mittelwert wird in der Variablen *mval* gespeichert (Zeile 67).

Jedes einzelne Element der Matrix *y* wird nun mit dem Skalar *mval* multipliziert, so dass in jedem Element von *y* der Wert von *mval* steht. Dies ist nötig, damit im späteren Plot des Ultraschallsignals eine durchgängige Linie als Markierung für die Baseline eingezeichnet werden kann (Zeile 71).

Im folgenden werden die Hilfsvariablen, die zur Berechnung eines Nulldurchgangs notwendig sind, gelöscht (Zeile 74 - 82), der Nulldurchgang des Signals gemäß dem in Abschnitt 2.3.3 beschriebenen Algorithmus berechnet (Zeile 83 - 212) und die lineare Interpolation nach Abschnitt 2.3.4 (Zeile 213 - 244) durchgeführt. Das auf die Zeitbasis normierte Ergebnis der Nulldurchgangssuche eines Messzyklus wird in das Datenfeld *time* (Zeile 244 - 250) zur späteren Mittelwertbildung eingefügt.

Falls die Konstante *DO PLOT* den Wert 1 besitzt, so wird ein Plot des Ultraschallempfangssignals mitsamt Markierungen für die Grenzen des gefundenen Nulldurchgangs in einem Plotfenster ausgegeben (Zeile 262 - 282).

Nachdem alle Messzyklen durchlaufen wurden (Ende der Schleife in Zeile 285) wird zu Testzwecken die Standardabweichung sowie das Maximum und Minimum der zuvor ermittelten Ultraschalllaufzeiten berechnet (Zeile 281 - 285).

Im nächsten Schritt wird ein Mittelwert der Laufzeit-Ergebnisse von jeweils zehn Messzyklen berechnet (gemäß Formel 2.11) und in dem Datenfeld *means* gespeichert (Zeile 294 - 307). Die Berechnung der Mittelwerte erfolgt hierbei im Gegensatz zur Algorithmusbeschreibung nicht mit 100 Messzyklen, da nicht genügend Messzyklen als Rohdaten vorliegen.

Abschließend wird die Standardabweichung der ermittelten Laufzeiten berechnet

sowie ein Histogramm zur Visualisierung ausgegeben (Zeile 309 - 312).

### **3.3. Ergebnisse der Simulation**

Die Simulation konnte die ordnungsgemäße Funktionsfähigkeit des Algorithmus aufzeigen.

Bei einer sinnvollen Wahl der oben genannten Konstanten zur Beschreibung der Signalcharakteristika, konnte für jeden Datensatz aus den Messreihen eine gültige Laufzeit ermittelt werden.

Sinnvolle Werte für die Konstanten sind in den Konstantendefinitionen in dem OCTAVE-Skript aufgeführt.

Mit den vorliegenden Messdaten konnte eine Standardabweichung der Laufzeiten von  $\pm 500 \text{ ps}$  erreicht werden. Anzumerken ist hierbei jedoch, dass die Mittelung der Einzellaufzeiten nur über 10 Werte durchgeführt wurde.

## 4. Realisierung der FPGA-Software

### 4.1. Allgemeines

Die vorgestellte OCTAVE-Simulation des Algorithmus ist in der Lage, die aufgezeichneten Ultraschall-Empfangssignale auszuwerten und eine interpolierte Ultraschall-Laufzeit zu liefern.

In diesem Kapitel wird die Umsetzung dieses Algorithmus auf die FPGA-Architektur beschrieben. Ebenfalls wird hier die Implementierung der peripheren Teilmodule erörtert. Zu diesen Modulen gehören das SPI-Interface zur Dateikommunikation, die Erzeugung der Ultraschall-Sendeimpulse sowie die Synchronisation des Ablaufs der Laufzeitmessung.

Ein weiterer Aspekt bei der Implementierung der FPGA-Software war die Untersuchung auf die Verwendbarkeit von IP-Kernen.

### 4.2. Auswahl geeigneter IP-Kerne

Vor der Implementierung der Teilmodule der FPGA-Software wurde untersucht, ob die Möglichkeit besteht, einen Teil der geforderten Funktionen mit Hilfe von IP-Kernen zu realisieren.

IP-Kerne sind Makromodule, die als Netzliste oder auch als vollständige VHDL- oder Verilog-Hardwarebeschreibung vorliegen. Diese Module können in ein Projekt eingebunden und dort verwendet werden. Im weiteren Sinne sind die bei den FPGA-Compiler mitgelieferten Bibliotheken ebenfalls IP-Kerne, denn sie stellen auch komplexere Funktionen wie z.B. Zähler, Addierer als Module zur Verfügung.

Ein erster Ansatz zur Verwendung von IP-Kernen wäre es, einen DSP-Kern zu finden, der den in der Originalschaltung eingesetzten TexasInstruments-DSP komplett ersetzt. Auf dem Markt ist jedoch keine solche Lösung erhältlich.

Daraufhin wurde untersucht, ob andere DSP-Kerne verwendet werden könnten, die sich nicht an die TexasInstruments-Architektur anlehnen. Es gibt eine Vielzahl von DSP-Kernen. Diese sind teilweise jedoch so komplex, dass sie nur noch in sehr großen FPGAs und ASICs synthetisiert werden können.

Die Suche nach möglichen IP-Kernen wurde auf die Angebote der Firma Altera<sup>7</sup> beschränkt, denn die dort angebotenen IP-Kerne sind direkt mit dem verwendeten FPGA-Compiler und den Altera Bausteinen nutzbar.

Altera bietet keine IP-Kerne an, die komplette DSPs implementieren, sondern nur Teilfunktionen, die in Systemen der digitalen Signalverarbeitung häufig zu finden sind, wie z.B. FIR- und IIR-Filter, Modulatoren und Demodulatoren. Diese Funktionen kommen jedoch in dem vorliegenden Algorithmus nicht zur Anwendung.

Ein weiterer Ansatz wäre die Verwendung eines Mikrocontroller-Kerns. Hier wird von Altera der NIOS-Prozessor angeboten. Dieser IP-Kern stellt einen kompletten Mikrocontroller bereit. Der Algorithmus könnte für diese Prozessorarchitektur in der Hochsprache C implementiert werden. Die Verwendung des Prozessors hat jedoch den Nachteil, dass die Ausführungsgeschwindigkeit sehr langsam wird und dass wiederum ein externer Speicher vorhanden sein muss, der die Software für den Prozessor enthält. Theoretisch wäre es möglich, die Software in den eingebetteten RAM-Bereich einzugliedern, da dieser Bereich auch als ROM konfigurierbar ist. Dieser Speicherbereich ist allerdings zu klein, um die Daten aus der Laufzeitmessung und die Software abzuspeichern.

Aufgrund der Komplexität des Algorithmus bot es sich an, die Funktionalität direkt in der Hardwarebeschreibungssprache VHDL zu realisieren.

### 4.3. Struktur der FPGA-Software

Zunächst wurde eine modulare Struktur ausgearbeitet, die es ermöglicht, die Problemstellung in Teilmodulen zu implementieren und diese Teilmodule getrennt voneinander zu simulieren und zu testen.

Eine grobe Struktur ergibt sich aus der Tatsache, dass einerseits ein algorithmischer Teil und andererseits periphere Teilaufgaben in einer bestimmten Reihenfolge zu bearbeiten sind. Daher ergibt sich die in Abbildung 4-18 aufgeführte Struktur.

Die Struktur besteht aus folgenden Teilblöcken:

**Ultraschallimpulserzeugung:** Die Ultraschallimpulserzeugung erzeugt periodisch den zur Anregung des Ultraschallsenders notwendigen Signalsprung und ver-

---

<sup>7</sup> siehe dazu die Webseite: <http://www.altera.com/ip/ipm-index.html>




Abbildung 4-18: Struktur der FPGA-Blöcke

anlasst die A/D-Wandlersteuerung zum Einlesen des Ultraschallempfangssignals. Des weiteren wird die Ablaufsteuerung benachrichtigt, wenn ein kompletter Messzyklus in den Datenspeicher eingelesen wurde.

**A/D-Wandlersteuerung:** Die A/D-Wandlersteuerung schaltet den A/D-Wandler für das Abtasten des Ultraschallempfangssignals frei. Der Datenspeicher, in dem die Abtastwerte abgelegt werden, wird ebenfalls von der A/D-Wandlersteuerung für das Beschreiben des Speichers freigeschaltet.

**Ablaufsteuerung:** Die Ablaufsteuerung wird von der Ultraschallimpulserzeugung nach dem Einlesen eines Messzyklus benachrichtigt. Sie koordiniert den Ablauf der Signalverarbeitungskette zur Laufzeitberechnung und benachrichtigt das Modul zur SPI-Datenübertragung, wenn eine neu berechnete Ultraschall-Laufzeit bereit steht.

**Datenspeicher Empfangssignal:** Die Abtastwerte des Ultraschallempfangssignals werden in den Datenspeicher geschrieben. Die Signalverarbeitungskette greift lesend auf den Speicher zu.

**Laufzeitberechnung:** Die Laufzeitberechnung liest die Abtastwerte aus dem Datenspeicher aus und berechnet die Ultraschall-Laufzeit eines einzelnen Messzyklus.

**Mittelung der Laufzeit:** Die Laufzeiten aus dem Teilmodul Laufzeitberechnung werden getrennt für den arteriellen und venösen Kanal zwischengespeichert. Nachdem eine bestimmte Anzahl Messzyklen verarbeitet wurden, wird der Mittelwert für die Kanäle berechnet.

**SPI-Datenübertragung:** Der errechnete Mittelwert für den arteriellen und den venösen Kanal wird in einem Pufferspeicher abgelegt und kann über das SPI-Protokoll von den übergeordneten Systemen abgefragt werden.

#### 4.3.1. Modulkonzept

Das Hauptaugenmerk bei der Entwicklung der FPGA-Softwarestruktur lag bei folgenden Punkten:





Fehler über ein *ErrorCode*-Signal mitgeteilt werden. Das *ErrorCode*-Signal kann von den übergeordneten Steuermodulen ausgewertet werden, um Fehlerbehandlungsmaßnahmen durchzuführen.

Die im Prozess zu bearbeitenden Daten erhält das Modul über eine *Input*-Schnittstelle, ebenso können dem Modul konstante Parameter übergeben werden. Nach Beendigung des Prozesses stehen die verarbeiteten Daten am *Output*-Signal des Moduls zur Verfügung.

Um die Verarbeitungskette zu koordinieren, wird für mehrere Teilmodule ein Steuermodul bereitgestellt. Dieses Steuermodul besitzt eine wie oben beschriebene Steuerschnittstelle. Das Steuermodul wartet auf das Start-Signal und startet danach den Prozess des ersten Teilmoduls. Danach wartet das Steuermodul auf die Beendigung des Teilmoduls. Wurde das Teilmodul beendet, so wird der Fehlercode ausgewertet und bei Erfolg das nächste Teilmodul gestartet. Nachdem das letzte Teilmodul ausgeführt wurde oder in einem der vorherigen Teilmodule ein Fehler aufgetreten ist, wird das Ready-Signal gesetzt und bei Bedarf ein Fehlercode ausgegeben. In einem Steuermodul kann eine Zeitüberschreitungsüberwachung realisiert werden, welche die Prozesskette abbricht, wenn ein Teilmodul zur Beendigung seines Prozesses längere Zeit als erwartet benötigt.

Jedes Modul ist im Kern als ein endlicher Zustandsautomat implementiert, der grundsätzlich nach dem in Abbildung 4-20 gezeigten Schema arbeitet.

Das Teilmodul verweilt zunächst in dem Zustand *state\_init*. Wenn das Start-Signal gesetzt wird, so wird das Ready-Signal zurückgesetzt und die weiteren modulspezifischen Zustände abgearbeitet. Der letzte modulspezifische Zustand geht in den Zustand *state\_complete* über. Dieser Zustand setzt das Ready-Signal und springt wieder in den Zustand *state\_init*.

## 4.4. Implementierung der Module

Nachdem die beschriebene Struktur der Software festgelegt wurde, konnte die Implementierung der Teilmodule beginnen.

Als Entwicklungsmethode wurde das Bottom-Up Verfahren angewendet, d.h. es




Abbildung 4-20: grundlegende Struktur des Zustandsautomaten

wurden die einzelnen Funktionsmodule entworfen und in einer Testumgebung getestet. Nach der Fertigstellung der Teilmodule wurden diese über Steuermodule miteinander verknüpft.

Zunächst wurde die gesamte Problemstellung analysiert und in einzelne Teilmodule zerlegt. Als ersten Strukturierungsschritt bot sich die in Abschnitt 4.3 ausgearbeitete grobe Struktur an. Die dort vorgestellten Module wurden noch einmal in kleinere Teilmodule aufgegliedert.

Die gesamte ausgearbeitete Modulstruktur ist in Abbildung 4-21 ersichtlich.

Eine Besonderheit dieser Struktur stellen die Teilmodule für den Datenspeicher und die ALU dar. Diese Module werden von den Teilmodulen aus dem Berechnungsmodul verwendet. Über Multiplexer werden die ALU und der Datenspeicher auf das gerade aktive Modul geschaltet.

#### 4.4.1. Teilmodul Baselineberechnung (meanproc)

Die Entwicklung der Teilmodule begann mit dem Modul *Baselineberechnung*. Im Zuge der Entwicklung dieses Teilmoduls wurde auch die ALU implementiert, die arithmetische Funktionalitäten den Modulen zur Verfügung stellt.




Abbildung 4-21: gesamte Modulstruktur der FPGA-Software

Das Teilmodul Baselineberechnung wurde in der Hardwarebeschreibungssprache VHDL entworfen; der Quelltext ist in Anhang B.3.1 aufgeführt.

Das Modul wird in der VHDL-Beschreibung als *meanproc* bezeichnet.

Zunächst wird die Schnittstelle des Moduls in dem Entity-Abschnitt definiert (Zeile 50 - 82).

Zusätzlich zu den Ein- und Ausgängen für die Modulsteuerung, die in Abschnitt 4.3.1 beschrieben wurden, sind hier der Adress- und Datenbus zum Zugriff auf den Sampledatenspeicher und die ALU definiert. Es werden zwei Parameter an die Baselineberechnung übergeben, welche die Sampleindizes angeben, zwischen denen die Baseline berechnet werden soll (*meanstart\_i*, *meanstop\_i*). Diese Parameter sind 10bit lange vorzeichenlose Ganzzahlen.

Das Modul stellt den Wert der berechneten Baseline in zwei Datenformaten bereit. Der Ausgang *mean\_o* stellt den Wert der Baseline als 8bit-Ganzzahl zur Verfügung, während der Ausgang *mean16\_o* die Baseline als 16bit-Festkommawert (8bit Vorkomma, 8bit Nachkomma) zur Verfügung stellt.

Die Funktionalität des Moduls ist in dem Architecture-Abschnitt der VHDL-Beschreibung aufgeführt.

Wurde das Start-Signal gesetzt, so werden die Parameter in Registern gespeichert, das Ready-Signal und der Fehlercode werden zurückgesetzt.

Im folgenden State *state\_checkparam* wird überprüft, ob der Parameter für den Beginn der Baselineberechnung nicht größer als der Parameter für das Ende der Berechnung ist. Falls der Beginn größer ist, wird die Abarbeitung des Moduls mit einem Fehlercode abgebrochen.

In den folgenden States wird die Baseline gemäß dem vorgestellten Algorithmus nach Abschnitt 2.3.2 berechnet. Die arithmetischen Operationen werden hierbei mit Hilfe der ALU berechnet. Da das ALU-Modul mit Parametern vorgeladen und gestartet wird und das Ende einer ALU-Operation ausgewertet werden muss, wurde jeder arithmetische Schritt in mehreren States untergebracht. Diese Art der Ansteuerung der ALU wird hier für den ersten arithmetischen Schritt aufgezeigt.

Die weiteren arithmetischen Schritte arbeiten analog dazu.

Um den Mittelwert der Samplewerte berechnen zu können, muss zunächst die Anzahl der Samples ermittelt werden. Hierzu wird die Differenz aus den Parametern *meanstart* und *meanstop* gebildet und der Wert 1 addiert.

Im State *state\_prepsampledifff* werden die ALU-Operandenregister mit den Operanden *meanstart* und *meanstop* vorgeladen. Ebenso wird das ALU-Opcoderegister mit dem auszuführenden Operator vorgeladen.

Danach wird im State *state\_sampledifff* das ALU-Modul gestartet.

Im State *state\_ssamedifff* wird das Start-Signal wieder zurückgesetzt.

Im State *state\_postsamedifff* wird solange gewartet, bis das ALU-Modul seine Ausführung beendet hat und sein Ready-Signal setzt. Die Ergebnisse aus den ALU-Ergebnisregistern werden in die lokalen Register transferiert (hier *samedifff*).

In den folgenden Schritten wird zu der Samedifferenz der Wert 1 addiert, um die Anzahl der zu mittelnden Werte zu bestimmen (Zeile 229 - 257); danach wird die Mittelwertbildung ausgeführt (Zeile 259 - 337).

Die abschließende Division der Mittelwertbildung liefert einerseits den 8bit langen ganzzahligen Anteil des Mittelwerts und andererseits einen 8bit langen Restanteil zurück.

Der 8bit lange ganzzahlige Wert der Baseline wird direkt an den Ausgang übertragen (Zeile 396). Zur Durchführung weiterer Berechnungen wird jedoch ein genauerer Wert der Baseline benötigt. Dieser Wert wird als 16bit-Festkommazahl dargestellt. Die oberen 8bit entsprechen hierbei dem ganzzahligen Anteil.

Um den Nachkommaanteil zu ermitteln, wird der 8bit Restanteil zunächst auf 16bit erweitert (Zeile 398 - 400). Dieser 16bit Wert wird durch die Anzahl der Samples dividiert (Zeile 339 - 374). Das Ergebnis dieser Division entspricht nun einem 8bit Wert, der dem Nachkommaanteil des Baselinewertes repräsentiert. Der Ganzzahl- und der Nachkommaanteil werden zusammengeführt auf den Ausgang gelegt (Zeile 402 - 406).

Das Modul setzt sein Ready-Signal und springt wieder in den State *state\_init*, um auf das Start-Signal zu warten.

#### 4.4.2. Teilmodul ALU (alucore)

Dieses Modul führt festgelegte arithmetische Funktionen aus. Der Quelltext ist in Anhang B.3.2 aufgeführt.

Um eine ausreichend große Genauigkeit der arithmetischen Operationen zu erzielen, wurde die Wortbreite der Parameter auf 24bit festgelegt.

Die Operanden werden über die Parameter *regop1\_i* und *regop2\_i* übergeben. Der Operator wird über den Parameter *opcode\_i* ausgewählt. Die ALU wäre also theoretisch in der Lage  $2^8$  verschiedene Operationen auf die Parameter durchzuführen.

Die ALU hat die Möglichkeit, den Inhalt zweier Ergebnisregister auf die Ausgänge *rege1\_o* und *rege2\_o* zu legen. Zusätzlich kann die ALU noch Fehlercodes auf den Ausgang *regstat\_o* ausgeben.

In der vorliegenden Implementierung wurden drei Operatoren vorgesehen:

Operatoren der ALU				
Opcode	Operation	Ergebnis 1	Ergebnis 2	Fehlercode
01	Addition	$op1 + op2$	-	-
02	Subtraktion	$op1 - op2$	-	-
04	Division	$op1/op2$	$op1 \bmod op2$	0001=Divison durch 0

Tabelle 4-5: Operatoren der ALU

Zunächst befindet sich die ALU im State *state\_init* und wartet auf das Start-Signal. Wurde das Start-Signal gesetzt, so werden die Parameter in lokalen Registern zwischengespeichert und der Fehlercode- und Ready-Ausgang zurückgesetzt (Zeile 136 - 161).

Im folgenden State *state\_decodeop* wird der auszuführende Operator dekodiert und die entsprechende Aktion durchgeführt (Zeile 164 - 191). Die Operatoren Addition und Subtraktion werden innerhalb dieses States direkt ausgeführt und das Ergebnis in den Ergebnisregistern gespeichert. Ist der Opcode nicht bekannt, so wird ein Fehlercode gesetzt und die ALU-Berechnung beendet. Für den Operator Division sind weitere Schritte erforderlich. Die Division ist nicht direkt in der VHDL-Beschreibung zugänglich. Daher wurde aus der Herstellerbibliothek das Dividiermodul *lpm\_divider* eingebunden (Zeile 250 - 258). Dieses Dividiermodul

arbeitet nach dem Prinzip des *Pipelining*. Durch das Pipelining ist die Rechenzeit des Dividiermoduls vorhersagbar. Der Dividierer wurde auf eine Pipelinetiefe von elf Takten eingestellt, d.h. das Ergebnis der Division ist nach elf Takten am *clock*-Eingang verfügbar.

Wenn die Division als Operator ausgeführt wird, wird im State *state\_decodeop* zunächst überprüft, ob der Divisor *regop2* den Wert 0 hat. Ist dies der Fall, wird die ALU-Operation mit einem Fehlercode abgebrochen. Ist der Divisor nicht 0, so wird die Division gestartet. Eine Zählschleife bestehend aus den States *state\_divide* und *state\_dividewait* wartet die elf Takte ab und speichert danach die Ergebnisse der Division in den Ergebnisregistern.

Nachdem die ALU-Operation beendet wurde, wird das Ready-Signal gesetzt und die ALU springt wieder in den State *state\_init*.

#### 4.4.3. Teilmodul Nulldurchgangssuche (*findsig*)

Der Teilalgorithmus zur Nulldurchgangssuche (siehe Abschnitt 2.3.3) wurde in das Modul *findsig* implementiert. Der Quelltext ist in Abschnitt B.3.3 aufgeführt.

Das Modul hat Zugriff auf den Adress- und Datenbus des Sampledatenspeichers und auf das ALU-Modul.

Der derzeitige Stand des Moduls nutzt momentan nicht die ALU-Funktionalitäten, da dieses Modul sehr viele Berechnungen in kurzer Zeit durchführen muss. Die ALU benötigt jedoch zum Starten und Ausdekodieren des Operators selbst sehr viel Zeit.

Der Algorithmus ist auf den ganzzahligen Wert der Baseline angewiesen. Dieser Wert wird von dem Teilmodul Baselineberechnung an den Eingang *mean\_i* gelegt.

Das Modul erhält noch zusätzliche Parameter, die den Ablauf des Algorithmus beeinflussen. Diese Parameter stimmen mit den in Abschnitt 2.3.3 besprochenen Parametern überein.

Nach der Beendigung der Berechnung stellt das Modul zwei 10bit lange Werte zur Verfügung, die den unteren (*lower\_o*) und oberen (*upper\_o*) Sampleindizes entsprechen, zwischen denen der Nulldurchgang auftritt.



Wurde das Start-Signal gesetzt, so werden die Hilfsregister gelöscht, das Ready-Signal und der Fehlercode zurückgesetzt und die Parameter des Moduls in lokalen Registern gespeichert.

Im State *state\_checkparam* wird überprüft, ob der Parameter *findsigstart* größer als der Parameter *findsigstop* ist. Ist dies der Fall, so wird der Ablauf des Moduls mit der Ausgabe eines Fehlercodes beendet.

War die Überprüfung der Parameter erfolgreich, beginnt der Ablauf des Algorithmus (Zeile 233 - 464). Die Implementierung unterscheidet sich hierbei nicht von der OCTAVE-Implementierung.

Wurde das Ende des Algorithmus erreicht, so wird überprüft, ob in dem Bereich der Nulldurchgangssuche ein Nulldurchgang gefunden wurde (Zeile 470). Wurde kein Nulldurchgang gefunden, so beendet sich das Modul mit einem Fehlercode.

Das Ready-Signal wird gesetzt und die Sampleindizes (bzw. der Wert 0, wenn kein Nulldurchgang gefunden wurde) werden auf die Ausgänge gelegt.

Die Laufzeit dieses Moduls ist abhängig von der Form des Ultraschallempfangssignals. Daher ist es notwendig, in das übergeordnete Steuermodul eine Überwachung der Laufzeit des Moduls einzufügen um die Messzykluszeit von  $500\mu s$  nicht zu überschreiten. Wurde diese Messzykluszeit überschritten, so muß das Steuermodul dafür sorgen, dass eine Fehlerbehandlung durchgeführt wird.

#### 4.4.4. Teilmodul Interpolation (interpolate)

Das Teilmodul Interpolation implementiert den in Abschnitt 2.3.4 beschriebenen Algorithmus zur linearen Interpolation des Nulldurchgangs. Der VHDL-Quelltext ist in Abschnitt B.3.4 aufgeführt.

Das Modul hat Zugriff auf den Adress- und Datenbus des Sampledatenspeichers und auf das ALU-Modul. Die Parameter für das Modul sind die 10bit Sampleindizes, zwischen denen der Nulldurchgang auftritt (*lower\_i* und *upper\_i*), der 16bit Festkommawert der Baseline (*mean16\_i*) und der 4bit Wert *polcount\_i*, der die Anzahl der Interpolationsschritte bestimmt.

Das Modul liefert den interpolierten Sampleindex, an dem der Nulldurchgang auftritt, in Form eines Festkommawertes mit 20bit Länge zurück. Die oberen 10bit dieses Wertes entsprechen dem ganzzahligen Anteil, während die unteren 10bit dem Nachkommaanteil des Sampleindex entsprechen.

Auch in diesem Modul werden nach Setzen des Start-Signals die Hilfsregister gelöscht, das Ready-Signal und der Fehlercode zurückgesetzt und die Parameter in lokale Register übertragen.

Zunächst werden je nach Interpolationstiefe die Komponenten der zu interpolierenden Punkte zur späteren Mittelung aufsummiert und gespeichert (Zeile 252 - 372).

Die aufsummierten Punkte werden durch die Interpolationstiefe dividiert (Zeile 375 - 433). Die vollständige Mittelung mit Hilfe der Division durch die Interpolationstiefe ist jedoch nur bei den Komponenten des unteren Punktes nötig, da der obere Punkt nur in die Berechnung der Steigungsgerade einfließt und somit nur das Verhältnis der x- und y-Komponente des oberen Punktes von Bedeutung ist. Liefert die ALU bei der Division einen Fehlercode zurück, so wird die Abarbeitung des Moduls mit einem Fehlercode abgebrochen.

In den folgenden Schritten werden die Differenzen zwischen den x- und y-Komponenten der virtuellen Punkte gebildet und in den Registern *dval* und *dindex* gespeichert (Zeile 436 - 482).

Die Steigung zwischen den virtuellen Punkten wird durch Division von *dval* durch *dindex* berechnet. Die errechnete Steigung wird in dem Register *dm* gespeichert (Zeile 484 - 512). Tritt bei der Division ein Fehler auf, so wird die Abarbeitung des Moduls ebenfalls mit einem Fehlercode abgebrochen.

Im folgenden wird der y-Achsenabschnitt der zwischen den virtuellen Punkten konstruierten Geraden berechnet. Hierzu wird die y-Komponente des unteren virtuellen Punktes von dem Wert der Baseline subtrahiert und das Ergebnis in dem Register *deltamin* gespeichert (Zeile 515 - 539).

Nun wird durch Division des y-Achsenabschnitts *deltamin* und der Steigung *dm* der Nulldurchgang dieser Geraden bestimmt und in dem Register *dns* zwischengespeichert (Zeile 541 - 569).

Dieser errechnete Nulldurchgang bezieht sich jedoch nur auf den unteren virtuellen Punkt. Um den absoluten Nulldurchgang in Bezug auf den Sampleindex 0 zu errechnen, ist es noch erforderlich, die x-Komponente des unteren virtuellen Punktes auf das Ergebnis aufzuaddieren (Zeile 571 - 594). Das endgültige Ergebnis wird in dem Register *ustime* gespeichert.

Nach der Berechnung wird das Ready-Signal gesetzt. Das Modul kehrt wieder in den initialen Zustand zurück und wartet auf das Start-Signal.

#### 4.4.5. Integration der Teilmodule Signalverarbeitung

Die beschriebenen Teilmodule

- *meanproc*
- *findsig*
- *interpolate*

wurden mitsamt dem Steuermodul *sigcontroller* zu einem Gesamtmodul *sigproc* zusammengefasst.

Die Struktur des Moduls *sigproc* ist in Abbildung 4-22 aufgeführt. Der Quelltext wird hier nicht aufgeführt, da er, abgesehen von den ALU- und Datenspeichermultiplexern, nur aus Signalverdrahtungen der Teilmodule besteht.

Die Teilmodule sind in einer Kette angeordnet. Das von *meanproc* bereitgestellte Ergebnis wird als Parameter an das Teilmodul *findsig* weitergegeben. Das Ergebnis von *findsig* wird wiederum als Parameter von *interpolate* weiterverwendet.

Das Ergebnis des Teilmoduls *interpolate* entspricht dem Ergebnisausgang des Gesamtmoduls *sigproc*.

Die Parameter des Gesamtmoduls *sigproc* werden an die entsprechenden Teilmodule weitergeleitet.

Den Zugriff auf die von allen Teilmodulen verwendeten Module ALU und Sampledatenspeicher werden von den Multiplexern *alumux* und *datmux* geregelt. Das




Abbildung 4-22: Struktur des Moduls Signalverarbeitung

Modul *sigcontroller* schaltet über diese Multiplexer die ALU und den Sampledatenspeicher auf das Teilmodul, das gerade die Berechnung durchführt.

Die Koordination der Verarbeitungskette wird von dem Modul *sigcontroller* übernommen. Der Quelltext des Moduls ist in Anhang B.3.5 aufgeführt.

Das Start-Signal von *sigproc* wird an das Modul *sigcontroller* weitergeleitet.

Ist das Start-Signal gesetzt, so werden alle Hilfsregister sowie das Ready-Signal und der Fehlercode zurückgesetzt.

Zunächst werden die ALU- und Datenspeichermultiplexer auf das Modul *meanproc* geschaltet und das Modul gestartet. Es wird solange gewartet, bis *meanproc* die Beendigung seiner Rechenoperationen durch Setzen seines Ready-Signals mitteilt. Trat bei der Berechnung ein Fehler auf, so bricht *sigcontroller* die Verarbeitungskette ab und setzt einen entsprechenden Fehlercode (Zeile 164 - 194).

Verlief die Verarbeitung von *meanproc* fehlerfrei, wird der ALU- und Datenspeichermultiplexer auf das Modul *findsig* geschaltet und dieses Modul gestartet. Im gleichen Schritt wird der Zähler *timeoutcount* gestartet.

Nun wartet *sigcontroller* auf die Beendigung des Moduls *findsig*.

Da die Laufzeit des Moduls *findsig* abhängig von der Signalform des Ultraschall-Empfangssignals ist, wird in jedem Taktzyklus der Warteschleife der Zählerstand von *timeoutcount* überprüft. Hat *timeoutcount* einen bestimmten Wert überschritten, so wird die weitere Verarbeitung abgebrochen und ein Fehlercode gesetzt.

Konnte das Modul *findsig* seine Berechnungen innerhalb des gültigen Zeitfensters ausführen, so wird wiederum überprüft, ob das Modul einen Fehlercode zurückgeliefert hat. In diesem Falle bricht *sigcontroller* wiederum die Verarbeitungskette ab (Zeile 196 - 232).

Konnte *findsig* fehlerfrei ausgeführt werden, so werden die Multiplexer auf das Modul *interpolate* geschaltet und dieses Modul gestartet. Wurde die Ausführung des Moduls *interpolate* fehlerhaft beendet, so bricht auch hier *sigcontroller* die Verarbeitungskette ab und setzt einen entsprechenden Fehlercode.

Wurde *interpolate* fehlerfrei ausgeführt, so setzt *sigcontroller* keinen Fehlercode und kehrt in den Wartezustand *state\_init* zurück.

#### 4.4.6. Teilmodul Mittelwertbildung (meanshots)

Das Teilmodul zur Mittelwertbildung *meanshots* berechnet den Mittelwert aus mehreren von dem Modul *sigproc* gelieferten Nulldurchgängen. Hier wird auch die Unterscheidung getroffen, ob es sich um ein Messzyklus aus dem arteriellen oder dem venösen Kanal handelt.

Die Implementierung des Moduls wurde in VHDL durchgeführt. Der Quelltext ist in Anhang B.3.6 aufgeführt.

Das Modul erwartet als Parameter den von *sigproc* berechneten Nulldurchgang als 20bit Festkommawert. Über den Parameter *meancount\_i* wird festgelegt, wie viele Messzyklen gemittelt werden. Die Anzahl der zu mittelnden Messzyklen errechnet sich folgendermaßen:

$$\text{Anzahl Messzyklen} = 2^{\text{meancount}_i}$$

Um unterscheiden zu können, von welchem Kanal der aktuelle Messzyklus kommt, wird der Parameter *artvenflag\_i* verwendet. Dieses Signal wird von der Ultraschallimpulserzeugung generiert.

Als Ergebnis werden die gemittelten Sampleindizes des Nullstellendurchgangs als 20bit Festkommawert getrennt für den arteriellen und den venösen Kanal ausgegeben.

Wird das Start-Signal gegeben, so werden die Ready-Signale für das Modul und für einen einzelnen Messzyklus zurückgesetzt. Ebenfalls wird der Fehlercode des Moduls zurückgesetzt und die Summenregister gelöscht. Auch die Zähler *meanstepart* und *meanstepven* werden zurückgesetzt. Diese Zähler geben an, wie viele Messzyklen für den jeweiligen Kanal bereits in die Mittelung aufgenommen wurden.

Anhand des Parameters *meancount\_i* wird gemäß der oben genannten Formel die Anzahl der zu mittelnden Messzyklen bestimmt und in dem Register *sumendval* gespeichert (Zeile 170 - 212).

Nun wartet das Modul im State *state\_waitsample* auf das *Samplestart*-Signal. Dieses Signal wird von dem übergeordneten Steuermodul gesetzt, wenn die Laufzeit eines Messzyklus fertig berechnet wurde.

Wurde das *Samplestart*-Signal gesetzt, so werden die Parameter in lokalen Registern gespeichert.

Im State *state\_chkerr* wird überprüft, ob bei der Berechnung der Ultraschall-Laufzeit ein Fehler aufgetreten ist. Hierzu wird das Signal *errsignal* ausgewertet. Dieses Signal ist eine logische ODER-Verknüpfung über alle Bits des Fehlercode-Wortes aus dem Modul *sigproc* und führt somit immer dann High-Pegel, wenn ein Fehler auftrat (Zeile 112). Wurde die Ultraschall-Laufzeit fehlerhaft berechnet, so wird die aktuelle Laufzeit auf den Wert 0 gesetzt.

Im nächsten State *state\_sumup* wird abhängig von dem gerade zu bearbeiten den Kanal das Ergebnis der Ultraschall-Laufzeitmessung in das Register *timeartsum*(arterieller Kanal) oder *timevensum* (venöser Kanal) aufsummiert. Wurde die Anzahl der zu mittelnden Werte für einen Kanal schon überschritten, so wird für diesen Kanal kein Wert aufsummiert.

Im folgenden State *state\_checkend* wird überprüft, ob für den arteriellen und den venösen Kanal die Anzahl der zu mittelnden Messzyklen erreicht wurde. Wurde noch nicht die notwendige Anzahl erreicht, so wird der State *state\_readysample* angesprungen. In diesem State wird der Ausgang *readysample\_o* gesetzt und benachrichtigt somit das übergeordnete Steuermodul, dass ein Laufzeitwert erfolgreich zwischengespeichert wurde. Danach beginnt der Zyklus des Wartens auf einen neuen Laufzeitwert wieder von vorne, indem in den State *state\_waitsample* gesprungen wird.

Wurde die notwendige Anzahl der Laufzeiten erreicht, werden in den aufeinanderfolgenden States *state\_divideart* und *state\_divideven* die aufsummierten Laufzeiten durch die Anzahl der zu mittelnden Messzyklen dividiert. Diese Division wird durch Schieben der Bits in den Summenregistern um den Parameter *meancount* erreicht.

Danach geht das Modul in den State *state\_complete* über und setzt sein Ready-Signal. Hiernach wartet das Modul in dem initialen State *state\_init* auf das Start-Signal.

Die Mittelung der Laufzeiten erfolgt in der vorliegenden Implementierung über

64 einzelne Laufzeiten. Jeder Kanal liefert eine neue Laufzeit im Abstand von einer Millisekunde. Da die Mittelung durch Schieben von Bits realisiert ist, kann der Mittelwert nur über  $2^x$  Werte gebildet werden. In den Anforderungen ist eine minimale Aktualisierungsrate der Laufzeiten von  $100ms$  gefordert. Eine Mittelung über 128 Werte würde diese Anforderung verletzen, die nächst kleinere Anzahl der Mittelungen beträgt 64. Daher wurde dieser Wert als Anzahl der Mittelungen gewählt.

#### 4.4.7. Teilmodul Laufzeitumrechnung (*index2time*)

Die bisherigen Berechnungen berücksichtigen nicht die Abtastzeit, in der die Samples vorliegen. Die Ergebnisse beziehen sich auf den Sampleindex, an dem der Nulldurchgang auftritt. Um die endgültige Ultraschall-Laufzeit zu errechnen, muss der Sampleindex mit der Abtastzeit multipliziert werden.

Das Modul *index2time* rechnet die Sampleindizes in einen Zeitwert um. Als Parameter nimmt das Modul die gemittelten arteriellen (*timeindexart\_i*) und venösen (*timeindexven\_i*) Sampleindizes entgegen. Zur Umrechnung wird der Parameter *timeconst\_i* benötigt. Dieser Parameter bestimmt die Zeitkonstante, mit der die Sampleindizes multipliziert werden. Das Format der Zeitkonstante ist ein Festkommawert mit 6bit Länge, wovon 5bit dem ganzzahligen Anteil und 1bit dem Nachkommaanteil entsprechen. In den weiteren Verarbeitungseinheiten wird der ganzzahlige Anteil als Zeitwert mit der Basis  $1\ ns$  interpretiert. Es ist also möglich, die Sampleindizes mit Zeitkonstanten von  $0\ ns$  bis  $31,5\ ns$  in  $0,5\ ns$  Schritten umzurechnen.

Das Modul stellt die errechneten arteriellen und venösen Laufzeiten aufgeteilt in einen 16bit ganzzahligen Anteil und einen 10bit Nachkommaanteil zur Verfügung.

Das Modul besitzt Schnittstellen zur Verwendung der ALU. Diese werden in dem aktuellen Softwarestand jedoch nicht genutzt, da die Wortbreite der ALU für die hier genutzten Operationen nicht ausreicht.

Das Modul wartet zunächst im State *state\_init* auf das Start-Signal. Wurde das Start-Signal gegeben, so wird das Ready-Signal zurückgesetzt und die temporären Summenregister gelöscht. Danach werden im State *state\_reg* die Parameter in lo-



kalen Registern zwischengespeichert und der Zähler *bitcount* mit der Anzahl der Vorkommastellen von *timeconst* vorgeladen.

Danach wird im State *state\_shiftloop* überprüft, ob der Zähler *bitcount* den Wert 0 erreicht hat. Hat der Zähler noch nicht 0 erreicht, so wird das Register *bcount* mit dem um den Wert 1 dekrementierten Zählerstand geladen und in den State *state\_shiftleft* gesprungen.

In dem State *state\_shiftleft* wird überprüft, ob die Stelle von *timeconst*, auf die der Zähler zeigt, eine logische 1 enthält. Ist dies der Fall, so werden die Werte der Sampleindizes um *bcount* Bits nach links geschoben. Dies entspricht einer Multiplikation mit  $2^{bcount}$ . Das Ergebnis der Multiplikation wird in den Registern *artsum* und *vensum* aufsummiert. In dem State *state\_checkloop* wird überprüft, ob der Bitzähler am Ende angelangt ist. Sofern dies zutrifft, springt das Modul in den State *state\_complete* und setzt sein Ready-Signal. Ist der Zähler noch nicht am Ende angelangt, wird der Zähler um den Wert 1 dekrementiert und springt wieder in den State *state\_shiftloop*.

Diese Operation entspricht der schrittweisen Multiplikation der Vorkommastellen von *timeconst* mit den Sampleindizes.

Hat der Bitzähler *bitcount* im State *state\_shiftloop* den Wert 0 erreicht, so wird der State *state\_shiftright* angesprungen.

In diesem State wird überprüft, ob das Nachkommabit von *timeconst* gesetzt ist. Ist dies der Fall, so werden die Sampleindizes um 1bit nach rechts geschoben und auf die Summenregister addiert. Danach wird der State *state\_checkloop* angesprungen.

Diese Operation entspricht der Multiplikation der Sampleindizes mit dem Faktor 0,5.

#### 4.4.8. Integration der Teilmodule Berechnung

Die oben beschriebenen Teilmodule

- *sigproc*
- *meanshots*

- *index2time*

wurden zu einem Berechnungsmodul *calculationmain* zusammengefasst. Das Teilmodul *alucore* wurde ebenfalls in dieses Modul integriert.

Die Koordination der Teilmodule übernimmt das Steuermodul *sigsequencecontroller*.

Auch hier wurde auf eine Darstellung des Quelltextes verzichtet, da es sich um die reine Verknüpfung der Elemente handelt. Eine Strukturskizze des Gesamtmoduls ist in Abbildung 4-23 aufgeführt.

Auch in diesem Modul sind die Teilmodule wiederum in einer Verarbeitungskette angeordnet. Die Ergebnisse des Teilmoduls *sigproc* werden an das Teilmodul *meanshots* als Eingangswerte weitergegeben. Die Ergebnisse aus *meanshots* werden wiederum an das Teilmodul *index2time* weitergeleitet. Das Ergebnis von *index2time* entspricht dem Gesamtergebnis der Berechnung und wird als Ausgang des Gesamtmoduls *calculationmain* an die nächsthöhere Modulschicht weitergegeben.

Das Modul *sigproc* hat als einziges Modul in der Verarbeitungskette Zugriff auf den Sampledatenspeicher. Daher ist der Adress- und Datenbus des Sampledatenspeichers direkt auf dieses Modul geführt.

Damit jedes Teilmodul auf die ALU zugreifen kann, wird das Teilmodul *alucore* über den Multiplexer *alumux* auf das gerade arbeitende Teilmodul geschaltet.

Die Teilmodule benötigen jeweils eigene konstante Parameter. Diese Parameter sind in dem Modul *algocfg* definiert (siehe dazu den Quelltext in Anhang B.3.9). Die Ausgänge dieses Moduls sind an die entsprechenden Parametereingänge der Teilmodule geführt.

Neben den allgemeinen Steuersignalen werden die Signale *newsample* und *artven* von dem Berechnungsmodul verwendet. Das Signal *newsample* wird von der Ultraschallimpulserzeugung gesetzt, wenn neue Abtastwerte vorliegen. Ob es sich dabei um die Daten des arteriellen oder venösen Kanals handelt, wird über das Signal *artven* angezeigt.

Da in dem Teilmodul *meanshots* die Mittelung der Laufzeiten getrennt nach arteriellem und venösem Kanal durchgeführt wird, benötigt dieses Modul die Infor-



mationen aus dem Signal *artven*. Daher wird dieses Signal direkt in das Modul *meanshots* geführt.

Die Verarbeitungskette wird von dem Steuermodul *sigsequencecontroller* koordiniert. Der Quelltext des Steuermoduls ist in Anhang B.3.8 aufgeführt.

Bekommt das Steuermodul das Start-Signal, so werden alle Start-Signale für die Teilmodule sowie der Fehlercode zurückgesetzt. Da die ALU nur aus dem Modul *sigproc* verwendet wird, wird der Multiplexer bei der Initialisierung einmalig auf dieses Teilmodul geschaltet.

Zunächst wird das Teilmodul *meanshots* gestartet und solange gewartet, bis neue Ultraschall-Empfangsdaten vorliegen (Zeile 159 - 177).

Sind neue Daten vorhanden, so wird das Modul *sigproc* gestartet und so lange gewartet, bis die Ausführung des Moduls beendet wurde (Zeile 179 - 197).

Der Fehlercode des Moduls *sigproc* wird gespeichert und auf den Fehlercodeausgang des Gesamtmoduls ausgegeben. Danach wird über das Signal *start\_meansample* das Teilmodul *meanshots* angewiesen, den aus dem Modul *sigproc* berechneten Sampleindex zu bearbeiten (Zeile 199 - 210).

Es wird solange gewartet, bis das Modul *meanshots* das Signal *readymeansample* setzt. Wurde das Signal gesetzt, so wird überprüft, ob das Modul *meanshots* genügend Messzyklen verarbeitet hat, um einen Mittelwert zu bilden. Wurden genügend Messzyklen verarbeitet, setzt *meanshots* ebenfalls das Signal *readymeansample*. Sollte dies nicht der Fall sein, so wird wieder in den State *state\_waitforsignal* zurückgesprungen und wieder auf neue Ultraschall-Empfangsdaten gewartet (Zeile 212 - 227).

Wenn das Signal *readymeansample* gesetzt wurde, wird das Modul *index2time* gestartet und auf das Ende der Berechnungen dieses Moduls gewartet (Zeile 229 - 247). Nach dem Ende der Berechnungen durch *index2time* wird das Ready-Signal des Gesamtmoduls gesetzt und das Modul springt wieder in den State *state\_init* und wartet auf sein Start-Signal.

#### 4.4.9. Teilmodul Ultraschallimpulserzeugung

Die Aufgabe der Ultraschallimpulserzeugung ist es, die Sendeimpulse im Zeitraster von  $500\ \mu\text{s}$  zu generieren, den A/D-Wandler auf den arteriellen oder den venösen Kanal umzuschalten und die Daten aus dem A/D-Wandler in den Sampledatenspeicher zu schreiben.

Die Ultraschallimpulserzeugung wurde bereits in gleicher Form in dem FPGA der Originalschaltung implementiert und getestet.

Der Schaltplan des Moduls wurde in die zwei Teilmodule

- *shotcontroller* (siehe Anhang B.3.10)
- *shotsync* (siehe Anhang B.3.11)

aufgeteilt.

Das Teilmodul *shotsync* sorgt dafür, dass der 80 MHz-Systemtakt und die Signale für den arteriellen und venösen Sendeimpuls über gleiche Signalwege geführt werden. Die Logikfunktionen wurden in der gleichen Logikzelle innerhalb des FPGA platziert. Somit ergibt sich für die Signale ein annähernd gleiches Laufzeitverhalten.

Der durch die Logik des Moduls *shotsync* geleitete Systemtakt wird auf einen Ausgangspin des FPGA gelegt und dem A/D-Wandler als Taktsignal zugeführt. Zusätzlich wird der Takt wieder über einen Eingangspin dem FPGA zugeführt. Mit diesem Taktsignal wird auch das Modul *shotcontroller* getaktet.

Innerhalb des Moduls *shotcontroller* wird der 80 MHz-Takt mit Hilfe des T-FlipFlops *inst* auf 40 MHz heruntergetaktet. Dieser 40 MHz Takt betreibt den 16bit Zähler *inst21*. Dieser Zähler ist als Modulo-Zähler ausgeführt und beginnt bei dem Zählerstand 40100 wieder von vorne. Über den globalen Reset-Eingang kann der Zähler asynchron zurückgesetzt werden.

Der Ausgang dieses Zählers ist an die Komparatoren *inst6* bis *inst11* angeschlossen. Diese Komparatoren vergleichen den aktuellen Zählerstand mit einem Vergleichswert. Der Zählerstand entspricht dabei verschiedenen Zeitpunkten.

Zum Zeitpunkt  $t = 0\mu s$  (bzw.  $t = 1ms$  nach dem ersten Einschalten) spricht der Komparator *inst6* an und erzeugt den Sendeimpuls für den arteriellen Ultraschallsender. Der Sendeimpuls wird durch das D-FlipFlop *inst22* auf Low-Pegel gehalten. *inst6* sorgt über das ODER-Glied *inst15* dafür, dass die FlipFlops *inst16* und *inst17* durchschalten und den 10bit-Zähler *inst24* starten. Dieser Zähler generiert direkt die Adressdaten für den Sampledatenspeicher und läuft mit dem Systemtakt von 80 MHz. Das 80 MHz-Taktsignal wird über das NICHT-Glied *inst14* invertiert und steuert die Schreibfreigabe für den Sampledatenspeicher an.

Nach  $t = 10\mu s$  spricht der Komparator *inst10* an und setzt über die ODER-Verknüpfung *inst30* die FlipFlops *inst16* und *inst17* zurück, die wiederum den Adresszähler *inst24* stoppen. Ebenso wird das FlipFlop *inst29* gesetzt. Dieses FlipFlop benachrichtigt über das Signal *newsample* die übrigen Teilmodule, dass ein neues Ultraschall-Empfangssignal aufgenommen wurde. Zurückgesetzt wird dieses FlipFlop von dem Modul *calculationmain*.

Nach  $t = 30\mu s$  wird über den Komparator *inst7* das D-FlipFlop *inst22* und somit auch der Sendeimpuls zurückgesetzt. Ebenfalls wird der Adresszähler *inst24* zurückgesetzt und das T-FlipFlop *inst3* umgeschaltet. Dieses FlipFlop generiert das Signal *artvensel*. Dieses Signal wird über einen Ausgangspin des FPGA herausgeführt und steuert direkt den Eingangsmultiplexer des A/D-Wandlers an. Das Modul *calculationmain* nutzt ebenfalls dieses Signal um zu bestimmen, welcher Kanal ausgelesen wurde.

Der Ablauf ab  $t = 500\mu s$  ist ähnlich zu dem vorgestellten Ablauf, weswegen an dieser Stelle nicht näher darauf eingegangen wird.

#### 4.4.10. Teilmodul Sampledatenspeicher (samplemem)

Der Sampledatenspeicher wurde aus der Herstellerbibliothek eingebunden. Es wurde das RAM-Objekt *lpm\_ram* verwendet. Dieses Modul wurde auf eine Wortbreite von 16bit und eine Größe von 1024 Worten parametrisiert. Der Speicher arbeitet asynchron, daher werden die Takteingänge *rdclk* und *wrclk* nicht verwendet.

#### 4.4.11. Teilmodul SPI-Datenübertragung (*spi*)

Das Modul *spi* implementiert die Schnittstelle zwischen dem SPI-Datenpuffer *dprbuf* und der physikalischen SPI-Schnittstelle.

Das Modul wurde in VHDL implementiert. Der Quelltext ist im Anhang B.3.12 aufgeführt.

Der Ablauf der SPI-Kommunikation verläuft asynchron zur Ultraschall-Laufzeitberechnung, daher verfügt das Modul nicht über die beschriebene Zustandsautomatenstruktur.

Nach außen hin stellt sich das Modul als ein acht 16bit-Worte großer Sende- und Empfangspufferspeicher dar.

Da in der vorliegenden Implementierung keine Daten außer dem Synchronisationswort aus dem SPI-Interface in die Ultraschallelektronik eingelesen werden, wird nur der Sendepuffer genutzt.

Der Sende- und Empfangspuffer besteht aus zwei RAM-Blöcken, die von der Bibliotheksfunktion *lpm\_ram* abgeleitet wurden. Der Speicher wurde auf eine Größe von acht 16bit Worten parametrisiert. Der Speicher arbeitet synchron.

Die Puffer für die beiden Datenrichtungen wurden in dem Modul *dprbuf* zusammengefasst und in das Modul *spi* als Komponente eingebunden.

Die von den übergeordneten Systemen empfangenen Daten werden in das 16bit-Schieberegister *spirxshift* mit jeder positiven Taktflanke des SPI-Taktsignals hineingeschoben (Zeile 191 - 199). Das Schieberegister ist jedoch nur aktiviert, wenn das Enable-Signal *frx* Low-Pegel führt. Ein Löschen des Inhalts des Schieberegisters ist über das Signal *reset\_spirxshift* möglich.

Der Inhalt des Schieberegisters wird auf das 16bit-Register *spirxreg* geführt, das bei einer positiven Flanke des Enable-Signals den Wert aus dem Schieberegister übernimmt. Zu dem Zeitpunkt der positiven Flanke von *frx* wurde ein komplettes Datenwort eingelesen.

Die zu sendenden Daten werden aus dem Sendepuffer bei jeder negativen Flanke des *ftx*-Signals in das Sendeschieberegister *spitxshift* übernommen. Die Daten werden mit jeder positiven Flanke der SPI Taktleitung seriell aus dem Schieberegister transferiert.

Der Wortzähler *spiwordcounter* zählt mit jeder positiven Flanke des *frx*-Signals einen Schritt weiter und adressiert damit das Datenwort im Sendepuffer, das als nächstes übertragen wird (Zeile 279 - 287).

Da die SPI-Datenübertragung nicht sicherstellt, wann das übergeordnete System Datenpakete erwartet, wird das Synchronisationswort des übergeordneten Systems ausgenutzt, um den Wortzähler zurückzusetzen. Hierzu wird der Ausgang des Empfangsregisters auf das Datenwort 0xA5A5 überprüft (Zeile 237). Wurde das Datenwort 0xA5A5 empfangen, wird das Signal *reset\_spirxshift* gesetzt. Dieses Signal setzt den Wortzähler und die Schieberegister zurück.

#### 4.4.12. Teilmodul SPI-Datenpuffer (*spicntrl*)

Das Teilmodul SPI-Datenpuffer schreibt die ermittelten Ultraschall-Laufzeiten in den SPI-Datenpuffer hinein.

Das im vorigen Abschnitt beschriebene Modul *spi* wurde eingebunden und die Steuer- und Datenleitungen der SPI-Schnittstelle herausgeführt.

Der Quelltext des Moduls ist in Anhang B.3.13 aufgeführt.

Wird die Abarbeitung des Moduls durch das Start-Signal im State *state\_init* gestartet, so werden zunächst das Ready-Signal und der Fehlercode zurückgesetzt. Ebenfalls wird der Zähler *spiaddrcount* zurückgesetzt. Dieser Zähler adressiert den SPI-Datenpuffer.

Im nächsten State *state\_setwrdata* wird der 16bit-Datenbus des SPI-Datenpuffers je nach Stand des Adresszählers mit den zu sendenden Daten vorbesetzt und die Schreibfreigabe *spiwren* für den Datenpuffer gesetzt.

Daraufhin wird im folgenden State *state\_checkwriteend* die Schreibfreigabe wieder zurückgenommen. Hat der Adresszähler noch nicht alle Datenpufferadressen durchgezählt, wird er inkrementiert und erneut der State *state\_setwrdata* angesprungen. Wurde jedoch das Ende des Datenpuffers erreicht, springt das Modul in den State *state\_complete* und setzt das Ready-Signal. Daraufhin verweilt das Modul wieder in dem initialen State *state\_init*.



#### 4.4.13. Gesamtstruktur der FPGA-Software (usdsp)

Die beschriebenen Module wurden zu einer Gesamtstruktur zusammengefasst. Die Struktur wurde als Schaltbild entworfen. Sie ist im Anhang B.3.14 aufgeführt.

Die Teilmodule

- Ultraschallimpulserzeugung (bestehend aus *shotcontroller* und *shotsync*)
- Sampledatenspeicher (*samplemem*)
- Berechnung der Laufzeit (*calculationmain*)
- SPI-Datenübertragung (*spicntrl*)

wurden in einer Verarbeitungskette angeordnet. Ebenfalls wurden alle externen Schnittstellen in diesem Modul an entsprechende Ein- und Ausgangspins des FPGAs geführt.

Das Berechnungsmodul ist nur fähig, mit einer Taktfrequenz von 20 MHz zu arbeiten. Daher wurde der Taktteiler *clockdiv* eingefügt, der den 80 MHz Systemtakt auf 20 MHz herunterteilt.

Die Koordination der Module untereinander erfolgt über das Steuermodul *maincontroller*.

Der Quelltext des Steuermoduls ist in Anhang B.3.15 aufgeführt.

Das Modul setzt zunächst im State *state\_init* alle Start-Signale zurück. Danach wird im State *state\_startcalc* das Start-Signal für das Berechnungsmodul *calculationmain* gestartet.

Im State *state\_waitcalc* wird solange gewartet, bis *calculationmain* sein Ready-Signal setzt.

Danach wird im State *state\_startspi* das SPI-Datenübertragungsmodul *spicntrl* gestartet. Hiernach wird wiederum im State *state\_waitspi* auf das Ready-Flag des Modul *spicntrl* gewartet. Nachdem das Ready-Signal gesetzt wurde, beginnt der gesamte Zyklus erneut durch Springen in den State *state\_init*.

## 4.5. Test der Teilmodule

Durch die beschriebene Architektur der Teilmodule war es möglich, diese Module unabhängig voneinander in einer Testumgebung zu testen.

Der Test der Module erfolgte hierbei in der Simulationsumgebung der Designsoftware Quartus II. Diese Simulationsumgebung arbeitet auf der Signalebene, d.h. es werden Signalmuster auf die Eingänge gelegt. Der Simulator simuliert dann die Antwort der Ausgänge auf die angelegten Signalmuster.

Zum Test jedes Teilmoduls wurde das jeweilige Modul in ein eigenständiges Projekt geladen und die Modulanschlüsse direkt an Ein- und Ausgänge gelegt.

Um die Teilmodule der Signalverarbeitungskette zu testen, war es nötig, diesen Modulen das ALU-Modul und den Sampledatenspeicher zur Verfügung zu stellen.

Damit die Module mit echten Signaldaten getestet werden konnten, wurde eine spezielle Version des Sampledatenspeichers generiert. Diese Version wurde als ROM-Speicher deklariert und der ROM-Inhalt mit den Sampledaten aus der OCTAVE-Simulation vorbelegt.

Die Modulparameter sowie die Steuersignale wurden direkt in der Simulation als Signalmuster an die Eingänge gelegt.

Durch die Simulation war es möglich, ein Fehlverhalten der Teilmodule zu erkennen. Da jedoch nur Ein- und Ausgänge in der Simulation berücksichtigt werden, konnten keine Signale innerhalb eines Moduls beobachtet werden.

Um dennoch Signale innerhalb eines Moduls beobachten zu können, wurde aus jedem Teilmodul ein *Debug*-Bus herausgeführt. Die inneren Signale konnten wahlweise auf den Debug-Bus gelegt werden und waren somit auch in der Simulation zugänglich.

## 5. Realisierung der Hardware

Ein großer Teil des Hardwareentwurfs konnte aus dem bereits vorhandenen System wiederverwendet werden. Die Schaltpläne wurden mit Hilfe der Designsoftware INTEGRA erstellt. INTEGRA ermöglicht es, einerseits die Eingabe von Schaltplänen und andererseits das komplette Layout der Platine durchzuführen.

Nach der Eingabe der Schaltpläne wurden die Daten an eine Mitarbeiterin von Fresenius Medical Care weitergegeben, die das Layout für die Platine erstellte und zur Fertigung der Platinen an eine externe Firma weitergab.

Der grundlegende Aufbau der Hardware ist in Abbildung 5-24 wiedergegeben.

Im folgenden werden die Komponenten und ihre Funktion vorgestellt.

### 5.1. Versorgung Sendeimpulserzeugung

Zur Anregung der sendeseitigen Piezoelemente ist eine Impulsamplitude von  $-47\text{ V}$  erforderlich. Diese Spannung wird mit Hilfe des Schaltreglers IC3 (Schaltbild 1/ D,E,F-1,2,3) vom Typ LM3478 und seiner Peripherie aus dem 24 V-Versorgungszweig erzeugt.

Die 24 V werden dem Schaltregler jedoch nicht direkt zugeführt, sondern über eine Aktivierungslogik bestehend aus dem NOR-Gatter IC7 sowie den Transistoren T4 und T5 (Schaltbild 1/ C,D-1,2,3). Diese Aktivierungslogik sorgt dafür, dass die 24 V Versorgungsspannung nur an den Schaltregler geführt wird, wenn die externen Signale *US\_IMPOFF\_AR* sowie *US\_IMPOFF\_SR* logisch 0 entsprechen. Durch diese Aktivierungslogik ist es möglich, dass die übergeordneten Systeme den Ultraschallsender außer Kraft setzen können und keine Energie aus dem Sender zu dem Patienten zugeführt wird. Die 24 V Versorgung wird über den Pufferkondensator C18 (Schaltbild 3/ A,B-1,2) von der Dialysemaschine zugeführt.

Die über C16 gepufferte Sendeimpulsspannung wird über die Widerstände R37 und R61 an die arterielle und venöse Sendeimpulserzeugung geleitet.

Zusätzlich wird die Sendeimpulsspannung an den Doppel-Operationsverstärker IC5 (Schaltbild 1/ D,E,F-7,8) geführt. Der OP ist als Komparator geschaltet und gibt einen logischen 1-Pegel ab, wenn die Schaltreglerspannung nicht im Bereichs-




Abbildung 5-24: Komponenten der Hardware

fenster von ca. -47 V liegt. Die Ausgangssignale des OP werden auf das NOR-Glied IC12 (Schaltbild 1/B,C-2,3) geführt, um die OP-Signale TTL-kompatibel zu machen und um das Signal zu invertieren. Die Signale *US\_VENIMP\_AR(SR)* sowie *US\_ARTIMP\_AR(SR)* ermöglichen den übergeordneten Systemen die Überwachung der korrekten Funktion des Schaltreglers.

## 5.2. Sendeimpulserzeugung

Die Sendeimpulserzeugung ist für die arterielle und venöse Seite identisch aufgebaut, weswegen hier nur die arterielle Seite beschrieben wird.

Das Ansteuersignal *fpga\_imp\_art* aus dem FPGA wird über den Transistor T8 (Schaltbild 1 / A-1,2) invertiert und auf TTL-Pegel gebracht.

Dieses Signal *send\_imp\_art* wird auf das Gate des FET T10 (Schaltbild 1/ F-4) geleitet. Ist *fpga\_imp\_art* logisch 1, so wird *send\_imp\_art* logisch 0. Der FET T10 sperrt und die -47 V-Spannung aus dem Schaltregler wird über eine Umverschaltung aus Zenerdioden, die sicherstellen, dass die Spannung -47 V nicht überschreitet, auf die Ausgangsbuchse X7 und damit dem Sendepiezoelement zugeführt. Ist *fpga\_imp\_art* logisch 0, so zieht T10 die -47 V-Spannung nach Masse und das Piezoelement wird nicht mehr versorgt.

Eine Abschwächung des Sendeimpulses auf -33 V kann über das Signal *fpga\_test\_amp\_art* erreicht werden. Das Signal wird über das NOT-Gatter IC12 (Schaltbild 1/C-1) auf TTL-Pegel gebracht und invertiert. Das invertierte Signal *send\_test\_amp\_art* wird dem FET T3 zugeführt. Ist der FET T3 durchgeschaltet (*fpga\_test\_amp\_art* ist logisch 0), so greift die Zenerdiode D10 und begrenzt die Ausgangsspannung.

## 5.3. Eingangssignalaufbereitung und A/D-Wandler

Die von den Piezoelementen empfangenen Ultraschallsignale werden über Koaxleitungen an die Eingangsbuchsen X5 und X6 geführt. Die Signaleingänge sind über Anpassungsglieder an den Multiplexer IC1 (Schaltbild 1/ A,B,C-4,5,6) vom Typ MAX4310 angeschlossen. Dieser Multiplexer beinhaltet ebenfalls eine Verstärkerstufe, die das schwache Eingangssignal von ca.  $U_{SS} = 200 \text{ mV}$  auf  $U_{SS} = 1 \text{ V}$  ver-

stärkt. Die Auswahl des Eingangskanals erfolgt über die Signalleitung *rec\_chsel*. Dieses Signal wird aus dem vom FPGA kommenden Signal *fpga\_rec\_chsel* über das NOT-Gatter IC12 abgeleitet. IC12 sorgt hierbei wieder für die Pegelanpassung von der 3.3 V IO-Spannung des FPGA auf den benötigten TTL-kompatiblen 5 V-Pegel. Führt *fpga\_rec\_chsel* H-Pegel, so wird der arterielle Kanal ausgewählt, anderenfalls der venöse Kanal.

Die Versorgung des Multiplexers wird über die Pufferschaltung DR2 und C14 (Schaltbild 3/ B-2) aus der 5 V-Versorgung des Systems abgeleitet.

Das ausgewählte und verstärkte Eingangssignal wird an den A/D-Wandler IC4 (Schaltbild 1/ B,C-7,8) vom Typ AD9283 geführt.

Der A/D-Wandler wandelt das Eingangssignal mit einer Abtastrate von 80 MHz in ein digitales Signal mit einer Wortbreite von 8 bit. Das Taktsignal wird von dem FPGA bereitgestellt.

Der Datenbus des A/D-Wandlers wird direkt an den FPGA geführt.

Der A/D-Wandler benötigt zwei getrennte Versorgungsspannungen von jeweils 3.3 V. Die Versorgungsspannung für den Analogteil wird mit den Pufferelementen DR1 und C17 (Schaltbild 3/ D-2) aus der 3.3 V-Versorgung des Systems abgeleitet.

Die Versorgungsspannung für den digitalen Teil wird direkt aus der über den Kondensator C38 (Schaltbild 3/ D-1) gepufferten 3.3 V-Versorgung des Systems bereitgestellt.

## 5.4. Systemtaktgenerator

Der Takt des Systems beträgt 80 MHz. Um die eingangs erwähnte Jitterabweichung von  $\pm 200$  ps zu erreichen, ist es notwendig, dass ein spezieller Quarzoszillator zum Einsatz kommt. Dieser Quarzoszillator Q1 (Schaltbild 2/ F-2) der Firma FOQ wird aus der 3.3 V Versorgungsspannung des Systems gespeist und erzeugt ein 80 MHz-Rechtecksignal. Dieser Takt wird zum einen an den Takteingang des FPGA und zum anderen an den A/D-Wandler geführt. Q2 ist ein Dummy-Bauelement welches die spätere Verwendung eines Quarzes mit anderer Bauform in der Schaltung erlaubt.

## 5.5. Steuer- und Verarbeitungseinheit

Die bisher genannten Schaltungskomponenten konnten direkt in das neue System übernommen werden, der folgende Teil musste jedoch neu entworfen werden.

Aufgrund des Bedarfs an Logikelementen der FPGA-Software von ca. 4000 LEs wurde das FPGA EP1K100QC208-3 von Altera ausgewählt, das eine Kapazität von 5000 LEs besitzt.

Dieses FPGA ersetzt den in der Originalhardware vorhandenen FPGA EP1K10 sowie den DSP mitsamt seiner Peripheralschaltung wie Speicher und Busdekoder.

Der FPGA besitzt die Möglichkeit, die IO-Signalanschlüsse, bis auf wenige für Sonderfunktionen reservierte Anschlüsse, frei zu belegen. Die Belegung der Anschlüsse wurde so gewählt, dass die Leiterbahnführung möglichst kurz zu den anderen Komponenten verlaufen kann.

Die Belegung der frei programmierbaren Anschlüsse des FPGA (IC 8) ist in Schaltbild 5 zu sehen. Das Taktsignal des 80 MHz Oszillators wird an den reservierten Takteingang Pin 79 geführt.

Das Reset-Signal des übergeordneten Systems ist an den nur als Eingang nutzbaren Pin 78 angeschlossen.

Die LEDs D11-D13 (Schaltbild 5 / F-1) können von dem FPGA zu Kontrollzwecken angesteuert werden. Ebenso wurden 17 Datenleitungen von dem FPGA auf die Steckerleiste X1 geführt, die für Debugging-Zwecke frei verwendbar sind.

Das FPGA kommuniziert über SPI-Schnittstellen mit dem übergeordneten System. Es wurden drei unabhängige SPI-Kanäle vorgesehen (*US\_SPI*, *SPI2* sowie *SPI3*). Diese SPI-Signalleitungen werden auf den Systemsteckverbinder X2 geführt.

Der FPGA wird mit zwei Versorgungsspannungen betrieben. Der Logikkern benötigt eine Versorgungsspannung von 2.5 V, während die Spannung für die IO-Leitungen 3.3 V beträgt. Die Versorgung wird über mehrere Punkte in den FPGA eingespeist. Jeder Einspeisungspunkt muss dabei mit Pufferkondensatoren von jeweils 10 nF und 100 nF gepuffert<sup>9</sup> werden, da Schaltvorgänge im FPGA kurze Spannungseinbrüche auf den Versorgungsleitungen zu Folge haben. Die Verschal-

---

<sup>9</sup>einige Hinweise zur korrekten Pufferung sind in [8] aufgeführt

tung der Pufferkondensatoren an den FPGA-Versorgungseingängen ist im Schaltbild 2/ C,D,E,F-4,5,6,7,8 zu sehen.

## 5.6. FPGA-Konfigurationsspeicher

Die Konfiguration des FPGA<sup>10</sup> wird in dem Konfigurationsspeicher IC11 (Schaltbild 2/ C-2,3) vom Typ EPC2 gespeichert.

Der Speicher wird über die seriellen Konfigurationsleitungen des FPGA ausgelesen und über eine externe JTAG-Schnittstelle, die ebenfalls auf den Systemsteckverbinder X2 geführt ist, programmiert.

Optional ist es möglich, dass das FPGA direkt von den übergeordneten Systemen programmiert werden kann. Um die Konfigurationsquelle zwischen dem Konfigurationsspeicher und den externen Konfigurationsleitungen umzuschalten, wurden die Jumper J2-J6 vorgesehen.

Die JTAG-Schnittstelle ist als Kette zwischen FPGA, dem Konfigurationsspeicher und dem übergeordneten System geschaltet. Somit ist es auch möglich per JTAG mit dem FPGA zu kommunizieren, um z.B. direkt den Pegel von einzelnen IO-Anschlüssen abzufragen. Damit die Kette nicht unterbrochen wird, falls der Konfigurationsspeicher fehlt, dient der Jumper J1 als Brücke.

## 5.7. Platinenlayout

Die Bauelemente wurden zunächst mit Hilfe des Layout-Moduls der Software INTEGRAL auf der vorgegebenen Platinengröße von 110 mm x 60 mm vorplatziert.

Besonderes Augenmerk wurde hierbei auf die exakte Platzierung des Systemsteckverbinder X2 gelegt. Die Bauelemente wurden nach ihren Funktionsgruppen angeordnet.

Die Platzierung der Elemente Quarzoszillator, FPGA und A/D-Wandler wurde so gewählt, dass die Verbindungsstrecken der Elemente Oszillator - FPGA und FPGA - A/D-Wandler sehr kurz gehalten werden konnten. Der Debugstecker X1 wurde so platziert, dass er auch im eingebauten Zustand der Platine leicht zugänglich

---

<sup>10</sup>weitergehende Information zur Konfiguration sind in [9] verzeichnet



ist.

Nachdem die Vorplatzierung vollzogen wurde, konnte die Platine von einer FMC-Mitarbeiterin layoutet werden. Es stellte sich heraus, dass ein vierlagiger Aufbau der Platine genügt, um alle Leiterbahnen zu berücksichtigen.

Nachdem das Layout fertiggestellt wurde, konnte die Platine an einen externen Fertiger zur Fertigung und auch Bestückung der Bauelemente übergeben werden.

## 6. Inbetriebnahme der Soft- und Hardware

### 6.1. Inbetriebnahme der Hardware

Es wurden fünf Platinen von dem externen Fertiger erstellt. Das Ergebnis ist in Abbildung 6-25 zu sehen.




Abbildung 6-25: bestückte Platine

Zunächst wurden die Platinen visuell auf ihre korrekte Bestückung und auf eventuell fehlerhafte Lötstellen überprüft. Diese visuelle Überprüfung verlief erfolgreich.

Es erschien nicht sinnvoll, die Platine sofort in einem Dialysemaschinenaufbau in Betrieb zu nehmen, da hierbei viele externe Komponenten Einfluss auf den Betrieb der Schaltung nehmen könnten. Daher wurde eine Laborplatine aufgebaut, die es ermöglicht, die Ultraschallplatinen ohne externe Systeme in Betrieb zu nehmen.

Die Laborplatine ist in Abbildung 6-26 abgebildet.

Eine 68polige SMC-Sockelleiste wurde auf die Laborplatine gelötet, in der die Ultraschallplatine eingesteckt wird. Mehrere Spannungsregler auf der Laborplatine erzeugen aus einer 7.5 V Versorgungsspannung, die von einem Labornetzteil zur Verfügung gestellt wird, die Versorgungsspannungen für die Ultraschallplatine (2.5 V; 3.3 V und 5 V). Zusätzlich stellt das Labornetzteil eine 24 V Spannung für die Sendeimpulserzeugung bereit.




Abbildung 6-26: Aufbau der Laborplatine

Weiterhin wurden die JTAG-Konfigurationsleitungen und das SPI-Interface auf Pfofensteckerleisten geführt. Ein mit dem PC verbundenes JTAG-Konfigurationskabel kann direkt auf die JTAG-Pfofenleiste aufgesteckt werden.

Die Konfiguration des FPGAs auf der Ultraschallplatine erfolgt über einen EPC2-Konfigurationsspeicher, der über die externe JTAG-Schnittstelle programmiert wird. Daher wurden die Jumper J1 - J6 in die entsprechenden Positionen verbunden.

Zunächst wurde überprüft, ob das System über die JTAG-Schnittstelle konfigurierbar ist und der FPGA anläuft. Es wurde eine minimale FPGA-Software erstellt, welche die drei Debug-LEDs D11 - D13 ansteuert.

Mit einer in der Software Quartus II integrierten JTAG-Programmiersoftware wurde versucht, die FPGA-Software in den EPC2-Konfigurationsspeicher zu laden. Dieser Vorgang schlug zunächst fehl, da die JTAG-Programmiersoftware keine Verbindung mit dem JTAG-Bus herstellen konnte.

Eine naheliegende Fehlstellung der Jumper J1 - J6 konnte nach einer Überprüfung

ausgeschlossen werden.

Mit Hilfe eines Oszilloskops wurde der Signalweg auf dem JTAG-Bus verfolgt und dabei festgestellt, dass sich im Schaltplan der Ultraschallplatine ein Fehler eingeschlichen hatte und keine Verbindung der JTAG-Steuerleitungen zu dem System-schnittstellenstecker bestand.

Die Verbindungen wurden nachträglich mit WireWrap-Draht nachgezogen. Die Korrektur war erfolgreich und der EPC2-Baustein konnte über JTAG von dem PC programmiert werden. Ebenfalls war der FPGA in der Lage, die Konfiguration aus dem Konfigurationsspeicher zu laden. Das in der Testsoftware einprogrammierte Verhalten der Debug-LEDs wurde ausgeführt.

Im nächsten Testschritt wurde die in Abschnitt 4.4 entwickelte Software in das FPGA geladen. In der Software ist LED D11 so programmiert, dass sie ständig leuchtet; die LED D12 leuchtet, wenn der Algorithmus einen Fehlercode zurückgibt und LED D13 schaltet ihren Zustand um, wenn eine neue Ultraschalllaufzeit in das SPI-Interface übertragen wurde (regelmäßiges Blinken).

Die Software lief jedoch nicht an. Da die LED D11 aufleuchtete, konnte davon ausgegangen werden, dass die Konfiguration erfolgreich verlief.

Mit dem Oszilloskop wurde gemessen, ob der Ultraschallsendeimpuls erzeugt wurde. Auch der Sendeimpuls blieb aus, der Schaltregler generierte jedoch aus der 24 V Versorgung die -47 V Sendeimpulsspannung.

Nun lag die Vermutung nahe, dass der Quarzoszillator kein Taktsignal erzeugt. Daher wurde am Ausgang des Oszillators das Taktsignal gemessen. Das Signal war vorhanden; daraufhin wurde das Taktsignal direkt am Takteingang des FPGA gemessen. Hier erschien das Taktsignal nicht mehr. Das einzige Bauteil auf dem Signalpfad war der Widerstand R31. Nach dem Überbrücken des Widerstandes begann der FPGA, das Programm abzuarbeiten. Eine Untersuchung des Widerstandes ergab, dass entgegen dem Bestückungsplan ein Widerstand mit dem Wert 22 KOhm anstatt eines Exemplars mit dem Wert 220 Ohm eingesetzt wurde.

Eine Begutachtung der erzeugten Ultraschallsendeimpulse ergab, dass die Längen und Abstände der Sendeimpulse den Anforderungen entsprachen.



## 6.2. Inbetriebnahme der FPGA-Software

Zur Durchführung weiterer Untersuchungen war es notwendig, eine Ultraschallsensorstrecke zur Verfügung zu haben. Hierzu wurde ein bereits vorhandener experimenteller Aufbau verwendet, welcher aus einem Blutschlauchsystem mit den arteriellen und venösen Sensorpaaren besteht.

Der komplette Versuchsaufbau ist in Abbildung 6-27 ersichtlich.




Abbildung 6-27: Versuchsaufbau

Auf der linken Seite ist das Blutschlauchsystem mit der Ultraschallsensorstrecke zu sehen. In der Mitte befindet sich die Ultraschallplatine und auf der rechten Seite die Labornetzteile zur Spannungsversorgung.

Die Ultraschallsensorstrecke wurde mit Koaxialkabeln verbunden. Die Funktion der Ultraschallsender konnte leicht überprüft werden, da im Betrieb ein schwacher Pfeifton zu vernehmen ist.

Das Blutschlauchsystem wurde mit Wasser befüllt. Die Ultraschallauswertung erkannte kein gültiges Signal (LED D12 leuchtete permanent auf). Eine Messung des am Empfänger anliegenden Ultraschallsignals ergab jedoch ein sauber ausgesteuertes Signal. Dieses Signal lag aber nicht mehr hinter dem Multiplexer an. Eine

gleichzeitige Messung des Kanalauswahlsignals zeigte, dass dieses Signal invertiert war. Während der Messung des arteriellen Kanals wurde der venöse Kanal vom Multiplexer durchgeschaltet. Nach dem Einfügen eines Inverters in den Kanalauswahlzweig der FPGA-Software wurde der Fehler behoben und ein gültiges Signal erkannt.

Nun folgte der Test der SPI-Schnittstelle. Um diesen Test durchzuführen, wurde die Ultraschallplatine in einen Dialysemaschinenaufbau eingebaut. Hier zeigte sich der Fehler, dass die Ultraschallplatine zwar Daten lieferte, die gemessenen Laufzeiten jedoch im Bereich von mehreren Nanosekunden schwankten.

Da nur wenige Dialysemaschinenaufbauten vorhanden waren und die Analyse der Fehler sehr langwierig sein kann, wurde der oben beschriebene Laboraufbau mit einer C167 CPU-Karte erweitert. Es wurde ein kleines C-Programm geschrieben, das im zeitlichen Abstand von 100 ms die Ultraschalllaufzeiten aus der Ultraschallplatine ausliest, diese Daten in einen Speicher schreibt und zusätzlich die Laufzeiten vorformatiert auf einem Display ausgibt.

Die in den Speicher geschriebenen Ultraschalllaufzeiten konnten mit dem Debugger aus der Tasking-C167 Entwicklungsumgebung ausgelesen und grafisch dargestellt werden.

Laut Anforderungsliste werden die Laufzeiten in zwei 16-bit-Worten übertragen, ein 16-bit-Wort repräsentiert die Vorkommastellen der Laufzeit in Nanosekunden, das zweite 16-bit-Wort überträgt die Nachkommastellen. Von den 16-bit Nachkommastellen werden jedoch nur 10-bit genutzt. Diese 10-bit wurden allerdings in die Bitpositionen 15 - 6 hineinkodiert und nicht in die Bitpositionen 9 - 0. Nach der Korrektur der Kodierung der Nachkommastellen wurde festgestellt, dass die Laufzeiten innerhalb der geforderten Messgenauigkeit lagen.

Nachdem die Messgenauigkeiten die Anforderungen erfüllten, wurden Versuche durchgeführt, die das Verhalten der Ultraschallauswertung im Fehlerfalle untersuchen sollten. Hierzu wurden mehrere Szenarien untersucht:

- Es wurde Luft in das Schlauchsystem hineingepumpt
- Die Ultraschallempfänger (Sender) wurden abgekoppelt
- Die Ultraschallempfänger (Sender) wurden vertauscht

Bei allen Szenarien war die Schaltung in der Lage, den Fehler zu erkennen. Über das SPI-Interface wurden jedoch gültige Ultraschall-Laufzeiten übertragen, die aus der letzten fehlerfreien Messung stammen. Daher wurde die FPGA-Software so angepasst, dass bei einer fehlerhaften Messung die zu übertragende Laufzeit auf den Wert Null gesetzt wurde.

Weiterhin zeigte die Schaltung das Verhalten, dass, sobald eine Fehlersituation eintrat, dieser nicht mehr aufgehoben wurde. Nach einer Untersuchung der Fehlerbehandlungsroutine in der FPGA-Software wurde festgestellt, dass der Fehlercode, der den Fehlerzustand beschreibt, nicht wieder zurückgesetzt wurde. Nachdem der Fehlercode vor jedem neuen Messzyklus zurückgesetzt wurde, war die Schaltung in der Lage, nach dem Auftreten und Beheben eines Fehlerfalls wieder gültige Messungen zu liefern.

### 6.3. Untersuchung der geforderten Messgenauigkeit

Zur Bestimmung der Messgenauigkeit des Systems wurde der oben beschriebene Laboraufbau verwendet. Die Ultraschallsensorstrecke wurde mit Leitungswasser bei Zimmertemperatur durchströmt. Es wurden sowohl Messungen mit konstantem Wasserfluss als auch mit stehendem Wasser durchgeführt.

Die Ultraschall-Messwerte wurden im Abstand von 100 ms von der C167-CPU ausgelesen und in ein Datenfeld geschrieben, das 8000 Werte umfasste. Somit wurden die Ultraschall-Messwerte über einen Zeitraum von

$$8000 \times 100 \text{ ms} = 800 \text{ s} = 13 \text{ min}$$

erfasst.

Die in den Datenfeldern gespeicherten Messwerte wurden über den C167-Debugger CrossView in den PC ausgelesen und grafisch ausgewertet.

Betrachtet wird hier nur die Messung des arteriellen Kanals. Eine hier nicht näher erläuterte Überprüfung der Messergebnisse des venösen Kanals zeigten ein ähnliches Verhalten.

Zunächst wurde die Messung ohne Pumpfluss durchgeführt.

Abbildung 6-28 zeigt die grafische Auswertung der Messung über die komplette Messdauer von ca. 13 Minuten.




Abbildung 6-28: Laufzeit ohne Pumpfluss über 13 Minuten

Zu sehen ist hier ein annähernd lineares Absinken der Ultraschall-Laufzeit innerhalb des Messzeitraums.

Dieses lineare Absinken läßt sich dadurch erklären, dass das System nicht auf konstanter Temperatur gehalten wird. Das Leitungswasser erwärmt sich im Laufe der Zeit auf die Umgebungstemperatur. Das Wasser hat die Eigenschaft, dass mit zunehmender Temperatur ebenfalls die Schallgeschwindigkeit zunimmt.

Um die Messgenauigkeit der Laufzeitmessung zu ermitteln, war es daher nötig, nur einen kurzen Zeitbereich der aufgenommenen Messung zu betrachten. Zur Untersuchung wurden die Messwerte im Bereich von Messung 0 bis Messung 150 herangezogen. Der Zeitbereich dieser Messung entspricht  $15 \times 100 \text{ ms} = 15 \text{ s}$ .

Der untersuchte Ausschnitt der Messung ist in Abbildung 6-29 grafisch dargestellt.

Um ein Maß für die Genauigkeit der Laufzeitmessung zu bekommen, wurde die Standardabweichung der Messwerte über einen Zeitraum von 15 Sekunden gebildet. Zur Berechnung dieser Abweichung wurde OCTAVE eingesetzt. Die Messwerte wurden in OCTAVE geladen und die Standardabweichung mit Hilfe des Befehls `std()` ermittelt.

Die Funktion `std()` ermittelt die Standardabweichung über mehrere Datensätze.

Der Wert dieser Standardabweichung beträgt in dem kurzen Messzeitraum von






Abbildung 6-29: Laufzeit ohne Pumpfluss über 15 Sekunden

15 Sekunden einem Wert von  $\pm 35 \text{ ps}$ . Dies zeigt, dass die Ultraschallelektronik deutlich genauer misst, als in den Anforderungen spezifiziert wurde.

Die nächste Messung wurde mit eingeschalteter Pumpe durchgeführt (also mit konstantem Fluss). Abbildung 6-30 zeigt das Ergebnis der Messung über den Zeitraum von 13 Minuten.

Hier ist zunächst ein stärkerer Abfall der Ultraschall-Laufzeit über den Zeitraum zu sehen. Der stärkere Abfall der Laufzeit ist bedingt durch den Austausch der Umgebungswärme mit dem Wasserbehälter.

Zur Ermittlung der Genauigkeit der Messung wurde ebenfalls der oben genannte kurze Zeitraum betrachtet. Die grafische Darstellung dieses Messbereichs ist in Abbildung 6-31 zu sehen.

Eine Analyse der Standardabweichung der Messwerte in diesem Bereich ergab eine Standardabweichung von  $\pm 52 \text{ ps}$ .

Mit Pumpfluss ist auch die Genauigkeit der Messung in kurzen Zeitbereichen eingeschränkt, dies geht jedoch nicht zu Lasten der Ultraschallelektronik. Ursachen für die Erhöhung der Ungenauigkeit sind z.B. lokale Verwirbelungen des Wassers innerhalb der Messkammer sowie Veränderungen der Umgebungsbedingungen wie der Temperatur.




Abbildung 6-30: Laufzeit mit Pumpfluss über 13 Minuten




Abbildung 6-31: Laufzeit mit Pumpfluss über 15 Sekunden

## 7. Schlussbetrachtung

Die Inbetriebnahme der neuen Ultraschallsteuer- und Auswerteelektronik konnte erfolgreich beendet werden.

Abschließend werden nun die Ergebnisse der vorliegenden Diplomarbeit diskutiert.

### 7.1. Technische Aspekte

Die in den Anforderungen festgehaltenen technischen Eigenschaften wurden mit dem in dieser Diplomarbeit vorgestellten Ansatz erfüllt.

Das System ist in der Lage, die Steuerung und die Auswertung einer Ultraschall-Laufzeitmessung durchzuführen. Die Genauigkeit der Messung wurde in Abschnitt 6.3 nachgewiesen.

Die Kompatibilität mit dem Originalsystem ist gewährleistet, lediglich die Software der übergeordneten Systeme ist leicht zu modifizieren, da der Nachkommastellen-Anteil der Laufzeit in einem geringfügig abgeänderten Format übergeben wird.

Das System könnte in der Dialysebehandlung Einsatz finden. Hierzu wären jedoch noch zusätzliche sicherheitstechnische Funktionalitäten erforderlich.

### 7.2. Wirtschaftliche Aspekte

Das Platinenlayout der neuen Ultraschallelektronik konnte im Vergleich zu der Original elektronik stark vereinfacht werden. Die Original platine ist doppelseitig bestückt und besteht aus acht Lagen während die neue Elektronik nur einseitig bestückt ist und aus vier Lagen besteht. Hier zeigt sich der Vorteil der Integration der kompletten digitalen Verarbeitungseinheit als System on Chip auf einem FPGA.

Der Hauptkostenfaktor der neuen Elektronik ist das FPGA und der Konfigurationsspeicher.

Die Realisierung der FPGA-Software erforderte den größten Baustein aus der LowCost-Familie von Altera. Der niedrigste SpeedGrade des Bausteins ist jedoch für die Schaltung ausreichend. Somit belaufen sich die Kosten für das FPGA auf

ca. 25 Euro pro Stück bei einer Menge von 100 Stück.

Die Kosten für den Altera EPC2-Konfigurationsspeicher belaufen sich auf 20 Euro pro Stück bei einer Menge von 100 Stück.

Der Konfigurationsspeicher ist jedoch nicht zwingend notwendig; es wurde eine Möglichkeit vorgesehen, das FPGA mit Hilfe der übergeordneten Systeme zu konfigurieren.

### 7.3. Vergleich der FPGA-Variante mit der DSP-Variante

Die Variante, die digitale Verarbeitungseinheit als System on Chip auf einem FPGA zu realisieren, bietet mehrere Vorteile, aber auch Nachteile.

Die Vorteile der FPGA-Lösung liegen eindeutig in dem vereinfachten Aufbau der Leiterplatte. Die Anzahl der Lagen konnte stark reduziert werden; ebenso war bei gleicher Baugröße keine doppelseitige Bestückung der Platine notwendig.

Das komplette DSP-System mitsamt seinen Peripheriekomponenten konnte eingespart werden. Der hardwareseitige Aufbau des digitalen Schaltungsteils gestaltet sich aufgrund der wenigen Bauelemente wesentlich einfacher.

Die Kosten für den FPGA-Baustein liegen in der vorliegenden Schaltung in ähnlichen Größenordnungen wie das DSP-System mitsamt seiner Peripherie. Diese Kosten können jedoch das DSP-System übersteigen, wenn weitere Funktionalität gefordert wird, da ein größerer Baustein eingesetzt werden müsste.

Ein gravierender Nachteil der FPGA-Lösung ist die geringere softwareseitige Flexibilität. Eine Änderung des Algorithmus erfordert in einem DSP-System nur die Änderung des C-Quellcodes.

Änderungen des Algorithmus auf der FPGA-Ebene erfordern jedoch größeren Aufwand, da der Algorithmus als Hardwarebeschreibung vorliegt. Somit muss sich der Entwickler auf Hardwareebene mit dem System beschäftigen. Dies erfordert unter anderem einen erhöhten Zeitaufwand für den Entwicklungsprozess. Weiterhin kann die Anzahl der zur Verfügung stehenden Logikelemente durch Änderungen des Algorithmus schnell überschritten werden. In einem solchen Fall müsste ein neuer FPGA-Baustein mit höheren Logikelementkapazitäten eingesetzt werden.

Ebenfalls kann der Fall eintreten, dass Timing-Vorgaben für das System durch

geringfügige Änderungen nicht mehr eingehalten werden können. Diese Gefahr lässt sich durch ein sauberes synchrones Design jedoch weitgehend vermeiden.

## 7.4. Mögliche Optimierungen

Das vorliegende System bietet noch einen gewissen Spielraum für Optimierungen, die jedoch in dieser Arbeit aus zeitlichen Gründen nicht mehr in das System einfließen konnten.

Ein Hauptziel der Optimierungen wäre die Reduktion der benötigten Logikelemente. Wären signifikant weniger Logikelemente nötig, könnten sicherheitsrelevante Funktionen in das vorhandene FPGA integriert werden.

Ein Ansatz zur Optimierung des Systems könnte sein, weitere Funktionen in die ALU zu integrieren. In der Implementierung werden oft Vergleiche durchgeführt, die direkt zu Logikbausteinen synthetisiert werden. Ein Auslagern der Vergleichsfunktionen in die ALU könnte Logikelemente einsparen. Das Auslagern in die ALU hat jedoch den Nachteil, dass die Verarbeitungszeit ansteigt, da zur Anwendung der ALU eine Wertübergabe in Registern durchgeführt werden muss.

Weiterhin wäre ein Gegenstand der Optimierung die Untersuchung, ob der Aufbau des Dividierers innerhalb der ALU platzsparender zu realisieren ist.

## A. Literaturverzeichnis

### Literatur

- [1] Fresenius Medical Care: *Die Fresenius Medical Care AG 2001/02 auf einen Blick*. Stand März 2003.  
Internet-Link : [http://www.fresenius.de/1/pdf/01\\_3b\\_fmc.pdf](http://www.fresenius.de/1/pdf/01_3b_fmc.pdf)
- [2] Pschyrembel, W.: *Pschyrembel Klinisches Wörterbuch*. 256. Auflage. de Gruyter Verlag, Berlin (1994).
- [3] Tietze, U./ Schenk, Ch.: *Halbleiter-Schaltungstechnik*. 10. Auflage. Springer Verlag, Berlin (1993).
- [4] Heusinger/ Ronge/ Stock: *Handbuch der PLDs und FPGAs*. 1. Auflage. Franzis Verlag, Poing (1994).
- [5] Lehmann/ Wunder/ Selz: *Schaltungsdesign mit VHDL*. 1. Auflage. Franzis Verlag, Poing (1994).
- [6] Altera Digital Library CD: *Datenblatt ACEX1K-Serie*. siehe auch beiliegende CD-ROM im Verzeichnis /datasheets/acex.pdf
- [7] Eaton, John W.: *GNU Octave Manual* 3. Auflage. enthalten im OCTAVE-Programmpaket (Version 2.1)
- [8] Altera Digital Library CD: *Application Note 75, High-Speed Board Designs*. siehe auch beiliegende CD-ROM im Verzeichnis /datasheets/an075.pdf
- [9] Altera Digital Library CD: *Application Note 116, Configuring SRAM-bases LUT Devices*. siehe auch beiliegende CD-ROM im Verzeichnis /datasheets/an116.pdf

## B. Programmquellen

### B.1. Octave-Skript zur Konvertierung der Messdaten

```
1 function convdat(filenamein, filenameout, sampleperpacket)
2 % liest eine Datei mit aufeinanderfolgenden Messzyklen ein
3 % und ordnet die Daten in einer neuen Matrix an.
4 % Die Spalten der neuen Matrix entsprechen den einzelnen Messzyklen
5
6 % filenamein - Dateiname der Datei mit Rohdaten
7 % filenameout - Dateiname der zu schreibenden Datei
8 % sampleperpacket - Länge eines einzelnen Messzyklus
9
10 % lade die Rohdaten in die Variable rawdata
11 load filenamein rawdata;
12
13 % ermittle die Anzahl der Datensätze
14 [numberofsamples temp] = size(rawdata);
15
16 % berechne die Anzahl der Messzyklen
17 packets = numberofsamples/sampleperpacket;
18
19 % schreibe ersten Messzyklus in erste Spalte von Variable impulses
20 impulses = rawdata(1:sampleperpacket);
21
22 % extrahiere Messzyklen
23 for i=1:(packets-1)
24     samplestart = (i*sampleperpacket)+1;
25
26     % hänge die extrahierten Messzyklen als neue Spalten an die
27     % Variable impulses an
28     impulses = [impulses
29                 rawdata(samplestart:(i*sampleperpacket)+sampleperpacket)];
30 endfor;
31
32 % speichere die neue Matrix in filenameout
33 save filenameout impulses;
34 endfunction
```

## B.2. Octave-Simulation des Algorithmus

```

function usplot
2

4      % Anzahl der Samples im Datensatz
      SAMPLEANZ = 800;
6      % Abtastfrequenz
      FSAMPLE = 80E6;
8      % Startindex der Baseline-Berechnung
      BASESTART = 100;
10     % Stopindex der Baseline-Berechnung
      BASEEND = 400;
12
14     % Startindex der Signalsuche
      SIGSTART = 400;
      % Stopindex der Signalsuche
16     SIGEND = SAMPLEANZ;
18
18     % minimale Fläche einer Signalperiode
      AREAMIN = 100;
20     % minimale Signal Periode
      WAVEMINPERIOD = 20;
22     % maximale Signal Periode
      WAVEMAXPERIOD = 90;
24
26     % minimale Amplitude
      WAVEMINAMPL = 50;
28
28     % Anzahl der Interpolationsschritte
      INTERPOLCOUNT = 2;
30
32     % flag ffür Plot
      DOPLOT = 1;
34
34     % plotparameters
      grid( "on");
36     axis([690,(695),100,200]);
38
38     %load impuls2.dat
40
40     % lade Sample-Datei
      load pulses2.dat
42
42     % Variablen initialisieren
44     meantime = 0;
      means = 0;
46     time = 0;
48
48     xisum = 0;
      yisum = 0;
50     % x = ussignal();
52
52     % laufe durch Sample-Datensätze
54
54     %for z=1:400
      for z=1:168
56
56         % extrahiere aktuellen Datensatz aus Sample-Datei
58         x = impulses(:,z);
60
60         % ermittle die Größe des Sample-Datensatzes
        [datasize temp] = size(x);
62         y= ones(datasize,1);
64
64         % berechne die Baseline anhand von Mittelwert
66         % zwischen BASESTART und BASEEND
        mval = mean(x(BASESTART:BASEEND))
68         mvali = floor(mval)
        z

```



```

70      % führe Variable mit Wert=Baseline ein -> für Plot
      y = y .* mval;

72

74      % initialisiere Zählregister
      posfl = 0;
76      negfl = 0;
      poscount = 0;
78      negcount = 0;
      xlsignal = 0;
80      xrsignal = 0;

82      foundwave = 0;

84      % laufe durch den Resonanzbereich des Ultraschallsignals
      for i = SIGSTART:SIGEND

86          % prüfe, ob das Signal überhalb der Baseline ist
87          if( x(i) > mvali )
88              % wenn vorheriges Sample negativ war
89              % setze Summe von positiver Fläche zurück
90              if( negcount == 1)
91                  % printf("found negative area : %d\n", negfl);
92                  posfl = 0;
93                  negcount = 0;
94              endif
95              % setze Flag für positive Samplewerte
96              poscount = 1;
97              % summiere die zur Baseline relative Signalamplitude
98              % in Summenregister für positive Wert
99              posfl = posfl + (x(i)-mvali);
100          endif

102          % prüfe ob das Signal unterhalb der Baseline ist
103          if( x(i) <= mvali )
104              % wenn vorheriges Sample positiv war
105              % setze Summe von negativer Fläche zurück
106              if( poscount == 1 )
107                  % printf("found positive area : %d\n", posfl);
108                  negfl = 0;
109                  poscount = 0;
110              endif
111              % setze Flag für negative Samplewerte
112              negcount = 1;
113              % summiere die zur Baseline relative Signalamplitude
114              % in Summenregister für negative Werte
115              negfl = negfl + (mvali-x(i));
116          endif

118          % prüfe, ob wir uns in einem positiven Signalbereich befinden
119          % und der vorherige negative Bereich eine Mindestfläche
120          % erreicht hatte
121          if( (negfl > AREAMIN) & (poscount==1))

122              % finde das obere Ende des Signalverlaufs

123
124              j = i % setze Zählregister mit aktueller Sampleposition

125
126              % inkrementiere den Zähler, solange das Signal noch
127              % positiv ist und noch nicht das Ende des Resonanzbereichs
128              % erreicht ist
129              while( (x(j) > mvali) & (j < SIGEND) )
130                  j = j + 1;
131              endwhile

132
133              % der Zähler steht nun auf dem Index des ersten negativen
134              % Wertes nach dem positiven Bereich
135              % dekrementiere den Zähler um 1 Position, somit entspricht
136              % der Zählerstand dem letzten positiven Sample
137              j=j-1;
138              rightposlimit = j % speichere oberes Ende des

```

```

142                                     % Signalverlaufs
143
144     % finde das untere Ende des Signalverlaufs
145
146     % laufe vom oberen Ende zurück, solange bis das Signal
147     % wieder negativ wird oder das Ende des Resonanzbereichs
148     % erreicht ist
149     while ( (x(j) >= mvali) & (j > SIGSTART) )
150         j = j -1;
151     endwhile
152
153     jt = j
154
155     % laufe von dem Übergangspunkt negativ/positiv zurück,
156     % solange bis das Signal positiv wird oder das Ende des
157     % Resonanzbereichs erreicht ist
158     while ( (x(j) < mvali) & (j > SIGSTART) )
159         j = j -1;
160     endwhile
161
162     js = j
163     % der Zähler steht nun auf dem index des letzten positiven
164     % Wertes vor dem negativen Bereich
165
166     % inkrementiere den Zähler um 1, damit er am unteren
167     % Ende des interessanten Bereichs steht
168
169     leftposlimit = j+1; % speichere unteres Ende des
170                         % Signalverlaufs
171
172     % berechne Signalmetriken
173     % berechne die Periode aus Abstand oberes /unteres Ende
174     waveperiod = rightposlimit - leftposlimit;
175     % finde Maxima im interessanten Bereich
176     wavemin = min(x(leftposlimit:rightposlimit));
177     % finde Minima im interessanten Bereich
178     wavemax = max(x(leftposlimit:rightposlimit));
179
180     % berechne Signalamplitude (Spitze-Spitze) aus
181     % Minima und Maxima
182     waveampl = (wavemax-mvali)+(mvali-wavemin);
183
184     % prüfe, ob der erkannte Schwingungsbereich die geforderten
185     % Charakteristika erfüllt
186     % wenn ja, setze Flag für gefundenes Signal
187     if ( (waveampl >= WAVEMINAMPL) & (waveperiod <= WAVEMAXPERIOD)
188         & ( waveperiod >= WAVEMINPERIOD) )
189         xlsignal = [xlsignal leftposlimit];
190         xrsignal = [xrsignal rightposlimit];
191         foundwave = 1;
192     endif
193
194     % wenn ein Signal gefunden wurde, speichere den Übergang
195     % zwischen negativen und positiven Bereich = Bereich
196     % der gesuchten Nullstelle
197     % und breche die weitere Untersuchung des Signals ab
198     % ansonsten untersuche das Signal weiter
199     if ( foundwave == 1)
200         i = leftposlimit;
201
202         while ( (x(i) <= mvali) & (i < SIGEND))
203             i++;
204         endwhile
205
206         uppertrans = i
207         lowertrans = i-1
208         break;
209     endif
210
211 endfor % interesting region loop

```

```

212
214     [temp siganz] = size(xlsignal);
216     % initialisiere Hilfsvariablen zur Interpolation
218     m = 0;
220     ns = 0;
222
224     upper = 0;
226     lower = 0;
228     xupper = 0;
230     xlower = 0;
232
234     % summiere obere und untere Punkte auf
236     for i=0:(INTERPOLCOUNT-1)
238         upper = upper + (uppertrans + i);
240         lower = lower + (lowertrans - i);
242
244         xupper = xupper + x(uppertrans+i);
246         xlower = xlower + x(lowertrans-i);
248     endfor
250
252     % berechne den Mittelwert der aufsummierten Punkte
254     upper = upper / INTERPOLCOUNT;
256     lower = lower / INTERPOLCOUNT;
258     xupper = xupper / INTERPOLCOUNT;
260     xlower = xlower / INTERPOLCOUNT;
262
264     % berechne die Steigung
266     m = (xupper - xlower) / (upper-lower);
268     % berechne den y-Achsenabschnitt
270     ns = (mval-xlower)/m + lower;
272
274     % berechne die Laufzeit aus interpoliertem Sampleindex
276     % und speichere die Laufzeit ab
278     if ( z == 1 )
280         time = ns*12.5;
282     else
284         time = [time ns*12.5];
286     endif
288
290     if mod(z, 10 ) == 0
292         printf("mittlere Laufzeit: %f ns\n", meantime);
294         means = [means meantime];
296         meantime = 0;
298     else
300         meantime = meantime + (ns*12.5);
302     endif
304     printf("Laufzeit: %f ns\n", ns * 12.5);
306
308
310     if (DOPLOT == 1)
312         graw("unset arrow\n");
314         plot(x,"-@",y);
316
318         for i = 2:siganz
320             gnuplotstring = sprintf(
322                 "set arrow from %d,0 to %d,255 nohead lt 3\n",
324                 xlsignal(1,i), xlsignal(1,i));
326             graw(gnuplotstring);
328             gnuplotstring = sprintf(
330                 "set arrow from %d,0 to %d,255 nohead lt 3\n",
332                 xrsignal(1,i), xrsignal(1,i));
334             graw(gnuplotstring);
336
338             gnuplotstring = sprintf(
340                 "set arrow from %f,0 to %f,255 nohead lt 5\n", ns, ns);
342             graw(gnuplotstring);
344         endfor
346         graw("replot\n");
348         pause;
350     endif

```

```
284     endfor % nächster Datensatz
286     % Berechne Signalstatistiken
287     printf("Standardabweichung : %f Mittel : %f\n",std(time), mean(time));
288
289     printf("max() : %f maxabweichung() : %f\n",
290           max(time), max(time) - mean(time) );
291     printf("min() : %f minabweichung() : %f\n",
292           min(time), mean(time) - min(time) );
293
294     GLOBALMEANSTEP = 10
295
296     erst = 1;
297     meanshot = 0;
298     % berechne den Mittelwert aus den einzelnen Laufzeiten
299     for i=1:160
300         if ( mod(i, GLOBALMEANSTEP) == 0 )
301             if ( erst == 1)
302                 erst = 0;
303                 means = meanshot / (GLOBALMEANSTEP-1);
304             else
305                 means = [means (meanshot/GLOBALMEANSTEP)];
306             endif
307             meanshot = time(i);
308         else
309             meanshot = meanshot + time(i);
310         endif
311     endfor
312
313     means
314     std(means)
315     axis();
316     hist(time,100);
317
318 endfunction
```

## B.3. FPGA-Software

### B.3.1. Teilmodul Baselineberechnung

```

2  -- Projekt: USDSP
3  --           Ultraschalllaufzeitmessung
4  --
5  -- Modul:  MEANPROC
6  --           berechnet den Mittelwert von einer Anzahl von Samples
7  --
8  -- Inputs:
9  --   clk          - System Takt
10 --   reset        - System Reset
11 --   start_i      - starten den Berechnungsvorgang
12 --   datasrc_i    - 8bit Datenbus von Samplequelle
13 --   meanstart_i  - 10bit startindex der Berechnung
14 --   meanstop_i   - 10bit stopindex der Berechnung
15 --   alurege1_i   - 24bit Ergebnisregister 1 von ALU
16 --   alurege2_i   - 24bit Ergebnisregister 2 von ALU
17 --   alustatus_i  - 4bit Statusregister von ALU
18 --   aluready_i   - Ready Flag von ALU
19 -- Outputs:
20 --   ready_o       - zeigt Ende der Mittelwertbildung an
21 --   datasrcaddr_o - 10bit Adressbus zur Samplequelle
22 --   dataaccess_o  - zeigt Benutzung der Samplequelle an
23 --   errorcode_o   - 4bit Fehlercode
24 --   alurega_o     - 24bit ALU Operand Register 1
25 --   aluregb_o     - 24bit ALU Operand Register 2
26 --   aluop_o       - 8bit ALU Opcode
27 --   alusel_o      - zeigt Benutzung der ALU an
28 --   alustart_o    - startet eine ALU Operation
29 --   mean_o        - 8bit Ganzzahl Ergebnis der Mittelwertbildung
30 --   mean16_o      - 16bit Fixedpoint Ergebnis der Mittelwertbildung
31 --
32 -- Autor: A. Kühn
33 -- Datum: 24.09.2002
34 -- Revision : a - 24.10.2002
35 --
36
37
38
39 -- include standard libraries
40 LIBRARY ieee;
41 USE ieee.std_logic_1164.ALL;
42 USE ieee.std_logic_arith.all;
43
44
45 LIBRARY lpm;
46 USE lpm.lpm_components.ALL;
47
48
49 -- Moduldefinition
50 ENTITY meanproc IS
51     PORT(
52         --DEBUG
53         dbgport          : INOUT STD_LOGIC_VECTOR(16 DOWNTO 0);
54         --ENDEDEBUG
55
56         clk              : IN    STD_LOGIC;
57         reset            : IN    STD_LOGIC;
58         start_i          : IN    STD_LOGIC;
59         datasrc_i        : IN    UNSIGNED(7 DOWNTO 0);
60         meanstart_i      : IN    UNSIGNED(9 DOWNTO 0);
61         meanstop_i       : IN    UNSIGNED(9 DOWNTO 0);
62         alurege1_i       : IN    UNSIGNED(23 DOWNTO 0);
63         alurege2_i       : IN    UNSIGNED(23 DOWNTO 0);
64         alustatus_i      : IN    UNSIGNED(3 DOWNTO 0);
65         aluready_i       : IN    STD_LOGIC;

```

```

66         ready_o      : OUT   STD_LOGIC;
68         datasrcaddr_o : OUT   STD_LOGIC_VECTOR(9 DOWNTO 0);
69         dataaccess_o  : OUT   STD_LOGIC;
70         errorcode_o   : OUT   UNSIGNED(3 DOWNTO 0);

72         alurega_o     : OUT   UNSIGNED(23 DOWNTO 0);
73         aluregb_o     : OUT   UNSIGNED(23 DOWNTO 0);
74         aluop_o       : OUT   UNSIGNED(7 DOWNTO 0);
75         alusel_o      : OUT   STD_LOGIC;
76         alustart_o    : OUT   STD_LOGIC;

78         mean_o        : OUT   UNSIGNED(7 DOWNTO 0);
79         mean16_o      : OUT   UNSIGNED(15 DOWNTO 0)
80     );
81 END meanproc;
82
84 ARCHITECTURE a OF meanproc IS
85
86     -- Deklaration der States
87     TYPE STATE_TYPE IS ( state_init, state_checkparams,
88                         state_prepsampledifff, state_sampledifff,
89                         state_ssamedifff, state_postsamedifff,
90                         state_prepsamplecount, state_samplecount,
91                         state_ssamedcount, state_postsamedcount,
92                         state_prepsum, state_ssum, state_sum,
93                         state_postsum, state_sumloop,
94                         state_prepsdivide, state_divide, state_sdivide,
95                         state_postdivide,
96                         state_prepscale, state_scale, state_sscale,
97                         state_postscale,
98                         state_complete);
99
100    -- signals
101
102    SIGNAL state : STATE_TYPE; -- Statevariable
103
104
105    -- auf 16bit erweitertes Signal für Rest der Division
106    SIGNAL rem16 : UNSIGNED(15 DOWNTO 0);
107
108 BEGIN
109
110    -- Statemachine
111    PROCESS ( clk, reset )
112
113    -- Register für Paramter
114    VARIABLE meanstart : UNSIGNED(9 DOWNTO 0);
115    VARIABLE meanstop  : UNSIGNED(9 DOWNTO 0);
116
117    -- Zählregister für Samplequellenadressindex
118    VARIABLE datasrcaddress : UNSIGNED(9 DOWNTO 0);
119
120    -- Register für Differenz zwischen Stop- und Startsampleindex
121    VARIABLE sampledifff : UNSIGNED(9 DOWNTO 0);
122
123    -- Register für Anzahl Samples -> 1bit größer als sampledifff wg. Overflow
124    VARIABLE samplecount : UNSIGNED(10 DOWNTO 0);
125
126    -- Register zum Aufsummieren der Werte (2bit Reserve wg. Overflow)
127    VARIABLE sumval : UNSIGNED(17 DOWNTO 0);
128
129    VARIABLE shiftrem : UNSIGNED(15 DOWNTO 0);
130
131    -- Register für Mittelwert
132    VARIABLE mean : UNSIGNED(7 DOWNTO 0);
133    -- Register für Rest des Mittelwertes
134    VARIABLE meanrem : UNSIGNED(7 DOWNTO 0);
135
136

```

```

138     -- Register für Fixedpoint-Wert des Mittelwertes
    VARIABLE mean16 : UNSIGNED(15 DOWNT0 0);

140     VARIABLE errorcode : UNSIGNED(3 DOWNT0 0);

142     BEGIN
        -- asynchroner Reset
144         IF reset = '1' THEN

146             -- setze Ready-Flag zurück
            ready_o <= '0';

148             -- Setze Zugriffs-Flags für ALU und Samplequelle zurück
150             dataaccess_o <= '0';
            alusel_o <= '0';

152             -- initialer State
154             state <= state_init;

156         -- positive Taktflanke
        ELSIF clk'EVENT AND clk = '1' THEN

158             CASE state IS

160                 -- Init State
162                 WHEN state_init =>

164                     -- warte auf Start-Signal
                    IF start_i = '1' THEN

166                         -- lade Adressindex mit Startsampleindex vor
                        datasrcaddress := meanstart_i;

168                         meanstart := meanstart_i;
170                         meanstop := meanstop_i;

172                         -- setze Ready-Flag zurück
                        ready_o <= '0';
174                         -- Lösche Summenregister
                        sumval := CONV_UNSIGNED(0,18);

176                         errorcode := "0000";

178                         -- Setze Zugriffs-Flags für ALU und Samplequelle
180                         dataaccess_o <= '1';
                        alusel_o <= '1';

182                         -- nächsten State setzen
184                         state <= state_checkparams;
                    ELSE
186                         -- in diesem State verweilen
                        state <= state_init;
188                     END IF;

190                 WHEN state_checkparams =>

192                     -- prüfe, ob die Paramter logisch sind
                    IF meanstart > meanstop THEN
194                         errorcode := "0001";
                        state <= state_complete;
196                     ELSE
198                         state <= state_prepsampledif;
                    END IF;

200                 -- Samplediff State
                WHEN state_prepsampledif =>

202                     -- bilde Differenz zwischen Stop- und Startsampleindex
                    alurega_o <= CONV_UNSIGNED( meanstop, 24 );
204                    aluregb_o <= CONV_UNSIGNED( meanstart, 24 );

206                    aluop_o <= CONV_UNSIGNED( 02, 8 );
                    state <= state_samplediff;

```

```

208
210         WHEN state_samplediff =>
211             -- starte ALU operation
212             alustart_o <= '1';
213             state <= state_ssamediff;
214
215         WHEN state_ssamediff =>
216             -- ALU start Flag zurücksetzen
217             alustart_o <= '0';
218             state <= state_postsamediff;
219
220         WHEN state_postsamediff =>
221             -- wenn ALU fertig , speichere
222             -- Ergebnis in samplediff-Register
223             IF aluready_i = '1' THEN
224                 samplediff := CONV_UNSIGNED( aluregel_i, 10 );
225                 state <= state_prepsamplecount;
226             ELSE
227                 state <= state_postsamediff;
228             END IF;
229
230         -- Samplecount State
231         WHEN state_prepsamplecount =>
232             -- addiere 1 zu samplediff um Anzahl der Samples
233             -- zu ermitteln
234             alurega_o <= CONV_UNSIGNED( samplediff, 24 );
235             aluregb_o <= CONV_UNSIGNED( 1, 24 );
236
237             aluop_o <= CONV_UNSIGNED( 01, 8 );
238             state <= state_samplecount;
239
240         WHEN state_samplecount =>
241             -- starte ALU operation
242             alustart_o <= '1';
243             state <= state_ssamediff;
244
245         WHEN state_ssamediff =>
246             -- ALU start Flag zurücksetzen
247             alustart_o <= '0';
248             state <= state_postsamediff;
249
250         WHEN state_postsamediff =>
251             -- wenn ALU fertig ist, speichere
252             -- Ergebnis in samplecount-Register
253             IF aluready_i = '1' THEN
254                 samplecount := CONV_UNSIGNED( aluregel_i, 11 );
255                 state <= state_prepsum;
256             ELSE
257                 state <= state_postsamediff;
258             END IF;
259
260         -- Sum State
261         WHEN state_prepsum =>
262             -- Summiere den aktuellen Samplewert auf
263             -- das Summenregister auf
264             alurega_o <= CONV_UNSIGNED( sumval, 24 );
265             aluregb_o <= CONV_UNSIGNED( datasrc_i, 24 );
266
267             aluop_o <= CONV_UNSIGNED( 01, 8 );
268             state <= state_sum;
269
270         WHEN state_sum =>
271             -- starte ALU operation
272             alustart_o <= '1';
273             state <= state_ssum;
274
275         WHEN state_ssum =>
276             -- ALU start Flag zurücksetzen
277             alustart_o <= '0';
278             state <= state_postsum;

```



```

280     WHEN state_postsum =>
281         -- wenn ALU fertig ist, speichere
282         -- Ergebnis in Summenregister
283         IF aluready_i = '1' THEN
284             sumval := CONV_UNSIGNED( aluregel_i, 18 );
285             state <= state_sumloop;
286         ELSE
287             state <= state_postsum;
288         END IF;
289
290     WHEN state_sumloop =>
291         -- wenn der obere Samplequellenindex erreicht ist,
292         -- wird in
293         -- die Division gesprungen, ansonsten wird der
294         -- Adressindex inkrementiert und die Summation
295         -- erneut ausgeführt
296
297         IF datasrcaddress = meanstop THEN
298             state <= state_prepscale;
299         ELSE
300             datasrcaddress := datasrcaddress + 1;
301             state <= state_postsum;
302         END IF;
303
304     -- Divide State
305     WHEN state_prepscale =>
306         -- dividiere den Summenwert durch die Anzahl der Samples
307         alurega_o <= CONV_UNSIGNED( sumval, 24 );
308         aluregb_o <= CONV_UNSIGNED( samplecount, 24 );
309
310         aluop_o <= CONV_UNSIGNED(4,8);
311         state <= state_divide;
312
313     WHEN state_divide =>
314         -- starte ALU operation
315         alustart_o <= '1';
316         state <= state_sdivide;
317
318     WHEN state_sdivide =>
319         -- ALU start Flag zurücksetzen
320         alustart_o <= '0';
321         state <= state_postdivide;
322
323     WHEN state_postdivide =>
324         -- wenn ALU fertig ist, speichere 8bit
325         -- Ergebnis in mean-Register
326         -- und 8bit-Rest in meanrem Register
327         IF aluready_i = '1' THEN
328             IF alustatus_i = CONV_UNSIGNED(0,4) THEN
329                 mean := CONV_UNSIGNED( aluregel_i, 8);
330                 meanrem := CONV_UNSIGNED( alurege2_i, 8);
331                 state <= state_prepscale;
332             ELSE
333                 errorcode := "0010";
334                 state <= state_complete;
335             END IF;
336         ELSE
337             state <= state_postdivide;
338         END IF;
339
340     -- Scale State
341     WHEN state_prepscale =>
342         -- dividiere den auf 16bit erweiterten Rest
343         -- der Mittelwertdivision
344         -- durch Anzahl der Samples um 8bit Nachkommastellen
345         -- zu erhalten
346         alurega_o <= CONV_UNSIGNED( rem16, 24 );
347         aluregb_o <= CONV_UNSIGNED( samplecount, 24 );
348
349         aluop_o <= CONV_UNSIGNED(4,8);
350         state <= state_scale;

```

```

350
352         WHEN state_scale =>
353             -- starte ALU operation
354             alustart_o <= '1';
355             state <= state_sscales;
356
357         WHEN state_sscales =>
358             -- ALU start Flag zurücksetzen
359             alustart_o <= '0';
360             state <= state_postscale;
361
362         WHEN state_postscale =>
363             -- wenn ALU fertig ist, speichere 16bit
364             -- Ergebnis in mean16-Register
365
366             IF aluready_i = '1' THEN
367                 IF alustatus_i = CONV_UNSIGNED(0,4) THEN
368                     mean16 := CONV_UNSIGNED( aluregel_i, 16 );
369                 ELSE
370                     errorcode := "0011";
371                 END IF;
372                 state <= state_complete;
373             ELSE
374                 state <= state_postscale;
375             END IF;
376
377             -- Complete-State
378         WHEN state_complete =>
379             -- setze Ready-Flag
380             ready_o <= '1';
381             -- Setze Zugriffs-Flags für ALU und Samplequelle zurück
382             alusel_o <= '0';
383             dataaccess_o <= '0';
384             -- in Init-State zurückspringen
385             state <= state_init;
386
387         WHEN others =>
388             state <= state_init;
389
390     END CASE;
391 END IF;
392 -- Ende Statemachine
393
394 -- verbinde 8bit Ganzzahl Mittelwert-Ausgang mit Register
395 mean_o <= mean;
396
397 -- erweitere den 8bit Rest auf 16bit
398 rem16(15 DOWNTO 8) <= meanrem;
399 rem16(7 DOWNTO 0) <= "00000000";
400
401 -- verbinde 8bit Ganzzahl und 8bit Nachkomma-Teil
402 -- des Mittelwertes zu 16bit auf Ausgang
403 mean16_o(15 DOWNTO 8) <= mean;
404 mean16_o(7 DOWNTO 0) <= mean16(7 DOWNTO 0);
405 -- verbinde Sampleadressenzähler mit
406 -- Adressausgang zur Samplequelle
407 datasrcaddr_o <= CONV_STD_LOGIC_VECTOR(datasrcaddress,10 );
408
409 errorcode_o <= errorcode;
410
411 dbgport(7 DOWNTO 0) <= CONV_STD_LOGIC_VECTOR(datasrc_i,8);
412 dbgport(15 DOWNTO 8) <= CONV_STD_LOGIC_VECTOR(mean,8);
413 dbgport(16) <= start_i;
414
415 END PROCESS;
416
417
418
419
420 END a;

```

### B.3.2. Teilmodul ALU

```

2  -- Projekt: USDSP
3  --           Ultraschall-Laufzeitmessung
4  --
5  -- Modul:   ALUCORE
6  --           stellt arithmetische Dienste zur Verfügung
7  --
8  -- Inputs:
9  --   clk           - Taktsignal
10 --   reset         - bringt das Modul in einen definierten Zustand
11 --   start_i       - ist dieses Signal H, wird der Vorgang gestartet
12 --   regop1_i      - 24bit Operanden Register 1
13 --   regop2_i      - 24bit Operanden Register 2
14 --   opcode_i      - 8bit Opcode Register
15 --
16 -- Outputs:
17 --   ready_o       - wird H, wenn die Berechnung beendet wurde
18 --   regel_o       - 24bit Ergebnis Register 1
19 --   rege2_o       - 24bit Ergebnis Register 2
20 --   regstat_o     - 8bit Statusregister
21 --
22 -- Autor: A. Kühn
23 -- Datum: 21.10.2002
24 -- Revision : a - 28.11.2002
25
26
27
28 -- Einbinden der Standardbibliotheken
29 LIBRARY ieee;
30 USE ieee.std_logic_1164.ALL;
31 USE ieee.std_logic_arith.all;
32
33 LIBRARY lpm;
34 USE lpm.lpm_components.ALL;
35
36 -- ALU Mnemonics einbinden
37
38
39 -- Moduldefinition
40 ENTITY alucore IS
41     PORT(
42         clk           : IN  STD_LOGIC;
43         reset         : IN  STD_LOGIC;
44         start_i       : IN  STD_LOGIC;
45         regop1_i      : IN  UNSIGNED(23 DOWNTO 0);
46         regop2_i      : IN  UNSIGNED(23 DOWNTO 0);
47         opcode_i      : IN  UNSIGNED(7 DOWNTO 0);
48
49         ready_o       : OUT  STD_LOGIC;
50         regel_o       : OUT  UNSIGNED(23 DOWNTO 0);
51         rege2_o       : OUT  UNSIGNED(23 DOWNTO 0);
52         regstat_o     : OUT  STD_LOGIC_VECTOR(3 DOWNTO 0)
53     );
54 END alucore;
55
56 ARCHITECTURE a OF alucore IS
57
58 -- Komponenten
59
60 -- 24bit Addierer/Subtrahierer
61 component lpm_addsub_24_24
62     PORT
63     (
64         add_sub      : IN  STD_LOGIC ;
65         dataa        : IN  STD_LOGIC_VECTOR (23 DOWNTO 0);
66         datab        : IN  STD_LOGIC_VECTOR (23 DOWNTO 0);
67         result       : OUT STD_LOGIC_VECTOR (23 DOWNTO 0);
68         overflow      : OUT STD_LOGIC

```



```

142         IF start_i = '1' THEN
143             -- wenn Startsignal gegeben ->
144             -- Ready-Ausgang auf L setzen
145             waitcount := 0;
146
147             -- Input-Werte in Register speichern
148             rega := regop1_i;
149             regb := regop2_i;
150             opcode := opcode_i;
151
152             regstat := "0000";
153
154             -- Ready-Flag zurücksetzen
155             ready_o <= '0';
156
157             -- im nächsten State fortfahren
158             state <= state_decodeop;
159         ELSE
160             -- in diesem State verweilen
161             state <= state_init;
162         END IF;
163
164     WHEN state_decodeop =>
165
166         CASE opcode IS
167             -- Addition
168             WHEN CONV_UNSIGNED(01,8) =>
169                 regc := rega + regb;
170                 state <= state_complete;
171
172             -- Subtraktion
173             WHEN CONV_UNSIGNED(02,8) =>
174                 regc := rega - regb;
175                 state <= state_complete;
176
177             -- Division
178             WHEN CONV_UNSIGNED(04,8) =>
179                 -- prüfen auf Division durch 0
180                 IF regb = 0 THEN
181                     regstat := "0001";
182                     state <= state_complete;
183                 ELSE
184                     state <= state_divide;
185                 END IF;
186
187             -- undefinierter Opcode
188             WHEN OTHERS =>
189                 regstat := "1111";
190                 state <= state_complete;
191         END CASE;
192
193
194
195     WHEN state_divide =>
196         -- Verzögerungsschleife für Dividierer,
197         -- da er in einer Pipeline-Architektur realisiert ist
198         IF waitcount = 10 THEN
199             state <= state_divideready;
200         ELSE
201             state <= state_dividewait;
202         END IF;
203
204     WHEN state_dividewait =>
205         waitcount := waitcount + 1;
206         state <= state_divide;
207
208
209
210     WHEN state_divideready =>
211         -- Ergebnisse von Dividierer in Register speichern

```

```

212         regc := UNSIGNED(divval);
213         regd := UNSIGNED(divrem);
214         state <= state_complete;

216         -- Complete-State
217         WHEN state_complete =>

218             -- Ready-Signal auf H setzen
219             ready_o <= '1';
220             -- wieder in den Init-State zurückkehren
221             state <= state_init;
222         WHEN others =>
223             state <= state_init;

224     END CASE;
225 END IF;

226     -- Registerinhalte nach aussen führen
227     aval <= rega;
228     bval <= regb;
229     regel_o <= regc;
230     rege2_o <= regd;
231     regstat_o <= CONV.STD.LOGIC.VECTOR(regstat,4);

232     -- Ende Statemachine
233 END PROCESS;

234
235 -- Addierer/Subtrahierer verdrahten
236 lpm_addsub_24_24_inst : lpm_addsub_24_24 PORT MAP (
237     add_sub    => addsub,
238     dataa      => CONV.STD.LOGIC.VECTOR(aval,24),
239     datab      => CONV.STD.LOGIC.VECTOR(bval,24),
240     result     => addsubval,
241     overflow    => addsubov
242 );

243 -- Dividierer verdrahten
244 lpm_divide_24_24p_inst : lpm_divide_24_24p PORT MAP (
245     numer      => CONV.STD.LOGIC.VECTOR(aval,24),
246     denom      => CONV.STD.LOGIC.VECTOR(bval,24),
247     clock       => clk,
248     quotient    => divval,
249     remain      => divrem
250 );

251 END a;

```

### B.3.3. Teilmodul Nulldurchgangssuche

```

2  -- Projekt: USDSP
3  --           Ultraschalllaufzeitmessung
4  --
5  -- Modul:   FINDSIG
6  --           versucht den ersten Nulldurchgang in dem Ultraschallsignal
7  --           zu finden
8  --
9  -- Inputs:
10 --   clk          - System Takt
11 --   reset        - system reset
12 --   start_i      - startet den Algorithmus
13 --   datasrc_i    - 8bit Datenbus von Samplequelle
14 --   findsigstart_i - 10bit Startindex des relevanten Bereichs
15 --   findsigstop_i - 10bit stopindex des relevanten Bereichs
16 --   mean_i       - 8bit Ganzzahl Mittelwert des Signals
17 --
18 --   minarea_i    - 10bit Mindestfläche des Signals
19 --   minperiod_i  - 8bit Mindestperiode des Signals
20 --   maxperiod_i  - 8bit maximalperiode des Signals
21 --   minampl_i    - 8bit Mindestamplitude des Signals
22 --   alurege1_i   - 24bit Ergebnis Register 1 von ALU
23 --   alurege2_i   - 24bit Ergebnis Register 2 von ALU
24 --   alustatus_i  - 4bit status register von ALU
25 --   aluready_i   - Ready Flag von ALU
26 -- Outputs:
27 --   ready_o      - zeigt das Ende des Algorithmus an
28 --   dataaccess_o - Flag zur Reservierung der Samplequelle
29 --   datasrcaddr_o - 10bit Adressausgang zur Samplequelle
30 --   errorcode_o  - 4bit Fehlercode
31 --   aluregop1_o  - 24bit ALU Operand Register 1
32 --   aluregop2_o  - 24bit ALU Operand Register 2
33 --   aluop_o      - 8bit ALU opcode register
34 --   alusel_o     - Flag zur Reservierung der ALU
35 --   alustart_o   - Flag zum Starten der ALU
36 --   lower_o      - 10bit unterer Sampleindex Nullstellenübergang
37 --   upper_o      - 10bit oberer Sampleindex Nullstellenübergang
38 --
39 -- Autor: A. Kühn
40 -- Datum: 24.09.2002
41 -- Revision : a - 24.10.2002
42
43
44
45
46 -- include standard libraries
47 LIBRARY ieee;
48 USE ieee.std_logic_1164.ALL;
49 USE ieee.std_logic_arith.all;
50
51
52 LIBRARY lpm;
53 USE lpm.lpm_components.ALL;
54
55
56 -- Moduledefinition
57 ENTITY findsig IS
58     PORT(
59
60 --DEBUG
61         dbgport          : INOUT STD_LOGIC_VECTOR(16 DOWNTO 0);
62 --ENDDEBUG
63         clk              : IN    STD_LOGIC;
64         reset            : IN    STD_LOGIC;
65         start_i          : IN    STD_LOGIC;
66         datasrc_i        : IN    UNSIGNED(7 DOWNTO 0);
67         findsigstart_i   : IN    UNSIGNED(9 DOWNTO 0);
68         findsigstop_i    : IN    UNSIGNED(9 DOWNTO 0);
69         mean_i           : IN    UNSIGNED(7 DOWNTO 0);

```

```

70      minarea_i      : IN    UNSIGNED(9 DOWNTO 0);
      minperiod_i     : IN    UNSIGNED(7 DOWNTO 0);
72      maxperiod_i    : IN    UNSIGNED(7 DOWNTO 0);
      minampl_i       : IN    UNSIGNED(7 DOWNTO 0);
74      aluregel_i     : IN    UNSIGNED(23 DOWNTO 0);
      alurege2_i      : IN    UNSIGNED(23 DOWNTO 0);
76      alustatus_i    : IN    UNSIGNED(3 DOWNTO 0);
      aluready_i      : IN    STD_LOGIC;

78
      ready_o         : OUT    STD_LOGIC;
80      dataaccess_o   : OUT    STD_LOGIC;
      datasrcaddr_o   : OUT    STD_LOGIC_VECTOR(9 DOWNTO 0);
82      errorcode_o    : OUT    UNSIGNED(3 DOWNTO 0);
      aluregop1_o     : OUT    UNSIGNED(23 DOWNTO 0);
84      aluregop2_o    : OUT    UNSIGNED(23 DOWNTO 0);
      aluop_o         : OUT    UNSIGNED(7 DOWNTO 0);
86      alusel_o       : OUT    STD_LOGIC;
      alustart_o      : OUT    STD_LOGIC;

88
      lower_o         : OUT    UNSIGNED(9 DOWNTO 0);
90      upper_o        : OUT    UNSIGNED(9 DOWNTO 0)
    );
92 END findsig;

94
ARCHITECTURE a OF findsig IS
96
    -- Deklaration der States
98    TYPE STATE_TYPE IS ( state_init,
                        state_registerparam, state_checkparam,
100
                        state_integrate, state_checkarea,
102                        state_regfindleft,
                        state_prepfindleft, state_findright,
104                        state_findleft,
                        state_incright, state_decleft, state_decfindleft,
106                        state_checkwaveparam, state_compwaveparam,
                        state_minmaxiterate,
108                        state_prepfindminmax, state_findminmax,
                        state_iterate,
110                        state_calclowerupper,
                        state_complete);
112
    SIGNAL state : STATE_TYPE; -- Statevariable
114
BEGIN
116
    -- Statemachine
118    PROCESS (clk, reset)

120        -- Sampleindexadresszählregister
        VARIABLE datasrcaddress : UNSIGNED(9 DOWNTO 0);
122
        -- temporärer Sampleindexspeicher
124        VARIABLE srcaddrtemp : UNSIGNED(9 DOWNTO 0);

126        VARIABLE rightlimit : UNSIGNED(9 DOWNTO 0);
        VARIABLE leftlimit : UNSIGNED(9 DOWNTO 0);
128        VARIABLE waveperiod : UNSIGNED(9 DOWNTO 0);

130        VARIABLE wavemax : UNSIGNED(7 DOWNTO 0);
        VARIABLE wavemin : UNSIGNED(7 DOWNTO 0);
132        VARIABLE waveampl : UNSIGNED(7 DOWNTO 0);

134        -- Flag, das eine gültige Nullstelle gefunden wurde
        VARIABLE foundwave : STD_LOGIC;
136

        -- Summationsregister für positiven Signalbereich
138        VARIABLE posarea : UNSIGNED(17 DOWNTO 0);
        -- Summationsregister für negativen Signalbereich
140        VARIABLE negarea : UNSIGNED(17 DOWNTO 0);

```



```

142     -- Flag für positiven Signalbereich (> Mittelwert)
143     VARIABLE posflag      : STD.LOGIC;
144     -- Flag für negativen Signalbereich (<= Mittelwert)
145     VARIABLE negflag      : STD.LOGIC;
146     VARIABLE lower        : UNSIGNED(9 DOWNTO 0);
147     VARIABLE upper        : UNSIGNED(9 DOWNTO 0);
148
149     -- Register für Paramter
150     VARIABLE mean          : UNSIGNED(7 DOWNTO 0);
151     VARIABLE minarea       : UNSIGNED(9 DOWNTO 0);
152     VARIABLE minperiod     : UNSIGNED(7 DOWNTO 0);
153     VARIABLE maxperiod     : UNSIGNED(7 DOWNTO 0);
154     VARIABLE minampl       : UNSIGNED(7 DOWNTO 0);
155     VARIABLE findsigstart  : UNSIGNED(9 DOWNTO 0);
156     VARIABLE findsigstop   : UNSIGNED(9 DOWNTO 0);
157
158     VARIABLE errorcode     : UNSIGNED(3 DOWNTO 0);
159
160 BEGIN
161     -- asynchroner reset
162     IF reset = '1' THEN
163
164         -- setze Ready-Flag zurück
165         ready_o <= '0';
166         -- setze Samplequellen- und ALU Reservierung zurück
167         dataaccess_o <= '0';
168         alusel_o <= '0';
169
170         -- initialer+ State setzen
171         state <= state_init;
172
173     -- positive Taktflanke
174     ELSIF clk'EVENT AND clk = '1' THEN
175
176         CASE state IS
177
178             -- Init State
179             WHEN state_init =>
180
181                 -- warte auf Start-Signal
182                 IF start_i = '1' THEN
183
184                     -- setze Ready-Flag zurück
185                     ready_o <= '0';
186                     -- setze Fehlercode zurück
187                     errorcode := "0000";
188                     -- setze Samplequellen- und ALU-Reservierung zurück
189                     dataaccess_o <= '1';
190                     alusel_o <= '1';
191
192                     -- lösche alle temporären Berechnungsregister
193                     foundwave := '0';
194                     posarea := CONV_UNSIGNED( 0, 18 );
195                     negarea := CONV_UNSIGNED( 0, 18 );
196                     posflag := '0';
197                     negflag := '0';
198
199                     -- mit Integrate State fortsetzen
200                     state <= state_registerparam;
201                 ELSE
202                     -- in diesem State verweilen
203                     state <= state_init;
204                 END IF;
205
206             WHEN state_registerparam =>
207
208                 -- lade Sampleindexzähler mit Startwert vor
209                 datasrcaddress := findsigstart_i;
210

```

```

212      -- Paramter in Register zwischenspeichern
213      mean      := mean_i;
214      minarea   := minarea_i;
215      minperiod := minperiod_i;
216      maxperiod := maxperiod_i;
217      minampl   := minampl_i;
218      findsigstart := findsigstart_i;
219      findsigstop := findsigstop_i;
220
221      state <= state_checkparam;
222
223      WHEN state_checkparam =>
224
225          -- prüft, ob die Parameterwerte einen Sinn ergeben
226          IF findsigstart > findsigstop THEN
227              errorcode := "0010";
228              state <= state_complete;
229          ELSE
230              state <= state_integrate;
231          END IF;
232
233      -- Integrate State
234      WHEN state_integrate =>
235          -- prüfen, ob der aktuelle Samplewert größer als
236          -- der Mittelwert ist,
237          -- wenn ja und der vorhergehende Samplewert kleiner
238          -- als der Mittelwert war
239          -- (negativ-Flag gesetzt)-> lade das Register für
240          -- Summation der positiven
241          -- Werte mit dem aktuellen Wert vor und
242          -- setze die positiv-Flag
243
244          -- wenn schon vorher im positiven
245          -- Bereich (positiv Flag gesetzt)->
246          -- aktueller Samplewert zur positiven Summe addieren
247          IF datasrc_i > mean THEN
248              IF negflag = '1' THEN
249                  -- Differenzbildung, weil relativ
250                  -- zum Mittelwert betrachtet wird
251                  posarea := CONV_UNSIGNED(datasrc_i - mean,18);
252                  negflag := '0';
253
254              ELSE
255
256                  -- Differenzbildung, weil relativ
257                  -- zum Mittelwert betrachtet wird
258                  posarea := posarea + (datasrc_i - mean);
259              END IF;
260              posflag := '1';
261
262          -- wenn kleiner und der vorhergehende Samplewert
263          -- größer als der Mittelwert war
264          -- -> lade das Register für Summation der negativen
265          -- Werte mit dem aktuellen Wert vor und setze
266          -- die negativ-Flag
267
268          -- wenn schon vorher im negativen
269          -- Bereich (negativ Flag gesetzt)->
270          -- aktueller Samplewert zur negativen Summe addieren
271
272          ELSE
273              IF posflag = '1' THEN
274                  -- Differenzbildung, weil relativ zum
275                  -- Mittelwert betrachtet wird
276                  negarea := CONV_UNSIGNED(mean - datasrc_i,18);
277                  posflag := '0';
278
279              ELSE
280                  -- Differenzbildung, weil relativ zum
281                  -- Mittelwert betrachtet wird

```

```

284         negarea := negarea + (mean - datasrc_i);
        END IF;
        negflag := '1';
286
288     END IF;
288
290     -- mit Checkarea State fortsetzen
    state <= state_checkarea;
290
292     -- Checkarea-State
    WHEN state_checkarea =>
294
296         -- wenn der aktuelle Samplewert größer
296         -- als der Mittelwert ist,
296         -- prüfen ob, die vorhergehende negative Fläche einen
298         -- Mindestwert überschreitet,
298         -- wenn ja, den aktuellen Sampleindex als vermeintlichen
300         -- Nullstellenbereich zwischenspeichern
300         -- ansonsten mit nächstem Sample fortsetzen
302         IF (negarea > minarea) AND posflag = '1' THEN
            srcaddrtemp := datasrcaddress;
304             state <= state_findright;
304
306         ELSE
            state <= state_iterate;
306         END IF;
308
310     WHEN state_findright =>
310
312         -- findet die rechte Begrenzung des
312         -- interessanten Bereichs:
312         -- solange das Sample positiv ist wird der
314         -- Indexzähler inkrementiert,
314         -- bis entweder das Sample negativ wird oder der
316         -- gültige Bereich
316         -- verlassen wurde
318         -- die rechte Begrenzung wird in
318         -- rightlimit zwischengespeichert
320
322         IF (datasrc_i > mean) AND
            (datasrcaddress < findsigstop) THEN
            state <= state_incrright;
324
326         ELSE
            rightlimit := datasrcaddress - 1;
            state <= state_regfindleft;
326         END IF;
328
330     WHEN state_incrright =>
330         -- inkrementiert den Indexzähler und springt zurück
330         -- in den vergleichenden State
332         datasrcaddress := datasrcaddress + 1;
332         state <= state_findright;
334
336     WHEN state_regfindleft =>
336         -- da der Adresszähler schon wieder
336         -- im negativen Bereich steht,
338         -- wird er um 1 dekrementiert, um im
338         -- positiven Bereich zu stehen
340         datasrcaddress := datasrcaddress - 1;
340         state <= state_prepfindleft;
342
344     WHEN state_prepfindleft =>
344
346         -- Der Indexzähler wird solange dekrementiert, bis die
346         -- negative Fläche erreicht wurde
348         IF (datasrc_i >= mean) AND
            (datasrcaddress > findsigstart) THEN
            state <= state_decleft;
350
352         ELSE
            state <= state_findleft;
352         END IF;

```

```

354     WHEN state_decleft =>
355         datasrcaddress := datasrcaddress - 1;
356         state <= state_prepleft;

358     WHEN state_findleft =>
359         -- analog zu state_findright, es wird jedoch die
360         -- linke Begrenzung gesucht und in leftlimit gespeichert

362         -- die Register für wavemin und
363         -- wavemax werden initialisiert

364         IF (datasrc_i < mean) AND
365             (datasrcaddress > findsigstart) THEN
366             state <= state_decfindleft;
367         ELSE
368             leftlimit := datasrcaddress + 1;
369             wavemin := CONV_UNSIGNED( 255, 8 );
370             wavemax := CONV_UNSIGNED( 0, 8 );
371             state <= state_prepleftminmax;
372         END IF;

374     WHEN state_decfindleft =>
375         datasrcaddress := datasrcaddress - 1;
376         state <= state_findleft;

378     WHEN state_prepleftminmax =>
379         -- starte die Suche nach Minimum und Maximum an der
380         -- unteren Grenze des interessanten Bereichs
381         datasrcaddress := leftlimit;
382         state <= state_findminmax;

384     WHEN state_findminmax =>

386         -- der interessante Bereich wird durchiteriert
387         -- wenn das Sample kleiner als wavemin, dieses Sample
388         -- als wavemin speichern
389         -- wenn das Sample größer als wavemax ist, dieses Sample
390         -- als wavemax speichern
391         IF datasrcaddress <= rightlimit THEN
392             IF datasrc_i < wavemin THEN
393                 wavemin := datasrc_i;
394             END IF;

396             IF datasrc_i > wavemax THEN
397                 wavemax := datasrc_i;
398             END IF;

400         ELSE
401             state <= state_minmaxiterate;
402         ELSE
403             state <= state_checkwaveparam;
404         END IF;

406     WHEN state_minmaxiterate =>

408         datasrcaddress := datasrcaddress + 1;
409         state <= state_findminmax;

412     WHEN state_checkwaveparam =>
413         -- berechne die Wellenperiode durch Differenzbildung
414         -- von oberer und unterer Grenze des
415         -- interessanten Bereichs
416         waveperiod := rightlimit - leftlimit;
417         -- Spitze-Spitze Amplitude aus Maximum und Minimum
418         waveampl := (wavemax-mean)+(mean-wavemin);
419         state <= state_compwaveparam;

422     WHEN state_compwaveparam =>
423         -- prüfe, ob die Wellenformcharakteristika zutreffen,
424         -- wenn ja, setze foundwave und berechne die Nullstelle

```

```

426      -- ansonsten, setze das obere Ende des zuletzt
427      -- untersuchten Bereichs als neue Startposition für
428      -- die weitere Suche nach Nullstellen

429
430      IF (waveperiod <= maxperiod) AND
431          (waveperiod >= minperiod)
432          AND (waveampl >= minampl ) THEN
433          foundwave := '1';
434          state <= state_calclowerupper;
435      ELSE
436          datasrcaddress := rightlimit;
437          negflag := '1';
438          posflag := '1';
439          negarea := CONV_UNSIGNED(0,18);
440          posarea := CONV_UNSIGNED(0,18);
441          state <= state_integrate;
442      END IF;
443
444      WHEN state_iterate =>
445
446          -- wenn der obere Index des zu untersuchenden Bereichs
447          -- erreicht wurde, in Complete State wechseln
448          -- ansonsten den Sampleindexzähler inkrementieren
449          -- und wieder mit der Integration anfangen
450          IF datasrcaddress = findsigstop THEN
451              state <= state_complete;
452          ELSE
453              datasrcaddress :=datasrcaddress + 1;
454              state <= state_integrate;
455          END IF;
456
457      WHEN state_calclowerupper =>
458          -- berechne die obere und untere Grenze
459          -- des Nullstellenübergangs
460          -- anhand der zwischengespeicherten vermeintlichen
461          -- Nullstelle
462          lower := srcaddrtemp - CONV_UNSIGNED(1,10);
463          upper := srcaddrtemp;
464          state <= state_complete;
465
466      -- Complete-State
467      WHEN state_complete =>
468
469          -- wenn im gesamten Bereich keine Nullstelle gefunden
470          -- wurde, setze den Fehlercode
471          IF foundwave = '0' THEN
472              lower := CONV_UNSIGNED(0,10);
473              upper := CONV_UNSIGNED(0,10);
474              errorcode := "0001";
475          END IF;
476
477          -- setze Ready-Flag
478          ready_o <= '1';
479          -- setze Samplequellen- und ALU Zugriff zurück
480          dataaccess_o <= '0';
481          alusel_o <= '0';
482
483          -- die State-Machine neu starten
484          state <= state_init;
485
486      WHEN others =>
487          state <= state_init;
488
489      END CASE;
490  END IF;
491  -- Ende Statemachine
492
493  -- verbinde sampleindexzähler mit Adressausgang für Samplequelle
494  datasrcaddr_o <= CONV_STD_LOGIC_VECTOR(datasrcaddress,10 );
495  -- verbinde die Ergebnisregister mit den Ergebnisausgängen
496  lower_o <= lower;

```

---

```
496         upper_o <= upper;
         errorcode_o <= errorcode;
498
         END PROCESS;
500
         END a;
```

### B.3.4. Teilmodul Interpolation

```

2  -- Projekt: USDSP
3  --           Ultraschalllaufzeitmessung
4  --
5  -- Modul:   INTERPOLATE
6  --           interpoliert die wahre nullstelle aus der gelieferten oberen
7  --           und unteren Grenze
8  --
9  -- Inputs:
10 --      clk          - system takt
11 --      reset        - system reset
12 --      start_i      - Start-Signal
13 --      datasrc_i    - 8bit Datenbus von Samplequelle
14 --      lower_i      - 10bit unterer Index der Nullstelle
15 --      upper_i      - 10bit oberer Index der Nullstelle
16 --      mean16_i     - 16bit fixedpoint Mittelwert des Signals
17 --      polcount_i   - 4bit Anzahl der Interpolationstiefe
18 --      aluregel_i   - 24bit Ergebnis Register 1 von ALU
19 --      alurege2_i   - 24bit Ergebnis Register 2 von ALU
20 --      aluready_i   - Ready-Signal von ALU
21 --      austatus_i   - Status-Register von ALU
22 -- Outputs:
23 --      ready_o      - Ready-Flag, wenn Prozess beendet ist
24 --      errorcode_o  - 4bit Fehlercode
25 --      dataaccess_o - zeigt die Benutzung der Samplequelle an
26 --      datasrcaddr_o - 10bit Adressindex der Samplequelle
27 --      alurega_o    - 24bit Operand Register 1 für ALU
28 --      aluregb_o    - 24bit Operand Register 2 für ALU
29 --      alustart_o   - Starte ALU Berechnung
30 --      aluop_o      - 8bit ALU opcode
31 --      alusel_o     - zeigt die Benutzung der ALU an
32 --      ustimeindex_o - 20bit fixedpoint index der intepolierten
33 --                      Nullstelle
34 --
35 -- Autor: A. Kühn
36 -- Datum: 27.09.2002
37 -- Revision : a - 25.10.2002
38
39
40
41
42 -- include standard libraries
43 LIBRARY ieee;
44 USE ieee.std_logic_1164.ALL;
45 USE ieee.std_logic_arith.all;
46
47 LIBRARY lpm;
48 USE lpm.lpm_components.ALL;
49
50
51 -- Moduldefinition
52 ENTITY interpolate IS
53     PORT(
54         --DEBUG
55         dbgport          : INOUT STD_LOGIC_VECTOR(16 DOWNTO 0);
56         --ENDDEBUG
57
58         clk              : IN    STD_LOGIC;
59         reset            : IN    STD_LOGIC;
60         start_i          : IN    STD_LOGIC;
61         datasrc_i        : IN    UNSIGNED(7 DOWNTO 0);
62         lower_i          : IN    UNSIGNED(9 DOWNTO 0);
63         upper_i          : IN    UNSIGNED(9 DOWNTO 0);
64         mean16_i         : IN    UNSIGNED(15 DOWNTO 0);
65         polcount_i       : IN    UNSIGNED(3 DOWNTO 0);
66
67         aluregel_i       : IN    UNSIGNED(23 DOWNTO 0);
68         alurege2_i       : IN    UNSIGNED(23 DOWNTO 0);
69         alustatus_i      : IN    UNSIGNED(3 DOWNTO 0);

```

```

70      aluready_i      : IN    STD_LOGIC;

72      alurega_o      : OUT   UNSIGNED(23 DOWNTO 0);
      aluregb_o       : OUT   UNSIGNED(23 DOWNTO 0);
74      alustart_o     : OUT   STD_LOGIC;
      aluop_o         : OUT   UNSIGNED(7 DOWNTO 0);
76      alusel_o       : OUT   STD_LOGIC;

78      dataaccess_o   : OUT   STD_LOGIC;
80      uestimeindex_o : OUT   UNSIGNED(19 DOWNTO 0);
      datasrcaddr_o   : OUT   STD_LOGIC_VECTOR(9 DOWNTO 0);
82      errorcode_o    : OUT   UNSIGNED(3 DOWNTO 0);
      ready_o         : OUT   STD_LOGIC
84    );
    END interpolate;
86

88  ARCHITECTURE a OF interpolate IS

90      -- Deklaration der States
92      TYPE STATE_TYPE IS ( state_init,
93                          state_reg,
94                          state_prepsumlower, state_sumlower,
95                          state_ssumlower, state_postsumlower,
96                          state_prepsumvallower, state_sumvallower,
97                          state_ssumvallower, state_postsumvallower,
98                          state_prepsumupper, state_sumupper,
99                          state_ssumupper, state_postsumupper,
100                         state_prepsumvalupper, state_sumvalupper,
101                         state_ssumvalupper, state_postsumvalupper,
102                         state_checksumend,
103                         state_prepcalcindexmean, state_calcindexmean,
104                         state_scalcindexmean, state_postcalcindexmean,
105                         state_prepcalcvalmean, state_calcvalmean,
106                         state_scalcvalmean, state_postcalcvalmean,
107                         state_prepcalcdeltaval, state_calcdeltaval,
108                         state_scalcdeltaval, state_postcalcdeltaval,
109                         state_prepcalcdeltaindex, state_calcdeltaindex,
110                         state_scalcdeltaindex, state_postcalcdeltaindex,
111                         state_prepcalcml, state_calcml, state_scalcml,
112                         state_postcalcml,
113                         state_prepcalcbl, state_calcbl, state_scalcbl,
114                         state_postcalcbl,
115                         state_prepcalcsl, state_calcsl, state_scalcsl,
116                         state_postcalcsl,
117                         state_prepcalcmltime, state_calcmltime,
118                         state_scalcmltime, state_postcalcmltime,
119                         state_complete );
120
121      SIGNAL state : STATE_TYPE; -- Statevariable
122
123      -- auf 16bit erweiterter Samplewert
124      SIGNAL datasrc16 : UNSIGNED(15 DOWNTO 0);
125      -- auf 20bit erweiterter Nullstellenbereich
126      SIGNAL upper20 : UNSIGNED(19 DOWNTO 0);
127      SIGNAL lower20 : UNSIGNED(19 DOWNTO 0);
128
129      -- auf 20bit erweiterte Interpolation
130      SIGNAL interpol20 : UNSIGNED(19 DOWNTO 0);
131
132
133  BEGIN
134
135      sigs :
136
137      -- erweitert den aktuellen Samplewert von 8bit auf 16bit
138      -- 8bit Ganzzahl | 8bit Nachkomma
139      datasrc16(15 DOWNTO 8) <= datasrc_i(7 DOWNTO 0);

```



```

142      datasrc16(7 DOWNTO 0) <= "00000000";

144      -- erweitert den Nullstellenindex von 10bit auf 20bit
144      -- 10bit Ganzzahl | 10bit Nachkomma
      upper20(19 DOWNTO 10) <= upper_i(9 DOWNTO 0);
146      upper20(9 DOWNTO 0) <= "0000000000";
      lower20(19 DOWNTO 10) <= lower_i(9 DOWNTO 0);
148      lower20(9 DOWNTO 0) <= "0000000000";

150      -- auf 20bit erweiterter aktueller Interpolationsschritt
      interpol20(19 DOWNTO 14) <= "000000";
152      interpol20(9 DOWNTO 0) <= "0000000000";

154
156      -- Statemachine
      PROCESS (clk, reset)

158      -- Register für aktuellen Interpolationsschritt
      VARIABLE interpolstep : UNSIGNED(3 DOWNTO 0);
160      -- 24bit Summenregister für untere und obere Sampleindizes
      -- 24bit -> von 10 auf 20bit erweiterte Länge + 4bit um Überlauf
162      -- zu vermeiden
      VARIABLE lowersum      : UNSIGNED(23 DOWNTO 0);
164      VARIABLE uppersum     : UNSIGNED(23 DOWNTO 0);
      -- 20bit Summenregister für untere und obere Samplewerte
      -- 20bit -> von 8 auf 16bit erweiterte Länge + 4bit um Überlauf
      -- zu vermeiden
168      VARIABLE valuppersum  : UNSIGNED(19 DOWNTO 0);
      VARIABLE valloversum   : UNSIGNED(19 DOWNTO 0);
170      -- Register für aktuellen Sampleindex
      VARIABLE datasrcaddress : UNSIGNED(9 DOWNTO 0);
172      -- Register für mittleren negativen Sampleindex
      VARIABLE indexmean      : UNSIGNED(23 DOWNTO 0);
174      -- Register für mittleren negativen Samplewert
      VARIABLE valmean        : UNSIGNED(19 DOWNTO 0);
176      -- Register für Wertedifferenz obere und untere Grenze
      VARIABLE dval           : UNSIGNED(19 DOWNTO 0);
178      -- Register für Indextdifferenz obere und untere Grenze
      VARIABLE dindex         : UNSIGNED(23 DOWNTO 0);
180      -- Register für Steigung
      VARIABLE dm              : UNSIGNED(19 DOWNTO 0);
182      -- Register für y-Achsenabschnitt
      VARIABLE deltamin       : UNSIGNED(15 DOWNTO 0);
184      -- Register für relativen Nulldurchgang
      VARIABLE dns             : UNSIGNED(15 DOWNTO 0);
186      -- Register für interpolierten Nullstellenindex
      VARIABLE ertime         : UNSIGNED(19 DOWNTO 0);
188
      -- Register für Parameter
190      VARIABLE polcount      : UNSIGNED(3 DOWNTO 0);
      VARIABLE lower         : UNSIGNED(9 DOWNTO 0);
192      VARIABLE upper        : UNSIGNED(9 DOWNTO 0);
      -- Register für Fehlercode
194      VARIABLE errorcode     : UNSIGNED(3 DOWNTO 0);

196      BEGIN
198      -- asynchroner reset
      IF reset = '1' THEN

200
202      -- setze Ready-Flag zurück
      ready_o <= '0';
      -- setze Samplequellen- und ALU Benutzungsflag zurück
204      dataaccess_o <= '0';
      alusel_o <= '0';
206
      errorcode:= "0000";
208
      -- initialer State setzen
210      state <= state_init;

```

```

212      -- positive Taktflanke
      ELSIF clk'EVENT AND clk = '1' THEN
214
216          CASE state IS
218              -- Init State
              WHEN state_init =>
219                  -- warte auf Startsignal
220                  IF start_i = '1' THEN
221
222                      -- setze Ready-Flag zurück
223                      ready_o <= '0';
224
225                      -- setze Samplequellen- und ALU Benutzungsflags
226                      dataaccess_o <= '1';
227                      alusel_o <= '1';
228
229                      -- lösche alle temporären Berechnungsregister
230                      interpolstep := CONV_UNSIGNED(0,4);
231                      lowersum := CONV_UNSIGNED(0, 24 );
232                      uppersum := CONV_UNSIGNED(0, 24 );
233                      valuppersum := CONV_UNSIGNED(0, 20 );
234                      valloversum := CONV_UNSIGNED(0, 20 );
235
236                      errorcode := "0000";
237                      -- starte die Berechnung
238                      state <= state_reg;
239                  ELSE
240                      -- verweile in diesem State
241                      state <= state_init;
242                  END IF;
243
244
245          WHEN state_reg =>
246              -- speichere alle Parameter in Register
247              polcount:= polcount_i;
248              lower := lower_i;
249              upper := upper_i;
250              state <= state_prepsumlower;
251
252          WHEN state_prepsumlower =>
253              -- setze aktuellen Sampleindex auf
254              -- (untere Nullstellengrenze - Interpolationsschritt)
255              -- addiere den auf 20bit erweiterten Index auf die Summe
256              -- des negativen Index
257              datasrcaddress := lower - interpolstep;
258              alurega_o <= CONV_UNSIGNED(lowersum, 24);
259              aluregb_o <= CONV_UNSIGNED( (lower20-interpol20), 24 );
260              aluop_o <= CONV_UNSIGNED( 01,8);
261              state <= state_sumlower;
262
263
264          WHEN state_sumlower =>
265              alustart_o <= '1';
266              state <= state_ssumlower;
267
268          WHEN state_ssumlower =>
269              alustart_o <= '0';
270              state <= state_postsumlower;
271
272          WHEN state_postsumlower =>
273              -- wenn ALU bereit ist, speichere das Ergebnis im
274              -- negativen Summenregister
275              IF aluready_i = '1' THEN
276                  lowersum := CONV_UNSIGNED( aluregel_i, 24 );
277                  state <= state_prepsumvallower;
278              END IF;
279
280          WHEN state_prepsumvallower =>
281              -- addiere den auf 16bit erweiterten Samplewert auf die
282              -- Summe der negativen Werte

```

```

284         alurega_o <= CONV_UNSIGNED(vallowersum, 24);
        aluregb_o <= CONV_UNSIGNED( datasrc16, 24 );
        aluop_o <= CONV_UNSIGNED( 01,8);

286
288         state <= state_sumvallower;

290     WHEN state_sumvallower =>
        alustart_o <= '1';
        state <= state_ssumvallower;

292
294     WHEN state_ssumvallower =>
        alustart_o <= '0';
        state <= state_postsumvallower;

296
300     WHEN state_postsumvallower =>
        IF aluready_i = '1' THEN
            -- wenn ALU bereit ist, speichere das Ergebnis im
            -- negativen Werteregister
            vallowersum := CONV_UNSIGNED( aluregel_i, 20 );
            state <= state_prepsupper;
        END IF;

304
306     WHEN state_prepsupper =>
        -- setze aktuellen Sampleindex auf
        -- (obere Nullstellengrenze + Interpolationsschritt)
        -- addiere den auf 20bit erweiterten Index auf die
        -- Summe des positiven Index
        datasrcaddress := upper + interpolstep;
        alurega_o <= CONV_UNSIGNED(uppersum, 24);
        aluregb_o <= CONV_UNSIGNED( (upper20+interpol20), 24 );
        aluop_o <= CONV_UNSIGNED( 01,8);

314
316         state <= state_sumupper;

318     WHEN state_sumupper =>
        alustart_o <= '1';
        state <= state_ssumupper;

320
322     WHEN state_ssumupper =>
        alustart_o <= '0';
        state <= state_postsumupper;

324
326     WHEN state_postsumupper =>
        -- wenn ALU bereit ist, speichere das Ergebnis im
        -- positiven Summenindexregister
        IF aluready_i = '1' THEN
            uppersum := CONV_UNSIGNED( aluregel_i, 24 );
            state <= state_prepsupper;
        END IF;

332
334     WHEN state_prepsupper =>
        -- addiere den auf 16bit erweiterten Samplewert auf die
        -- Summe der positiven Werte
        alurega_o <= CONV_UNSIGNED(valuppersum, 24);
        aluregb_o <= CONV_UNSIGNED( datasrc16, 24 );
        aluop_o <= CONV_UNSIGNED( 01,8);

338
340         state <= state_sumupper;

342     WHEN state_sumupper =>
        alustart_o <= '1';
        state <= state_ssumupper;

344
346     WHEN state_ssumupper =>
        alustart_o <= '0';
        state <= state_postsumupper;

348
350     WHEN state_postsumupper =>
        -- wenn ALU bereit ist, speichere das Ergebnis im
        -- positiven Werteregister
        IF aluready_i = '1' THEN

```

```

354         valuppersum := CONV_UNSIGNED( aluregel_i, 20 );
355         state <= state_checksumend;
356     END IF;

358

359     WHEN state_checksumend =>
360         -- wenn die Anzahl der Interpolationsschritte erreicht
361         -- wurde, fahre mit Mittelwertbildung fort
362         -- ansonsten inkrementiere den
363         -- Interpolationsschrittzähler und
364         -- summiere erneut auf
365         IF interpolstep = polcount THEN
366             interpolstep := CONV_UNSIGNED(0,4);
367             polcount := polcount + 1;
368             state <= state_prepcalcindexmean;
369         ELSE
370             interpolstep := interpolstep + 1;
371             state <= state_prepsumlower;
372         END IF;

373

374     WHEN state_prepcalcindexmean =>
375         -- berechne den Mittelwert der negativen Sampleindizes
376         -- lowersum/polcount
377         alurega_o <= CONV_UNSIGNED(lowersum,24);
378         aluregb_o <= CONV_UNSIGNED(polcount, 24 );
379         aluop_o <= CONV_UNSIGNED(04,8 );
380         state <= state_calcindexmean;
381

382     WHEN state_calcindexmean =>
383         alustart_o <= '1';
384         state <= state_scalcindexmean;
385

386     WHEN state_scalcindexmean =>
387         alustart_o <= '0';
388         state <= state_postcalcindexmean;
389

390     WHEN state_postcalcindexmean =>
391         -- wenn ALU bereit, speichere Ergebnis in Register für
392         -- mittleren negativen Sampleindex
393         IF aluready_i = '1' THEN
394             IF alustatus_i = CONV_UNSIGNED(0,4) THEN
395                 indexmean := CONV_UNSIGNED(aluregel_i, 24 );
396                 state <= state_prepcalcvalmean;
397             ELSE
398                 errorcode := "0001";
399                 state <= state_complete;
400             END IF;
401         END IF;

402     END IF;

403

404     WHEN state_prepcalcvalmean =>
405         -- berechne den Mittelwert der negativen Samplewerte
406         -- vallowersum/polcount
407         alurega_o <= CONV_UNSIGNED(vallowersum,24);
408         aluregb_o <= CONV_UNSIGNED(polcount, 24 );
409         aluop_o <= CONV_UNSIGNED(04,8 );
410         state <= state_calcvalmean;
411

412     WHEN state_calcvalmean =>
413         alustart_o <= '1';
414         state <= state_scalcvalmean;
415

416     WHEN state_scalcvalmean =>
417         alustart_o <= '0';
418         state <= state_postcalcvalmean;
419

420     WHEN state_postcalcvalmean =>
421         -- wenn ALU bereit, speichere Ergebnis in Register für
422         -- mittlere negative Samplewert
423         IF aluready_i = '1' THEN

```

```

426         IF alustatus_i = CONV_UNSIGNED(0,4) THEN
            valmean := CONV_UNSIGNED(aluregel_i, 20 );
            state <= state_prepcalcdeltaval;
428         ELSE
            errorcode := "0010";
430             state <= state_complete;
            END IF;
432
434     END IF;

436     WHEN state_prepcalcdeltaval =>
        -- bilde die Differenz aus oberer und unterer Wertesumme
438         alurega_o <= CONV_UNSIGNED(valuppersum, 24);
         aluregb_o <= CONV_UNSIGNED(vallowersum, 24 );
440         aluop_o <= CONV_UNSIGNED( 02,8);

442         state <= state_calcdeltaval;

444     WHEN state_calcdeltaval =>
         alustart_o <= '1';
446         state <= state_scalcdeltaval;

448     WHEN state_scalcdeltaval =>
         alustart_o <= '0';
450         state <= state_postcalcdeltaval;

452     WHEN state_postcalcdeltaval =>
        -- wenn ALU bereit, speichere Ergebnis in Register
454         -- für Wertedifferenz
         IF aluready_i = '1' THEN
456             dval := CONV_UNSIGNED( aluregel_i, 20 );
             state <= state_prepcalcdeltaindex;
458         END IF;

460     WHEN state_prepcalcdeltaindex =>
        -- berechne die Differenz aus oberer unterer Indexsumme
462         alurega_o <= CONV_UNSIGNED(uppersum, 24);
         aluregb_o <= CONV_UNSIGNED(lowersum, 24 );
464         aluop_o <= CONV_UNSIGNED( 02,8);

466         state <= state_calcdeltaindex;

468     WHEN state_calcdeltaindex =>
         alustart_o <= '1';
470         state <= state_scalcdeltaindex;

472     WHEN state_scalcdeltaindex =>
         alustart_o <= '0';
474         state <= state_postcalcdeltaindex;

476     WHEN state_postcalcdeltaindex =>
        -- wenn ALU bereit, speichere Ergebnis in Register für
478         -- Indexdifferenz
         IF aluready_i = '1' THEN
480             dindex := CONV_UNSIGNED( aluregel_i, 24 );
             state <= state_prepcalc;
482         END IF;

484     WHEN state_prepcalc =>
        -- berechne die Steigung aus Wertedifferenz(y)
486         -- und Indexdifferenz(x)
        -- Wertedifferenz/Indexdifferenz
488         alurega_o <= CONV_UNSIGNED(dval,24);
         aluregb_o <= CONV_UNSIGNED(dindex, 24 );
490         aluop_o <= CONV_UNSIGNED(04,8 );
         state <= state_calcm;
492

494     WHEN state_calcm =>
         alustart_o <= '1';
         state <= state_scalcm;

```

```

496         WHEN state_scalcm =>
498             alustart_o <= '0';
499             state <= state_postcalcm;
500
501         WHEN state_postcalcm =>
502             -- wenn ALU bereit, speichere Ergebnis in Register
503             -- für Steigung
504             IF aluready_i = '1' THEN
505                 IF alustatus_i = CONV_UNSIGNED(0,4) THEN
506                     dm := CONV_UNSIGNED(aluregel_i, 20 );
507                     state <= state_prepcalcb;
508                 ELSE
509                     errorcode := "0011";
510                     state <= state_complete;
511                 END IF;
512             END IF;
513
514         WHEN state_prepcalcb =>
515             -- berechne den y-Achsenabschnitt durch Subtraktion der
516             -- interpolierten
517             -- negativen Summe vom Signalmittelwert (Nullpunkt)
518
519             alurega_o <= CONV_UNSIGNED(mean16_i,24);
520             aluregb_o <= CONV_UNSIGNED(valmean, 24 );
521             aluop_o    <= CONV_UNSIGNED(02,8 );
522             state <= state_calcb;
523
524         WHEN state_calcb =>
525             alustart_o <= '1';
526             state <= state_scalcb;
527
528         WHEN state_scalcb =>
529             alustart_o <= '0';
530             state <= state_postcalcb;
531
532         WHEN state_postcalcb =>
533             -- wenn ALU bereit, speichere Ergebnis in Register
534             -- für y-Achsenabschnitt
535             IF aluready_i = '1' THEN
536                 deltamin := CONV_UNSIGNED(aluregel_i, 16 );
537                 state <= state_prepcalcns;
538             END IF;
539
540         WHEN state_prepcalcns =>
541             -- berechnet den interpolierten relativen Nulldurchgang
542             -- des Signals durch Division von y-Achsenabschnitt
543             -- durch Steigung
544             alurega_o <= CONV_UNSIGNED(deltamin,24);
545             aluregb_o <= CONV_UNSIGNED(dm, 24 );
546             aluop_o    <= CONV_UNSIGNED(04,8 );
547             state <= state_calcns;
548
549         WHEN state_calcns =>
550             alustart_o <= '1';
551             state <= state_scalcns;
552
553         WHEN state_scalcns =>
554             alustart_o <= '0';
555             state <= state_postcalcns;
556
557         WHEN state_postcalcns =>
558             -- wenn ALU bereit, speichere Ergebnis in Register
559             -- für relativen Nulldurchgang
560             IF aluready_i = '1' THEN
561                 IF alustatus_i = CONV_UNSIGNED(0,4) THEN
562                     dns := CONV_UNSIGNED(aluregel_i, 16 );
563                     state <= state_prepcalctime;
564                 ELSE
565                     errorcode := "0100";

```

```

state <= state_complete;
568     END IF;
    END IF;
570
    WHEN state_prepcalctime =>
572         -- addiere den interpolierten Nullstellenindex zum
        -- relativen Nulldurchgang
574         -- um absoluten Nulldurchgang zu berechnen
        alurega_o <= CONV_UNSIGNED(dns,24);
576         aluregb_o <= CONV_UNSIGNED(indexmean, 24 );
        aluop_o    <= CONV_UNSIGNED(01,8 );
578         state <= state_calctime;

580     WHEN state_calctime =>
        alustart_o <= '1';
582         state <= state_scalctime;

584     WHEN state_scalctime =>
        alustart_o <= '0';
586         state <= state_postcalctime;

588     WHEN state_postcalctime =>
        -- wenn ALU bereit, speichere Ergebnis in Register
        -- für interpolierten Nullstellenindex
590         IF aluready_i = '1' THEN
592             ustime := CONV_UNSIGNED(aluregel_i, 20 );
            state <= state_complete;
594         END IF;

596
        -- Complete-State
598     WHEN state_complete =>

600         -- setze Ready-Flag
        ready_o <= '1';
602         -- setze Samplequellen- und ALU Benutzungsflags zurück
        dataaccess_o <= '0';
604         alusel_o <= '0';
        -- wieder in den Init-State zurückkehren
606         state <= state_init;

608     WHEN others =>
        state <= state_init;
610

612     END CASE;
    END IF;
614

616
        -- auf 20bit erweiterter aktueller Interpolationsschritt
618     interpol20(13 DOWNTO 10) <= interpolstep;

620
        -- Ausgabe der interpolierten Nullstelle
        ustimeindex_o <= ustime;
622         -- Ausgabe des Sampleindex auf Adressausgang
        datasrcaddr_o <= CONV_STD_LOGIC_VECTOR(datasrcaddress, 10);
624         -- Ausgabe des Fehlercodes
        errorcode_o <= errorcode;
626
        -- End Statemachine
628
    END PROCESS;
630

632 END a;
```

### B.3.5. Steuermodul Signalverarbeitung

```

2  -- Projekt: USDSP
3  --           Ultraschalllaufzeitmessung
4  --
5  -- Modul:   SIGCONTROLLER
6  --           steuert den Ablauf der Signalverarbeitungskette
7  --
8  -- Inputs:
9  --   clk           - System Takt
10 --   reset          - System Reset
11 --   start_i        - Startflag um die Signalverarbeitung zu starten
12 --   readymean_i    - Ready-Flag von Mittelwertbildung
13 --   errmean_i      - 4bit Fehlercode von Mittelwertbildung
14 --   readyfindsig_i - Ready-Flag von Nullstellensuche
15 --   errfindsig_i   - 4bit Fehlercode von Nullstellensuche
16 --   readyinterpol_i - Ready-Flag von Interpolation
17 --   errinterpol_i  - 4bit Fehlercode von Interpolation
18 -- Outputs:
19 --   ready_o         - Ready-Flag, zeigt Ende der Signalverarbeitung
20 --   running_o       - aktiv, solange Signalverarbeitung arbeitet
21 --   errorcode_o     - 4bit Fehlercode
22 --   datasrcsel_o    - zeigt Benutzung der Samplequelle an
23 --   rammux_o        - 2bit Multiplexeradresse für Samplequelle
24 --   alusel_o        - zeigt Benutzung der externen ALU an
25 --   alumux_o        - 2bit Multiplexeradresse für externe ALU
26 --   startmean_o     - Start-Flag für Mittelwertbildung
27 --   startfindsig_o  - Start-Flag für Nullstellensuche
28 --   startinterpol_o - Start-Flag für Interpolation
29 --
30 -- Autor: A. Kühn
31 -- Datum: 11.10.2002
32 -- Revision: a - 24.10.2002
33 --             b - 02.12.2002
34 --
35
36
37
38
39 -- Load standard Libraries
40 LIBRARY ieee;
41 USE ieee.std_logic_1164.ALL;
42 USE ieee.std_logic_arith.all;
43
44 LIBRARY lpm;
45 USE lpm.lpm_components.ALL;
46
47
48 -- Moduldefinition
49 ENTITY sigcontroller IS
50     PORT(
51         --DEBUG
52         dbgport          : INOUT STD_LOGIC_VECTOR(16 DOWNTO 0);
53         --ENDDEBUG
54
55         clk              : IN    STD_LOGIC;
56         reset            : IN    STD_LOGIC;
57         start_i          : IN    STD_LOGIC;
58         readymean_i      : IN    STD_LOGIC;
59         errmean_i        : IN    UNSIGNED(3 DOWNTO 0);
60         readyfindsig_i   : IN    STD_LOGIC;
61         errfindsig_i     : IN    UNSIGNED(3 DOWNTO 0);
62         readyinterpol_i  : IN    STD_LOGIC;
63         errinterpol_i    : IN    UNSIGNED(3 DOWNTO 0);
64
65         ready_o          : OUT    STD_LOGIC;
66         running_o        : OUT    STD_LOGIC;
67         errorcode_o      : OUT    UNSIGNED(3 DOWNTO 0);
68         datasrcsel_o     : OUT    STD_LOGIC;
69         rammux_o         : OUT    UNSIGNED(1 DOWNTO 0);

```





```

142         timeoutcount := CONV_UNSIGNED(0,16);

143
144         -- setze alle Start-Flags zurück
145         startmean_o <= '0';
146         startfindsig_o <= '0';
147         startinterpol_o <= '0';
148
149         -- setze running flag
150         running_o <= '1';
151
152
153         alumux := "00";
154         -- setze Samplequellen- und ALU Benutzungsflags
155         datasrcsel_o <= '1';
156         alusel_o <= '0';
157
158         -- beginne mit startmean State
159         state <= state_startmean;
160     ELSE
161         -- verweile in Init-State
162         state <= state_init;
163     END IF;
164
165     -- Startmean State
166     WHEN state_startmean =>
167         -- schalte Samplequellen- und ALU Multiplexer
168         -- auf das Mittelwert-Modul
169         rammux_o <= "00";
170         alumux := "00";
171         -- setze Start-Flag für Mittelwert-Modul
172         startmean_o <= '1';
173
174         state <= state_poststartmean;
175
176     -- poststartmean State
177     WHEN state_poststartmean =>
178         startmean_o <= '0';
179         state <= state_waitmean;
180
181     -- waitmean-State
182     WHEN state_waitmean =>
183         -- warte auf Ready-Signal von Mittelwert-Modul
184         -- wenn kein Fehler aufgetreten ist, fahre mit
185         -- Nullstellensuche fort, ansonsten setze Fehlercode
186         IF readymean_i = '1' THEN
187             IF errmean_i = 0 THEN
188                 state <= state_startfindsig;
189             ELSE
190                 errorcode := "0001";
191                 state <= state_complete;
192             END IF;
193         ELSE
194             state <= state_waitmean;
195         END IF;
196
197     WHEN state_startfindsig =>
198         -- schalte Samplequellen- und ALU Multiplexer
199         -- auf das Nullstellensuche-Modul
200         rammux_o <= "01";
201         alumux := "01";
202         startfindsig_o <= '1';
203         state <= state_poststartfindsig;
204
205     WHEN state_poststartfindsig =>
206         startfindsig_o <= '0';
207         state <= state_waitfindsig;
208
209     WHEN state_waitfindsig =>
210         -- warte auf Ready-Signal von Nullstellensuche-Modul
211         -- wenn kein Fehler aufgetreten ist, fahre mit
212         -- Interpolation fort, ansonsten setze Fehlercode

```

```

212      -- wenn keine Nullstelle innerhalb 300us gefunden
213      -- wurde, setzte Fehlercode auf Timeout
214
215      IF readyfindsig_i = '1' THEN
216
217          IF errfindsig_i = 0 THEN
218              state <= state_startinterpol;
219          ELSE
220              errorcode := "0010";
221              state <= state_complete;
222          END IF;
223      ELSE
224          -- 300us Timeout
225          IF timeoutcount = 6000 THEN
226              errorcode := "0011";
227              state <= state_complete;
228          ELSE
229              timeoutcount := timeoutcount + 1;
230              state <= state_waitfindsig;
231          END IF;
232      END IF;
233
234      WHEN state_startinterpol =>
235          -- schalte Samplequellen- und ALU Multiplexer
236          -- auf Interpolations-Modul
237          rammux_o <= "10";
238          alumux := "10";
239          startinterpol_o <= '1';
240          state <= state_poststartinterpol;
241
242      WHEN state_poststartinterpol =>
243          startinterpol_o <= '0';
244          state <= state_waitinterpol;
245
246      WHEN state_waitinterpol =>
247          -- warte auf Ready-Signal von Interpolations-Modul
248          -- wenn kein Fehler aufgetreten ist, springe
249          -- in complete-State
250          -- ansonsten setze Fehlercode
251          IF readyinterpol_i = '1' THEN
252              IF errinterpol_i = 0 THEN
253                  state <= state_complete;
254              ELSE
255                  errorcode := "0100";
256                  state <= state_complete;
257              END IF;
258          ELSE
259              state <= state_waitinterpol;
260          END IF;
261
262      -- Complete-State
263      WHEN state_complete =>
264
265          -- setze Ready-Flag
266          ready_o <= '1';
267          -- setze Samplequellen- und ALU Benutzungsflags zurück
268          datasrcsel_o <= '0';
269          alusel_o <= '0';
270          -- setze Running-Flag zurück
271          running_o <= '0';
272
273          -- wieder in den Init-State zurückkehren
274          state <= state_init;
275
276      WHEN others =>
277          state <= state_init;
278
279      END CASE;
280  END IF;
281
282

```

```
284         -- gebe Inhalt von errorcode-Register aus
           errorcode_o <= errorcode;
286         -- Ende Statemachine
           alumux_o <= alumux;

288     END PROCESS;

290 END a;
```

### B.3.6. Teilmodul Mittelwertbildung

```

2  -- Projekt: USDSP
3  --      Ultraschalllaufzeitmessung
4  --
5  -- Modul:  MEANSHOTS
6  --      summiert die arteriellen und venösen "Schüsse" und bildet
7  --      nach einer vorgegebenen Anzahl den Mittelwert der Schüsse
8  --
9  -- Inputs:
10 --      clk          - System Takt
11 --      reset        - system reset
12 --      start_i      - Start-Flag um die Prozedur zu starten
13 --      restart_i    - startet die Mittelwertbildung erneut
14 --      samplestart_i - startet die Summierung für einen Schuss
15 --      ustimeindex_i - 20bit fixedpoint Sampleindex
16 --      meancount_i  - 8bit Anzahl der Schüsse zur Mittelung
17 --      artvenflag_i - zeigt an, dass das aktuelle Sample vom
18 --                  venösen Kanal anliegt
19 --      alurege1_i   - 24bit Result Register 1 für ALU
20 --      alurege2_i   - 24bit Result Register 2 für ALU
21 --      alustatus_i  - Statusregister von ALU
22 --      aluready_i   - Ready-Signal von ALU
23 -- Outputs:
24 --      ready_o       - Ready-Flag, wenn die Schüsse gemittelt wurden
25 --      readysample_o - Ready-Flag, wenn ein Sample aufsummiert wurde
26 --      errorcode_o   - 4bit Fehlercode
27 --      alurega_o     - 24bit Operand Register 1 for ALU
28 --      aluregb_o     - 24bit Operand Register 2 for ALU
29 --      alustart_o     - Starte ALU Operation
30 --      aluop_o       - 8bit ALU opcode
31 --      alusel_o      - Zeigt die Benutzung der ALU an
32 --      usmeantimeart_o - 20bit fixedpoint Ergebnis Mittelung arteriell
33 --      usmeantimeven_o - 20bit fixedpoint Ergebnis Mittelung venös
34 --
35 -- Autor: A. Kühn
36 -- Datum: 28.10.2002
37 -- Revision : a - 02.12.2002
38
39
40
41
42 -- include standard libraries
43 LIBRARY ieee;
44 USE ieee.std_logic_1164.ALL;
45 USE ieee.std_logic_arith.all;
46
47 LIBRARY lpm;
48 USE lpm.lpm_components.ALL;
49
50
51 -- Moduledefinition
52 ENTITY meanshots IS
53     PORT(
54         --DEBUG
55         dbgport          : INOUT STD_LOGIC_VECTOR(16 DOWNTO 0);
56         --ENDDEBUG
57         clk              : IN    STD_LOGIC;
58         reset            : IN    STD_LOGIC;
59         start_i          : IN    STD_LOGIC;
60         samplestart_i    : IN    STD_LOGIC;
61         restart_i        : IN    STD_LOGIC;
62         ustimeindex_i    : IN    UNSIGNED(19 DOWNTO 0);
63         meancount_i      : IN    UNSIGNED(7 DOWNTO 0);
64         artvenflag_i     : IN    STD_LOGIC;
65         errsig_i         : IN    UNSIGNED(3 DOWNTO 0);
66         alurege1_i       : IN    UNSIGNED(23 DOWNTO 0);
67         alurege2_i       : IN    UNSIGNED(23 DOWNTO 0);
68         aluready_i       : IN    STD_LOGIC;
69         alustatus_i      : IN    UNSIGNED(3 DOWNTO 0);

```

```

70         alurega_o           : OUT   UNSIGNED(23 DOWNTO 0);
72         aluregb_o          : OUT   UNSIGNED(23 DOWNTO 0);
74         alustart_o         : OUT   STD_LOGIC;
76         aluop_o            : OUT   UNSIGNED(7 DOWNTO 0);
78         alusel_o           : OUT   STD_LOGIC;
80         readysample_o      : OUT   STD_LOGIC;
82         usmeantimeart_o    : OUT   UNSIGNED(19 DOWNTO 0);
84         usmeantimeeven_o   : OUT   UNSIGNED(19 DOWNTO 0);
86         errorcode_o        : OUT   UNSIGNED(3 DOWNTO 0);
88         ready_o            : OUT   STD_LOGIC
89     );
90     END meanshots;
91
92     ARCHITECTURE a OF meanshots IS
93
94         -- Deklaration der States
95         TYPE STATE_TYPE IS ( state_init,
96                             state_reg, state_waitsample, state_chkerr,
97                             state_sumup,
98                             state_checkend,
99                             state_divideart, state_saveart,
100                            state_divideeven, state_saveeven,
101                            state_readysample,
102                            state_complete );
103
104         SIGNAL state : STATE_TYPE; -- Statevariable
105
106         SIGNAL meanresult : UNSIGNED(26 DOWNTO 0);
107
108         SIGNAL errsig : STD_LOGIC;
109
110     BEGIN
111
112     errsig_handler :
113         errsig <= errsig_i(0) OR errsig_i(1) OR errsig_i(2) OR errsig_i(3);
114
115         -- Statemachine
116         PROCESS ( clk, reset )
117
118             -- Register für artven-Flag
119             VARIABLE artven : STD_LOGIC;
120
121             -- Register für aktuellen Index
122             VARIABLE uestimeindex : UNSIGNED(19 DOWNTO 0);
123             -- Register für Anzahl der zu mittelnden Werte (2^)
124             VARIABLE meancount : UNSIGNED(7 DOWNTO 0);
125
126             -- Zähler für bereits aufsummierte Werte
127             VARIABLE meanstepart : UNSIGNED(7 DOWNTO 0);
128             VARIABLE meanstepven : UNSIGNED(7 DOWNTO 0);
129
130             -- arterielles und venöses Summenregister
131             -- 26bit -> 20bit + 6bit Reserve um Überlauf zu vermeiden
132             VARIABLE timeartsum : UNSIGNED(26 DOWNTO 0);
133             VARIABLE timevensum : UNSIGNED(26 DOWNTO 0);
134
135             -- Register für max. Anzahl der Summierungen (2^meancount)
136             VARIABLE sumendval : UNSIGNED(7 DOWNTO 0);
137
138             -- Register für gemitteltes Ergebnis
139             VARIABLE timeart : UNSIGNED(19 DOWNTO 0);
140             VARIABLE timeeven : UNSIGNED(19 DOWNTO 0);

```

```

142
144     -- Register für Fehlercode
145     VARIABLE errorcode      : UNSIGNED(3 DOWNT0 0);
146
147     VARIABLE errsignal      : STD_LOGIC;
148
149     BEGIN
150         -- asynchroner Reset
151         IF reset = '1' THEN
152
153             -- setze Ready-Flag zurück
154             ready_o <= '0';
155             -- setze ReadySample-Flag zurück
156             readysample_o <= '0';
157
158             -- setze Flag für ALU-Benutzung zurück
159             alusel_o <= '0';
160
161             -- initialer State
162             state <= state_init;
163
164         -- positive Taktflanke
165         ELSIF clk'EVENT AND clk = '1' THEN
166
167             CASE state IS
168
169                 -- Init State
170                 WHEN state_init =>
171                     -- warte auf Start-Signal
172                     IF start_i = '1' THEN
173
174                         -- setze Ready-Flag zurück
175                         ready_o <= '0';
176                         -- setze ReadySample-Flag zurück
177                         readysample_o <= '0';
178
179                         -- setze Flag für ALU-Benutzung zurück
180                         alusel_o <= '0';
181
182                         -- setze Fehlercode zurück
183                         errorcode := "0000";
184                         -- beginne mit Berechnung
185                         state <= state_reg;
186                     ELSE
187                         -- verweile in diesem State
188                         state <= state_init;
189                     END IF;
190
191                 WHEN state_reg =>
192                     -- speichere Parameter in Register
193                     meancount := meancount_i;
194
195                     -- die Anzahl der zu mittelnden Werte MUSS 2^n
196                     -- entsprechen, meancount_i entspricht n
197                     -- somit errechnet sich der Endwert der
198                     -- Aufsummierschritte
199                     -- aus dem Nach links schieben von 1 um
200                     -- meancount_i Stellen
201                     sumendval := SHL("00000001",
202                                     CONV_UNSIGNED(meancount_i,3));
203
204                     -- lösche alle temporären Register
205                     meanstepart := CONV_UNSIGNED(0,8);
206                     meanstepven := CONV_UNSIGNED(0,8);
207                     timeartsum := CONV_UNSIGNED(0,27);
208                     timevensum := CONV_UNSIGNED(0,27);
209
210                     state <= state_waitsample;

```

```

212
213     WHEN state_waitsample =>
214         -- warte auf nächstes Sample
215         IF samplestart_i = '1' THEN
216             -- setze ReadySample-Flag zurück
217             readysample_o <= '0';
218             -- setze Flag für ALU Benutzung
219             alusel_o <= '1';
220
221             -- speichere Eingänge in Register
222             artven := artvenflag_i;
223             ustimeindex := ustimeindex_i;
224             errsignal := errsig;
225
226             state <= state_chkerr;
227         ELSE
228             -- verweile in diesem State
229             state <= state_waitsample;
230         END IF;
231
232     WHEN state_chkerr =>
233         IF errsignal = '1' THEN
234             ustimeindex := CONV_UNSIGNED(0,20);
235         END IF;
236         state <= state_sumup;
237
238     WHEN state_sumup =>
239         -- wenn artven-Flag nicht gesetzt ist, addiere
240         -- den aktuellen Wert zu dem arteriellen Summenregister
241         -- ansonsten addiere den aktuellen Wert zu dem venösen
242         -- Summenregister
243         IF artven = '0' THEN
244             -- nur addieren, wenn Anzahl der zu mittelnden
245             -- Samples
246             -- noch nicht erreicht ist
247             IF meanstepart = sumendval THEN
248                 null;
249             ELSE
250                 timeartsum := timeartsum + ustimeindex;
251                 meanstepart := meanstepart + 1;
252             END IF;
253         ELSE
254             -- nur addieren, wenn Anzahl der zu
255             -- mittelnden Samples
256             -- noch nicht erreicht ist
257             IF meanstepven = sumendval THEN
258                 null;
259             ELSE
260                 timevensum := timevensum + ustimeindex;
261                 meanstepven := meanstepven + 1;
262             END IF;
263         END IF;
264
265         state <= state_checkend;
266
267     WHEN state_checkend =>
268         -- wenn Anzahl der zu mittelnden Samples auf
269         -- arterieller UND
270         -- venöser Seite erreicht ist, zur Mittelwertbildung
271         -- springen, ansonsten weitere Samples verarbeiten
272         IF (meanstepart = sumendval) AND
273            (meanstepven = sumendval) THEN
274             state <= state_divideart;
275         ELSE
276             state <= state_readysample;
277         END IF;
278
279     WHEN state_divideart =>
280         -- bilde den Mittelwert der arteriellen Schüsse
281         -- durch Rechtsschieben um meancount
282         -- (Division durch 2^meancount)

```



```

284         timeart := CONV_UNSIGNED(
                SHR(timeartsum, CONV_UNSIGNED(meancount,3)),20);
286         state <= state_saveart;

288     WHEN state_saveart =>
        state <= state_divideven;

290     WHEN state_divideven =>
        -- bilde den Mittelwert der venösen Schüsse
292         -- durch Rechtsschieben um meancount
        -- (Division durch 2^meancount)
294         timeeven := CONV_UNSIGNED(
                SHR(timevensum, CONV_UNSIGNED(meancount,3)),20);
296         state <= state_saveeven;

298     WHEN state_saveeven =>
        state <= state_complete;

300

302     WHEN state_readysample =>
        -- setze Flag für ALU Benutzung zurück
304         alusel_o <= '0';
        -- setze ReadySample-Flag
306         readysample_o <= '1';
        -- springe in "Warten auf nächstes Sample" State
308         state <= state_waitsample;

310
        -- Complete-State
312     WHEN state_complete =>

314         -- setze Ready-Flag
        readysample_o <= '1';
316         ready_o <= '1';
        -- setze Flag für ALU Benutzung zurück
318         alusel_o <= '0';
        -- wieder in den Init-State zurückkehren
320         state <= state_init;

322     WHEN others =>
        state <= state_init;
324     END CASE;
326 END IF;

328     -- gebe Ergebnisse auf Ausgang
    usmeantimeart_o <= timeart;
    usmeantimeeven_o <= timeeven;

330
    -- gebe Fehlercoderegister auf Ausgang
332    errorcode_o <= errorcode;
    -- End Statemachine

334 END PROCESS;

336 END a;
```

### B.3.7. Teilmodul Laufzeitumrechnung

```

2  -- Projekt: USDSP
3  --      Ultraschalllaufzeitmessung
4  --
5  -- Modul: INDEX2TIME
6  --      multipliziert die gemittelten arteriellen und venösen
7  --      Sampleindizes mit einer Zeitkonstanten, um die
8  --      Ultraschalllaufzeit zu errechnen
9  --
10 -- Inputs:
11 --      clk          - system Takt
12 --      reset        - system reset
13 --      start_i      - startet den Prozess
14 --      timeindexart_i - 20bit fixedpoint Sampleindex arteriell
15 --      timeindexven_i - 20bit fixedpoint Sampleindex venös
16 --      timeconst_i  - 6bit Zeitbasis -> 5bit Ganzzahl | 1bit nachkomma
17 --      alurege1_i   - 24bit Result Register 1 von ALU
18 --      alurege2_i   - 24bit Result Register 2 von ALU
19 --      alustatus_i  - 4bit Statusregister von ALU
20 --      aluready_i   - Ready-Signal von ALU
21 -- Outputs:
22 --      ready_o      - Ready-Flag für das Ende der Berechnung
23 --      errorcode_o  - 4bit Fehlercode
24 --      alurega_o    - 24bit Operand Register 1 für ALU
25 --      aluregb_o    - 24bit Operand Register 2 für ALU
26 --      alustart_o   - Starte ALU Berechnung
27 --      aluop_o      - 8bit ALU opcode
28 --      alusel_o     - zeigt die Benutzung der ALU an
29 --      ustimeartint_o - 16bit integer Laufzeit arteriell
30 --      ustimeartfract_o - 10bit nachkomma Laufzeit arteriell
31 --      ustimevenint_o - 16bit integer Laufzeit venös
32 --      ustimevenfract_o - 10bit nachkomma Laufzeit venös
33 --
34 -- Autor: A. Kühn
35 -- Datum: 30.10.2002
36 -- Revision : a - 02.12.2002
37 --
38
39
40
41 -- include standard libraries
42 LIBRARY ieee;
43 USE ieee.std_logic_1164.ALL;
44 USE ieee.std_logic_arith.all;
45
46 LIBRARY lpm;
47 USE lpm.lpm_components.ALL;
48
49
50 -- Moduledefinition
51 ENTITY index2time IS
52     PORT(
53         --DEBUG
54         dbgport          : INOUT STD_LOGIC_VECTOR(16 DOWNTO 0);
55         --ENDDEBUG
56
57         clk              : IN    STD_LOGIC;
58         reset            : IN    STD_LOGIC;
59         start_i          : IN    STD_LOGIC;
60         timeindexart_i   : IN    UNSIGNED(19 DOWNTO 0);
61         timeindexven_i   : IN    UNSIGNED(19 DOWNTO 0);
62         timeconst_i      : IN    UNSIGNED(5 DOWNTO 0);
63
64         alurege1_i       : IN    UNSIGNED(23 DOWNTO 0);
65         alurege2_i       : IN    UNSIGNED(23 DOWNTO 0);
66         alustatus_i      : IN    UNSIGNED(3 DOWNTO 0);
67         aluready_i       : IN    STD_LOGIC;
68
69         alurega_o        : OUT    UNSIGNED(23 DOWNTO 0);

```

```

70      aluregb_o      : OUT  UNSIGNED(23 DOWNTO 0);
      alustart_o      : OUT  STD_LOGIC;
72      aluop_o       : OUT  UNSIGNED(7  DOWNTO 0);
      alusel_o       : OUT  STD_LOGIC;
74
76      umeartint_o    : OUT  UNSIGNED(15 DOWNTO 0);
      umeartfract_o   : OUT  UNSIGNED(9  DOWNTO 0);
78
      umevenint_o     : OUT  UNSIGNED(15 DOWNTO 0);
80      umevenfract_o  : OUT  UNSIGNED(9  DOWNTO 0);
82
      errorcode_o     : OUT  UNSIGNED(3  DOWNTO 0);
      ready_o        : OUT  STD_LOGIC
84    );
    END index2time;
86
88  ARCHITECTURE a OF index2time IS
89
90      -- Deklaration der States
91      TYPE STATE_TYPE IS ( state_init,
92                          state_reg,
93                          state_shiftloop,
94                          state_shiftleft, state_shiftright,
95                          state_checkloop,
96                          state_complete );
97
98      SIGNAL state : STATE_TYPE;           -- Statevariable
99
100
101  BEGIN
102
103
104
105      -- Statemachine
106      PROCESS ( clk, reset )
107
108          -- Zähler für Ganzzahl-Bits
109          VARIABLE bitcount : UNSIGNED(3 DOWNTO 0);
110          -- temporärer Bitzähler
111          VARIABLE bcount   : UNSIGNED(3 DOWNTO 0);
112
113
114          -- temporäre Summenregister für Zwischenergebnisse
115          VARIABLE artsum : UNSIGNED(25 DOWNTO 0);
116          VARIABLE vensum : UNSIGNED(25 DOWNTO 0);
117
118          -- Register für Parameter
119          VARIABLE timeindexart : UNSIGNED(19 DOWNTO 0);
120          VARIABLE timeindexven : UNSIGNED(19 DOWNTO 0);
121          VARIABLE timeconst : UNSIGNED(5  DOWNTO 0);
122
123          -- Register für Fehlercode
124          VARIABLE errorcode : UNSIGNED(3  DOWNTO 0);
125
126      BEGIN
127          -- asynchroner reset
128          IF reset = '1' THEN
129
130              -- setze Ready-Flag zurück
131              ready_o <= '0';
132
133              -- setze Flag für ALU Benutzung zurück
134              alusel_o <= '0';
135
136              -- initialer State
137              state <= state_init;
138
139              -- positiver Takt
140

```

```

142     ELSIF clk'EVENT AND clk = '1' THEN
143
144         CASE state IS
145
146             -- Init State
147             WHEN state_init =>
148                 -- warte auf Start-Signal
149                 IF start_i = '1' THEN
150                     -- setze Ready-Flag zurück
151                     ready_o <= '0';
152                     -- setze Flag für ALU-Benutzung
153                     alusel_o <= '1';
154                     -- setze Zähler auf Anzahl der Ganzzahl-Bits (5)
155
156                     -- lösche temporäre Register
157                     artsum := CONV_UNSIGNED(0, 26);
158                     vensum := CONV_UNSIGNED(0, 26);
159
160                     -- springe zur Berechnung
161                     state <= state_reg;
162                 ELSE
163                     -- verweile in diesem State
164                     state <= state_init;
165                 END IF;
166
167             WHEN state_reg =>
168                 -- speichere die Eingangswerte
169                 timeindexart := timeindexart_i;
170                 timeindexven := timeindexven_i;
171                 timeconst := timeconst_i;
172                 bitcount := CONV_UNSIGNED(5, 4);
173                 state <= state_shiftloop;
174
175             WHEN state_shiftloop =>
176                 -- wenn der Bitzähler 0 erreicht hat ->
177                 -- springe zu shiftright
178                 -- ansonsten dekrementiere den temporären Bitzähler
179                 -- und springe in shiftleft
180                 IF bitcount = 0 THEN
181                     state <= state_shiftright;
182                 ELSE
183                     bcount := bitcount - 1;
184                     state <= state_shiftleft;
185                 END IF;
186
187             WHEN state_shiftright =>
188                 -- wenn das Nachkommabit von timeconst_i gesetzt ist,
189                 -- schiebe um ein Bit nach rechts (Division durch 2)
190                 IF timeconst(CONV_INTEGER(bitcount)) = '1' THEN
191                     artsum := artsum +
192                         SHR(CONV_UNSIGNED(timeindexart, 26),
193                             CONV_UNSIGNED(1, 8) );
194                     vensum := vensum +
195                         SHR(CONV_UNSIGNED(timeindexven, 26),
196                             CONV_UNSIGNED(1, 8) );
197                     state <= state_checkloop;
198                 ELSE
199                     state <= state_checkloop;
200                 END IF;
201
202             WHEN state_shiftleft =>
203                 -- wenn das Bit an der Stelle des aktuellen Bitzähler
204                 -- gesetzt ist
205                 -- schiebe um die Zählstelle nach links
206                 -- (Multiplikation mit Bitposition)
207                 IF timeconst(CONV_INTEGER(bitcount)) = '1' THEN
208                     artsum := artsum +
209                         SHL(CONV_UNSIGNED(timeindexart, 26), bcount);
210                     vensum := vensum +
211                         SHL(CONV_UNSIGNED(timeindexven, 26), bcount);
212                     state <= state_checkloop;

```

```

212         ELSE
213             state <= state_checkloop;
214         END IF;

216     WHEN state_checkloop =>
217         -- wenn Bitzähler auf 0 steht ist die Berechnung beendet
218         -- ansonsten dekrementiere Bitzähler und berechne weiter
219         IF bitcount = 0 THEN
220             state <= state_complete;
221         ELSE
222             bitcount := bitcount - 1;
223             state <= state_shiftloop;
224         END IF;

226         -- Complete-State
227     WHEN state_complete =>

228         -- setze Ready-Flag
229         ready_o <= '1';
230         -- setze Flag für ALU-benutzung zurück
231         alusel_o <= '0';
232         -- wieder in den Init-State zurückkehren
233         state <= state_init;

234     WHEN others =>
235         state <= state_init;

236     END CASE;
237 END IF;

238 -- Ende Statemachine

239 -- gebe Ergebnisse an Ausgang
240 ustimeartint_o <= artsum(25 DOWNT0 10);
241 ustimeartfract_o <= artsum(9 DOWNT0 0);
242 ustimeevenint_o <= vensum(25 DOWNT0 10);
243 ustimeevenfract_o <= vensum(9 DOWNT0 0);
244 -- gebe Fehlercode an Ausgang
245 errorcode_o <= errorcode;

246 END PROCESS;

247 END a;

```

### B.3.8. Steuermodul Berechnung

```

2  -- Projekt: USDSP
3  --      Ultraschalllaufzeitmessung
4  --
5  -- Modul:  SIGSEQUENCECONTROLLER
6  --      steuert die Berechnung der Ultraschalllaufzeit und
7  --      koordiniert die Teilmodule
8  --
9  -- Inputs:
10 --      clk          - system Takt
11 --      reset        - system reset
12 --      start_i      - startet den Berechnungsprozess
13 --      newsample_i   - zeigt an, dass ein neuer Datensatz bereitsteht
14 --      newsampleartven_i - zeigt an, welcher Kanal aktiv ist
15 --      readysig_i    - Ready-Flag von sigproc-Modul
16 --      errsig_i      - 4bit Fehlercode von sigproc-Modul
17 --      readymeans_i  - Ready-Flag von meanshots-Modul, dass neuer
18 --                      Mittelwert errechnet wurde
19 --      readymeansample_i - Ready-Flag von meanshots-Modul, dass ein
20 --                      Wert übernommen wurde
21 --      errmean_i     - 4bit Fehlercode von meanshots-Modul
22 --      readytime_i   - Ready-Flag von index2time-Modul
23 --      errtime_i     - 4bit-Fehlercode von index2time-Modul
24 -- Outputs:
25 --      ready_o       - zeigt an, dass eine neue Ultraschalllaufzeit
26 --                      ermittelt wurde
27 --      errorcode_o   - 4bit Fehlercode
28 --      newsampleclr_o - Clear-Flag für newsample Signal
29 --      alusel_o      - 2bit ALU Auswahladresse
30 --      startsig_o    - Startsignal für sigproc-Modul
31 --      startmean_o   - Startsignal für meanshots-Modul
32 --      startmeansample_o - Startsignal für Sample meanshots-Modul
33 --      starttime_o   - Startsignal für index2time-Modul
34 --
35 -- Autor: A. Kühn
36 -- Datum: 11.10.2002
37 --      Revision: a - 24.10.2002
38 --      Revision: b - 03.12.2002
39 --
40 -----
41
42
43
44 -- Load standard Libraries
45 LIBRARY ieee;
46 USE ieee.std_logic_1164.ALL;
47 USE ieee.std_logic_arith.all;
48
49 LIBRARY lpm;
50 USE lpm.lpm_components.ALL;
51
52
53 -- Moduldefinition
54 ENTITY sigsequencecontroller IS
55     PORT(
56         --DEBUG
57         dbgport          : INOUT STD_LOGIC_VECTOR(16 DOWNTO 0);
58         --ENDDEBUG
59
60         clk              : IN    STD_LOGIC;
61         reset            : IN    STD_LOGIC;
62         start_i          : IN    STD_LOGIC;
63         newsample_i      : IN    STD_LOGIC;
64         newsampleartven_i : IN    STD_LOGIC;
65         readysig_i       : IN    STD_LOGIC;
66         errsig_i         : IN    UNSIGNED(3 DOWNTO 0);
67         readymeans_i     : IN    STD_LOGIC;
68         readymeansample_i : IN    STD_LOGIC;
69         errmean_i        : IN    UNSIGNED(3 DOWNTO 0);

```

```

70         readytime_i           : IN   STD_LOGIC;
71         errtime_i             : IN   UNSIGNED(3 DOWNTO 0);
72
73         ready_o                : OUT   STD_LOGIC;
74         errorcode_o            : OUT   UNSIGNED(3 DOWNTO 0);
75         newsampleclr_o         : OUT   STD_LOGIC;
76         alusel_o              : OUT   STD_LOGIC_VECTOR(1 DOWNTO 0);
77         startsig_o             : OUT   STD_LOGIC;
78         startmean_o            : OUT   STD_LOGIC;
79         startmeansample_o      : OUT   STD_LOGIC;
80         starttime_o            : OUT   STD_LOGIC
81
82     );
83 END sigsequencecontroller;
84
85
86 ARCHITECTURE a OF sigsequencecontroller IS
87
88
89     -- Deklaration der States
90     TYPE STATE_TYPE IS ( state_init,
91                          state_startmeanshotsproc, state_waitforsignal,
92                          state_poststartmeanshotsproc,
93                          state_startsigproc, state_poststartsigproc,
94                          state_waitsigproc,
95                          state_startmeanshotssampleproc,
96                          state_poststartmeanshotssampleproc,
97                          state_waitmeanshotssampleproc,
98                          state_startindex2timeproc,
99                          state_poststartindex2timeproc,
100                          state_waitindex2timeproc,
101                          state_complete
102     );
103
104     SIGNAL state : STATE_TYPE; -- Statevariable
105
106 BEGIN
107
108     -- State machine
109     PROCESS (clk, reset)
110
111         VARIABLE errorcode : UNSIGNED(3 DOWNTO 0);
112         VARIABLE alusel    : STD_LOGIC_VECTOR(1 DOWNTO 0);
113     BEGIN
114         -- asynchroner Reset
115         IF reset = '1' THEN
116
117             -- setze alle Start_Flags zurück
118             startmean_o <= '0';
119             startmeansample_o <= '0';
120             startsig_o <= '0';
121             starttime_o <= '0';
122             -- setze Ready-Flag zurück
123             ready_o <= '0';
124             alusel := "00";
125
126             -- initialer State
127             state <= state_init;
128
129             -- positive Taktflanke
130             ELSIF clk'EVENT AND clk = '1' THEN
131
132                 CASE state IS
133
134                     -- Init State
135                     WHEN state_init =>
136                         -- setze alle Start_Flags zurück
137                         startmean_o <= '0';
138                         startmeansample_o <= '0';

```

```

142      startsig_o <= '0';
      starttime_o <= '0';
      -- schalte ALU auf sigproc-Modul
144      alusel := "00";

146      -- wenn Start-Signal
      IF start_i = '1' THEN
148          -- Fehlercode zurücksetzen
          errorcode := "0000";
150          -- setze Ready-Flag zurück
          ready_o <= '0';
152          state <= state_startmeanshotsproc;
      ELSE
154          -- verweile in diesem State
          state <= state_init;
156      END IF;

158
      WHEN state_startmeanshotsproc =>
160          -- starte den meanshots-Prozess
          startmean_o <= '1';
162          state <= state_poststartmeanshotsproc;

164      WHEN state_poststartmeanshotsproc =>
          startmean_o <= '0';
166          state <= state_waitforsignal;

168      WHEN state_waitforsignal =>
          -- schalte ALU auf sigproc-Modul
170          -- warte auf neues Sample,
          -- wenn neues Sample vorhanden -> starte sigproc
172          -- alusel := "00";
          IF newsample_i = '1' THEN
174              state <= state_startsigproc;
          ELSE
176              state <= state_waitforsignal;
          END IF;
178

      WHEN state_startsigproc =>
180          newsampleclr_o <= '1';
          -- starte den sigproc-Prozess
182          startsig_o <= '1';
          state <= state_poststartsigproc;
184

      WHEN state_poststartsigproc =>
186          startsig_o <= '0';
          newsampleclr_o <= '0';
188          state <= state_waitsigproc;

190      WHEN state_waitsigproc =>
          -- wenn der sigproc-Prozess beenden wurde, mache
192          -- weiter mit meanshotssample
          IF readysig_i = '1' THEN
194              state <= state_startmeanshotssampleproc;
          ELSE
196              state <= state_waitsigproc;
          END IF;
198

      WHEN state_startmeanshotssampleproc =>
200          -- schalte ALU auf meanshots-Modul
          -- alusel := "01";
202          -- Fehlercode dem Fehlercode aus sigproc-Modul zuweisen
          errorcode := errsig_i;
204          -- starte den meanshotssample-Prozess
          startmeansample_o <= '1';
206          state <= state_poststartmeanshotssampleproc;

208      WHEN state_poststartmeanshotssampleproc =>
          startmeansample_o <= '0';
210          state <= state_waitmeanshotssampleproc;

```



```

212         WHEN state_waitmeanshotssampleproc =>
213             -- wenn der meanshotssample-Prozess beendet wurde
214             -- prüfen, ob alle Samples zur Mittelwertbildung
215             -- vorhanden
216             -- wenn ja, mit index->Zeitumwandlung fortfahren
217             -- ansonsten weiteres Signal aufnehmen
218         IF readymeansample_i = '1' THEN
219             IF readymean_i = '1' THEN
220                 state <= state_startindex2timeproc;
221             ELSE
222                 state <= state_waitforsignal;
223                 --alusel := "00";
224             END IF;
225         ELSE
226             state <= state_waitmeanshotssampleproc;
227         END IF;
228
229     WHEN state_startindex2timeproc =>
230         -- schalte ALU auf index2time-Modul
231         -- alusel := "10";
232         -- starte index2time-Prozess
233         starttime_o <= '1';
234         state <= state_poststartindex2timeproc;
235
236     WHEN state_poststartindex2timeproc =>
237         starttime_o <= '0';
238         state <= state_waitindex2timeproc;
239
240     WHEN state_waitindex2timeproc =>
241         -- wenn der idnex2time-Prozess beendet wurde,
242         -- in den Complete-State wechseln
243         IF readytime_i = '1' THEN
244             state <= state_complete;
245         ELSE
246             state <= state_waitindex2timeproc;
247         END IF;
248
249     WHEN state_complete =>
250         -- schalte ALU auf sigproc-Modul
251         -- alusel := "00";
252         -- setze Ready-Flag
253         ready_o <= '1';
254         -- gehe wieder in Init-State
255         state <= state_init;
256
257     WHEN others =>
258         state <= state_init;
259     END CASE;
260 END IF;
261
262     errorcode_o <= errorcode;
263     -- End Statemachine
264     alusel_o <= alusel;
265
266 END PROCESS;
267
268 END a;

```

### B.3.9. Parameterdefinitionen

```

2  -- Projekt: USDSP
3  --      Ultraschalllaufzeitmessung
4  --
5  -- Modul:  ALGOCFG
6  --      enthält Konstanten, die das Verhalten der Signalverarbeitung
7  --      beeinflussen
8  --
9  -- Inputs:
10 -- Outputs:
11 --      meanstart_const_o    - 10bit sample mean calculation start index
12 --      meanstop_const_o     - 10bit sample mean calculation stop index
13 --      findsigstart_const_o - 10bit findsig start index
14 --      findsigstop_const_o  - 10bit findsig stop index
15 --      minarea_const_o      - 10bit minimal area for signal detection
16 --      minperiod_const_o    - 8bit minimal signal period for detection
17 --      maxperiod_const_o    - 8bit maximal signal period for detection
18 --      minampl_const_o      - 8bit minimal amplitude for detection
19 --      interpolsteps_const_o - 4bit number of interpolation steps
20 --      meancount_const_o     - 8bit number of shots to average
21 --      timeconst_const_o     - 5bit int/1bit fract of sample time const
22 -- Autor: A. Kühn
23 -- Datum: 22.11.2002
24
25
26 -- include standard libraries
27 LIBRARY ieee;
28 USE ieee.std_logic_1164.ALL;
29 USE ieee.std_logic_arith.all;
30
31 LIBRARY lpm;
32 USE lpm.lpm_components.ALL;
33
34
35 -- Modulschnittstelle
36 ENTITY algocfg IS
37     PORT(
38         meanstart_const_o : OUT UNSIGNED(9 DOWNTO 0);
39         meanstop_const_o  : OUT UNSIGNED(9 DOWNTO 0);
40         findsigstart_const_o : OUT UNSIGNED(9 DOWNTO 0);
41         findsigstop_const_o : OUT UNSIGNED(9 DOWNTO 0);
42         minarea_const_o    : OUT UNSIGNED(9 DOWNTO 0);
43         minperiod_const_o  : OUT UNSIGNED(7 DOWNTO 0);
44         maxperiod_const_o  : OUT UNSIGNED(7 DOWNTO 0);
45         minampl_const_o    : OUT UNSIGNED(7 DOWNTO 0);
46         interpolsteps_const_o : OUT UNSIGNED(3 DOWNTO 0);
47         meancount_const_o   : OUT UNSIGNED(7 DOWNTO 0);
48         timeconst_const_o  : OUT UNSIGNED(5 DOWNTO 0)
49     );
50 END algocfg;
51
52 ARCHITECTURE a OF algocfg IS
53 BEGIN
54
55 constants:
56     -- Startindex der Mittelwertberechnung
57     meanstart_const_o    <= CONV_UNSIGNED( 100, 10 );
58     -- Stopindex der Mittelwertberechnung
59     meanstop_const_o     <= CONV_UNSIGNED( 400, 10);
60     -- Startindex der Signalsuche
61     findsigstart_const_o <= CONV_UNSIGNED( 400, 10);
62     -- Stopindex der Signalsuche
63     findsigstop_const_o  <= CONV_UNSIGNED(800, 10);
64     -- Signalsuche: Mindestfläche negativer Schwingungsbauch
65     minarea_const_o      <= CONV_UNSIGNED( 180, 10);
66     -- Signalsuche: Mindestperiode Signalschwingung (Samples/s)
67     minperiod_const_o    <= CONV_UNSIGNED( 20, 8);
68     -- Signalsuche: Maximale Periode Signalschwingung (Samples/s)

```

```
70     maxperiod_const_o      <= CONV_UNSIGNED( 70, 8);
    -- Signalsuche: Mindestamplitude im Signalbereich
72     minampl_const_o        <= CONV_UNSIGNED( 100, 8);
    -- Anzahl Interpolationsschritte im Nullstellenbereich
74     interpolsteps_const_o  <= CONV_UNSIGNED( 2, 4);
    -- Anzahl Laufzeitmessungen zur Mittelung der Gesamtlaufzeit 2^n
76     meancount_const_o      <= CONV_UNSIGNED( 6, 8);
    -- Zeitkonstante Umrechnung Sampleindex -> Zeit 5Vorkomma,1Nachkomma
78     timeconst_const_o      <= CONV_UNSIGNED( 25, 6);
END a;
```

#### **B.3.10. Schaltplan Ultraschallimpulserzeugung**

### **B.3.11. Schaltplan Ultraschallimpuls-Synchronisation**

### B.3.12. Teilmodul SPI-Datenübertragung

```

2  -- Projekt: USDSP
3  --           Ultraschalllaufzeitmessung
4  --
5  -- Modul: SPI
6  --           implementiert ein SPI-Slave Interface mit 8x16bit Datenpuffer
7  --
8  -- Inputs:
9  --   clk           - System Takt
10 --   reset          - System Reset
11 --   wren           - Schreibfreigabe SPI Sendepuffer
12 --   wraddress      - 2bit (8 Adressen) Adresseingang Sendepuffer
13 --   wrdata         - 16bit Dateneingang Sendepuffer
14 --   rden           - Lesefreigabe SPI Empfangspuffer
15 --   rdaddress      - 2bit (8 Adressen) Adresseingang Empfangspuffer
16 --   spiclk         - SPI-Bus clock
17 --   spirx          - SPI Receive Signal
18 --   spifrx         - SPI Receive Enable Signal
19 --   spiftx         - SPI Transmit Enable Signal
20 -- Outputs:
21 --   rddata         - 16bit Datenausgang vom Empfangspuffer
22 --   spitx          - SPI Transmit Signal
23 --   dataavail      - Flag, neue Daten im Empfangspuffer
24 --
25 -- Autor: A. Kühn
26 -- Datum: 12.11.2002
27 --
28
29
30
31
32 -- include standard libraries
33 LIBRARY ieee;
34 USE ieee.std_logic_1164.ALL;
35 USE ieee.std_logic_arith.all;
36
37 LIBRARY lpm;
38 USE lpm.lpm_components.ALL;
39
40
41 -- Moduldefinition
42 ENTITY spi IS
43   PORT(
44     --DEBUG
45     dbgport          : INOUT STD_LOGIC_VECTOR(19 DOWNTO 0);
46     --ENDDEBUG
47
48     clk              : IN    STD_LOGIC;
49     reset            : IN    STD_LOGIC;
50
51     wren             : IN    STD_LOGIC;
52     wraddress        : IN    STD_LOGIC_VECTOR(2 DOWNTO 0);
53     wrdata           : IN    STD_LOGIC_VECTOR(15 DOWNTO 0);
54
55     rden             : IN    STD_LOGIC;
56     rdaddress        : IN    STD_LOGIC_VECTOR(2 DOWNTO 0);
57
58     spiclk           : IN    STD_LOGIC;
59     spirx            : IN    STD_LOGIC;
60     spifrx           : IN    STD_LOGIC;
61     spiftx           : IN    STD_LOGIC;
62
63     rddata           : OUT    STD_LOGIC_VECTOR(15 DOWNTO 0);
64     spitx            : OUT    STD_LOGIC;
65     dataavail        : OUT    STD_LOGIC
66   );
67 END spi;
68

```

```

70
72 ARCHITECTURE a OF spi IS
74 -- Komponenten
74 -- DualPort-RAM für Sende/Empfangspuffer
76 COMPONENT dprbuf IS
77     PORT(
78         clk          : IN    STD_LOGIC;
79         reset        : IN    STD_LOGIC;
80
81         wren          : IN    STD_LOGIC;
82         wraddress    : IN    STD_LOGIC_VECTOR(2 DOWNTO 0);
83         wrdata       : IN    STD_LOGIC_VECTOR(15 DOWNTO 0);
84
85         rden          : IN    STD_LOGIC;
86         rdaddress    : IN    STD_LOGIC_VECTOR(2 DOWNTO 0);
87
88         spiwren       : IN    STD_LOGIC;
89         spiwraddress  : IN    STD_LOGIC_VECTOR(2 DOWNTO 0);
90         spiwrdata     : IN    STD_LOGIC_VECTOR(15 DOWNTO 0);
91
92         spirden       : IN    STD_LOGIC;
93         spirdaddress  : IN    STD_LOGIC_VECTOR(2 DOWNTO 0);
94
95         r0wren        : OUT   STD_LOGIC;
96         r1wren        : OUT   STD_LOGIC;
97         r0rden        : OUT   STD_LOGIC;
98         r1rden        : OUT   STD_LOGIC;
99
100        rddata        : OUT   STD_LOGIC_VECTOR(15 DOWNTO 0);
101        spirddata     : OUT   STD_LOGIC_VECTOR(15 DOWNTO 0)
102    );
103 END COMPONENT;
104
105 -- Schieberegister seriell in / parallel out
106 component lpm_shiftreg_1to16
107     PORT
108     (
109         clock          : IN STD_LOGIC ;
110         enable         : IN STD_LOGIC ;
111         shiftin        : IN STD_LOGIC ;
112         aclr           : IN STD_LOGIC ;
113         q              : OUT STD_LOGIC_VECTOR (15 DOWNTO 0)
114     );
115 end component;
116
117 -- Schieberegister parallel in / seriell out
118 component shiftreg_16to1
119     port
120     (
121         loadclk        : IN STD_LOGIC;
122         clock          : IN STD_LOGIC;
123         enable         : IN STD_LOGIC;
124         aclr           : IN STD_LOGIC;
125         data           : IN STD_LOGIC_VECTOR(15 downto 0);
126         shiftout       : OUT STD_LOGIC
127     );
128 end component;
129
130 -- 16bit Register
131 component lpm_register16
132     PORT
133     (
134         clock          : IN STD_LOGIC ;
135         aclr           : IN STD_LOGIC ;
136         data           : IN STD_LOGIC_VECTOR (15 DOWNTO 0);
137         q              : OUT STD_LOGIC_VECTOR (15 DOWNTO 0)
138     );
139 end component;
140

```

```

--D-FlipFlop
142 COMPONENT DFF
    PORT (d      : IN STD_LOGIC;
144         clk    : IN STD_LOGIC := '0';
         clrn    : IN STD_LOGIC ;
146         prn    : IN STD_LOGIC ;
         q      : OUT STD_LOGIC );
148 END COMPONENT;

150 -- 2 bit Zähler
component lpm_counter8
152     PORT
        (
154         clock      : IN STD_LOGIC ;
         clk_en     : IN STD_LOGIC ;
156         aclr      : IN STD_LOGIC ;
         q          : OUT STD_LOGIC_VECTOR (2 DOWNTO 0)
158     );
end component;
160
162

164 SIGNAL spisync      : STD_LOGIC;
164 SIGNAL reset_spirxshift : STD_LOGIC;
166 SIGNAL spirxword    : STD_LOGIC_VECTOR(15 DOWNTO 0);
166 SIGNAL spirxwordreg : STD_LOGIC_VECTOR(15 DOWNTO 0);
168
168 SIGNAL memrden      : STD_LOGIC;
170 SIGNAL memrdaddress : STD_LOGIC_VECTOR(2 DOWNTO 0);
170 SIGNAL memrddata    : STD_LOGIC_VECTOR(15 DOWNTO 0);
172
172 SIGNAL memwren      : STD_LOGIC;
174 SIGNAL memwraddress : STD_LOGIC_VECTOR(2 DOWNTO 0);
174 SIGNAL memwrdata    : STD_LOGIC_VECTOR(15 DOWNTO 0);
176
176 SIGNAL r0 : STD_LOGIC;
178 SIGNAL r1 : STD_LOGIC;
178 SIGNAL r2 : STD_LOGIC;
180 SIGNAL r3 : STD_LOGIC;
180 SIGNAL rddatamem      : STD_LOGIC_VECTOR(15 DOWNTO 0);
182
184 BEGIN

186 -- Das Empfangsschieberegister übernimmt an jeder positiven SPI-Taktflanke
186 -- den Wert an der Empfangsleitung,
188 -- sofern das Enable-Signal(spifrx) aktiv ist

190 -- SPI-Empfangsschieberegister verdrahten
spirxshift : lpm_shiftreg_1to16
192     PORT MAP(
        clock  => spiclk,
194         enable => NOT spifrx,
        shiftin => spirx,
196         aclr  => reset_spirxshift,
        q      => spirxword
198     );

200 -- Nach Übertragung eines 16bit Datenblocks (spifrx) wird H,
200 -- wird der 16bit Wert aus dem Empfangsschieberegister in
202 -- das Empfangsregister übertragen

204 -- SPI-Empfangsregister verdrahten
spirxreg : lpm_register16
206     PORT MAP(
        clock  => spifrx,
208         aclr  => reset_spirxshift,
        data   => spirxword,
210         q     => spirxwordreg

```



```

212     );

214
216     -- Das SPI-Sendeschieberegister wird nach der Übertragung eines Datenblocks
218     -- mit einem neuen Datenwert aus dem Sendepuffer geladen,
220     -- diese Daten werden mit jeder positiven SPI-Taktflanke seriell an die SPI-
222     -- Sendeleitung gelegt

224     -- SPI-Sendeschieberegister verdrahten
226     spitxshift : shiftreg_16to1
228     PORT MAP(
230         loadclk => NOT spifrx,
232         clock   => spiclk,
234         enable  => NOT spifrx,
236         aclr    => reset_spirxshift,
238         data    => memrddata,
240         shiftout => spitx
242     );

244
246     syncspi :
248     -- spisync wird H, wenn das festgelegte
250     -- Synchronisationswort "A5A5" empfangen wurde
252     -- damit werden alle SPI-Datenblockzähler zurückgesetzt
254     spisync <= '1' WHEN spirxwordreg = CONV_STD_LOGIC_VECTOR(16#A5A5#,16)
256     ELSE '0';
258     reset_spirxshift <= spisync;

260
262     rddata <= memrddata;
264     memrden <= '1';

266
268     -- Sende/empfangspufferspeicher verdrahten
270     spibuffers : dprbuf
272     PORT MAP(
274         clk => clk,
276         reset => reset,

278
280         wren => wren,
282         wraddress => wraddress,
284         wrdata => wrdata,

286
288         rden => rden,
290         rdaddress => rdaddress,

292
294         spiwren => memwren,
296         spiwraddress => memwraddress,
298         spiwrdata => memwrdata,

300
302         spirden => memrden,
304         spirdaddress => memrdaddress,

306
308         r0wren => r0,
310         r1wren => r1,
312         r0rden => r2,
314         r1rden => r3,

316
318         rddata => rddatamem,
320         spirddata => memrddata
322     );

324
326     -- Der SPI Wortzähler wird nach Übertragung eines Datenblocks inkrementiert
328     -- und zeigt auf den nächsten zu übertragenden Datenblock
330     -- im Sende/Empfangspuffer

332     -- SPI Wortzähler verdrahten
334     spiwordcounter : lpm_counter8
336     PORT MAP (
338         clock    => spifrx,

```

```
                clk_en    => '1',
284                aclr     => reset_spirxshift ,
                q         => memrdaddress
286            );

288        END a;
```

### B.3.13. Teilmodul SPI-Datenpuffer

```

2  -- Projekt: USDSP
3  --      Ultraschalllaufzeitmessung
4  --
5  -- Modul:  SPICNTRL
6  --      kopiert die ermittelten Ultraschalllaufzeiten
7  --      in den SPI Puffer
8  --
9  -- Inputs:
10 --      clk          - System Takt
11 --      reset        - System Rreset
12 --      start_i      - startet den Kopiervorgang
13 --      errorcode_i   - 4bit Fehlercode des Systems
14 --      usmeantimeartint_i - 16bit Ganzzahl Laufzeit arteriell
15 --      usmeantimeartfract_i - 10bit Nachkomma Laufzeit arteriell
16 --      usmeantimeevenint_i - 16bit Ganzzahl Laufzeit venös
17 --      usmeantimeevenfract_i - 10bit Nachkomma Laufzeit venös
18 --      spiclk       - SPI-Bus clock
19 --      spirx        - SPI Receive Signal
20 --      spifrx       - SPI Receive Enable Signal
21 --      spiftx       - SPI Transmit Enable Signal
22 -- Outputs:
23 --      ready_o       - zeigt das Ende des Kopiervorgangs an
24 --      errorcode_o   - 4bit Fehlercode des SPI-Subsystems
25 --      spitx        - SPI Transmit Signal
26 --
27 -- Autor: A. Kühn
28 -- Datum: 15.11.2002
29
30
31
32 -- include standard libraries
33 LIBRARY ieee;
34 USE ieee.std_logic_1164.ALL;
35 USE ieee.std_logic_arith.all;
36
37 LIBRARY lpm;
38 USE lpm.lpm_components.ALL;
39
40
41 -- Moduldefinition
42 ENTITY spicntrl IS
43     PORT(
44
45 --DEBUG
46         dbgport                : INOUT STD_LOGIC_VECTOR(19 DOWNTO 0);
47 --ENDEDEBUG
48
49         clk                    : IN    STD_LOGIC;
50         reset                  : IN    STD_LOGIC;
51         start_i                : IN    STD_LOGIC;
52         errorcode_i            : IN    UNSIGNED(3 DOWNTO 0);
53         usmeantimeartint_i      : IN    UNSIGNED(15 DOWNTO 0);
54         usmeantimeartfract_i    : IN    UNSIGNED(9 DOWNTO 0);
55         usmeantimeevenint_i     : IN    UNSIGNED(15 DOWNTO 0);
56         usmeantimeevenfract_i  : IN    UNSIGNED(9 DOWNTO 0);
57
58         spiclk                 : IN    STD_LOGIC;
59         spirx                  : IN    STD_LOGIC;
60         spifrx                 : IN    STD_LOGIC;
61         spiftx                 : IN    STD_LOGIC;
62
63         ready_o                : OUT    STD_LOGIC;
64         errorcode_o            : OUT    UNSIGNED(3 DOWNTO 0);
65
66         spitx                  : OUT    STD_LOGIC
67
68     );
69 END spicntrl;

```

```

70
72 ARCHITECTURE a OF spicntrl IS
74
75     -- Komponenten
76
77     -- SPI link
78 COMPONENT spi IS
79     PORT(
80     --DEBUG
81         dbgport          : INOUT STD_LOGIC_VECTOR(19 DOWNTO 0);
82     --ENDDEBUG
83
84         clk               : IN     STD_LOGIC;
85         reset             : IN     STD_LOGIC;
86
87         wren              : IN     STD_LOGIC;
88         wraddress         : IN     STD_LOGIC_VECTOR(2 DOWNTO 0);
89         wrdata            : IN     STD_LOGIC_VECTOR(15 DOWNTO 0);
90
91         rden              : IN     STD_LOGIC;
92         rdaddress         : IN     STD_LOGIC_VECTOR(2 DOWNTO 0);
93
94         spiclk            : IN     STD_LOGIC;
95         spirx             : IN     STD_LOGIC;
96         spifrx            : IN     STD_LOGIC;
97         spiftx            : IN     STD_LOGIC;
98
99         rddata            : OUT     STD_LOGIC_VECTOR(15 DOWNTO 0);
100        spitx             : OUT     STD_LOGIC;
101        dataavail         : OUT     STD_LOGIC
102    );
103 END COMPONENT;
104
105
106
107
108     -- Deklaration der States
109     TYPE STATE_TYPE IS ( state_init,
110                         state_setwrdata, state_checkwriteend,
111                         state_complete );
112
113     SIGNAL state : STATE_TYPE; -- Statevariable
114
115
116     SIGNAL spiwrdata      : UNSIGNED(15 DOWNTO 0);
117     SIGNAL spiwren        : STD_LOGIC;
118     SIGNAL spiwraddress   : UNSIGNED(2 DOWNTO 0);
119
120     SIGNAL spirddata      : STD_LOGIC_VECTOR(15 DOWNTO 0);
121     SIGNAL spirden        : STD_LOGIC;
122     SIGNAL spirdaddress   : UNSIGNED(2 DOWNTO 0);
123     SIGNAL spirdataavail  : STD_LOGIC;
124
125     --DEBUG
126     SIGNAL spidbg         : STD_LOGIC_VECTOR(19 DOWNTO 0);
127     --ENDDEBUG
128
129
130 BEGIN
131
132
133     -- Statemachine
134     PROCESS ( clk, reset )
135
136         -- Zählregister für SPI-Pufferadresse
137         VARIABLE spiaddrcount : UNSIGNED(2 DOWNTO 0);
138         -- Register für Fehlercode
139         VARIABLE errorcode    : UNSIGNED(3 DOWNTO 0);
140

```

```

142     VARIABLE errcalc          : UNSIGNED(3 DOWNTO 0);
143 BEGIN
144     -- asynchrone reset
145     IF reset = '1' THEN
146         -- setze Ready_Flag zurück
147         ready_o <= '0';
148
149         -- setze Fehlercoderegister zurück
150         errorcode := "0000";
151         -- setze Zähler für SPI-Pufferadresse zurück
152         spiaddrcount := CONV_UNSIGNED(0,3);
153         -- deaktiviere SPI-Pufferspeicherzugriff
154         spiwren <= '0';
155
156         -- Initialer State
157         state <= state_init;
158
159     -- positive Taktflanke
160     ELSIF clk'EVENT AND clk = '1' THEN
161
162         CASE state IS
163
164             -- Init State
165             WHEN state_init =>
166                 -- warte auf Start-Signal
167                 IF start_i = '1' THEN
168
169                     -- setze Ready-Flag zurück
170                     ready_o <= '0';
171                     -- setze Fehlercoderegister zurück
172                     errorcode := "0000";
173
174                     -- übernehme Fehlercode aus Berechnungsmodul
175                     errcalc := errorcode_i;
176
177                     -- setze Zähler für SPI-Pufferadresse zurück
178                     spiaddrcount := CONV_UNSIGNED(0,3);
179                     -- deaktiviere SPI-Pufferspeicherzugriff
180                     spiwren <= '0';
181
182                     -- Folgestate setzen
183                     state <= state_setwrdata;
184                 ELSE
185                     -- in aktuellem State verweilen
186                     state <= state_init;
187                 END IF;
188
189             -- setwrdata State
190             WHEN state_setwrdata =>
191                 -- setzt SPI-Pufferspeicherdatenbus in Abhängigkeit von
192                 -- dem akutell zu beschreibenden Puffer
193
194                 CASE CONV_INTEGER(spiaddrcount) IS
195                     WHEN 0 =>
196                         -- schreibe Nullen an Pufferstelle 0
197                         spiwrdata <= CONV_UNSIGNED(16#00AA#,16);
198                     WHEN 1 =>
199                         -- schreibe Nullen an Pufferstelle 1
200                         spiwrdata <= CONV_UNSIGNED(16#0055#,16);
201                     WHEN 2 =>
202                         -- schreibe Ganzzahl aus
203                         -- arterieller Ultraschalllaufzeit
204                         -- an Pufferstelle 2
205
206                         spiwrdata <= usmeantimeartint_i;
207
208                     WHEN 3 =>
209                         -- schreibe Nachkomma aus
210                         -- arterieller Ultraschalllaufzeit
211                         -- an Pufferstelle 3

```

```

212         spiwrdata(9 DOWNT0 0) <= usmeantimeartfract_i;
214         spiwrdata(15 DOWNT0 10) <= "000000";
216         WHEN 4 =>
217             -- schreibe Nullen an Pufferstelle 4
218             spiwrdata <= CONV_UNSIGNED(16#0055#,16);
219         WHEN 5 =>
220             -- schreibe Nullen an Pufferstelle 5
221             spiwrdata <= CONV_UNSIGNED(16#00AA#,16);
222         WHEN 6 =>
223             -- schreibe Ganzzahl aus
224             -- venöser Ultraschalllaufzeit
225             -- an Pufferstelle 6
226
227             spiwrdata <= usmeantimeevenint_i;
228
229         WHEN 7 =>
230             -- schreibe Nachkomma aus
231             -- venöser Ultraschalllaufzeit
232             -- an Pufferstelle 7
233
234             spiwrdata(9 DOWNT0 0) <= usmeantimeevenfract_i;
235             spiwrdata(15 DOWNT0 10) <= "000000";
236         WHEN others =>
237             -- Abfangen von ungültigem
238             -- Pufferspeicheradresszähler
239             null;
240     END CASE;
241
242     -- aktiviere das Schreiben in SPI-Pufferspeicher
243     spiwren <= '1';
244
245     -- Folgestate setzen
246     state <= state_checkwriteend;
247
248     -- Checkwriteend State
249     WHEN state_checkwriteend =>
250         -- deaktiviere das Schreiben in SPI-Pufferspeicher
251         spiwren <= '0';
252
253         -- prüfen, ob das Ende des SPI-Pufferspeichers
254         -- erreicht wurde
255         IF spiaddrcount = 7 THEN
256             -- wenn das Ende des Pufferspeichers erreicht wurde,
257             -- den Adresszähler zurücksetzen und
258             -- in Complete-State wechseln
259             spiaddrcount := CONV_UNSIGNED(0,3);
260             state <= state_complete;
261         ELSE
262             -- wenn das Ende noch nicht erreicht wurde,
263             -- den Adresszähler inkrementieren und im
264             -- setwrdata State fortsetzen
265             spiaddrcount := spiaddrcount + 1;
266             state <= state_setwrdata;
267         END IF;
268
269     -- Complete State
270     WHEN state_complete =>
271
272         -- setze Ready-Flag
273         ready_o <= '1';
274         -- wieder in den Init State zurückkehren
275         state <= state_init;
276
277     END CASE;
278 END IF;
279 -- End Statemachine
280
281 -- SPI-Pufferspeicheradresszähler auf SPI-Adressausgang legen
282 spiwraddress <= spiaddrcount;

```

```
284         -- Fehlercoderegister auf Fehlercode-Ausgang legen
           errorcode_o <= errorcode;
286     END PROCESS;

288 -- SPI-Teilmodul einbinden
           spiinst : spi
290         PORT MAP(
           --DEBUG
292             dbgport    => spidbg,
           --ENDEDEBUG

294             clk        => clk,
296             reset      => reset,

298             wren       => spiwren,
           wraddress => CONV_STD_LOGIC_VECTOR(spiwraddress,3),
300             wrdata     => CONV_STD_LOGIC_VECTOR(spiwrdata,16),

302             rden       => spirden,
           rdaddress => CONV_STD_LOGIC_VECTOR(spi rdaddress,3),
304
           spiclk      => spiclk,
306             spirx      => spirx,
           spifrx     => spifrx,
308             spiftx     => spiftx,

310             rddata     => spirddata,
           spitx      => spitx,
312             dataavail => spidataavail
           );
314
316 END a;
```

#### **B.3.14. Schaltpläne Gesamtstruktur**



### B.3.15. Steuermodul Gesamtsystem

```

2  -- Projekt: USDSP
3  --      Ultraschalllaufzeitmessung
4  --
5  -- Modul:   maincontroller
6  --      koordiniert die Teilmodule zur Berechnung und zur
7  --      SPI Übertragung
8  --
9  -- Inputs:
10 --      clk           - system Takt
11 --      reset         - system reset
12 --      readycalc_i   - Ready-Flag von Berechnungsmodul
13 --      errcalc       - 4bit Fehlercode von Berechnungsmodul
14 --      readyspi      - Ready-Flag von SPI-Modul
15 --      errspi_i      - 4bit-Fehlercode von SPI-Modul
16 -- Outputs:
17 --      errorcode_o    - 4bit Fehlercode
18 --      startcalc_o    - Startsignal für BerechnungsModul
19 --      startspi_o     - Startsignal für SPI-Modul
20 --
21 -- Autor: A. Kühn
22 -- Datum: 10.12.2002
23 --
24 -----
25
26
27
28 -- Load standard Libraries
29 LIBRARY ieee;
30 USE ieee.std_logic_1164.ALL;
31 USE ieee.std_logic_arith.all;
32
33 LIBRARY lpm;
34 USE lpm.lpm_components.ALL;
35
36
37 -- Moduldefinition
38 ENTITY maincontroller IS
39     PORT(
40         --DEBUG
41         dbgport          : INOUT STDLOGIC_VECTOR(16 DOWNTO 0);
42         --ENDDEBUG
43
44         clk               : IN    STDLOGIC;
45         reset             : IN    STDLOGIC;
46         readycalc_i       : IN    STDLOGIC;
47         errcalc_i         : IN    UNSIGNED(3 DOWNTO 0);
48         readyspi_i        : IN    STDLOGIC;
49         errspi_i          : IN    UNSIGNED(3 DOWNTO 0);
50
51         errorcode_o       : OUT    UNSIGNED(3 DOWNTO 0);
52         startcalc_o        : OUT    STDLOGIC;
53         startspi_o         : OUT    STDLOGIC;
54
55     );
56 END maincontroller;
57
58
59 ARCHITECTURE a OF maincontroller IS
60
61
62     -- Deklaration der States
63     TYPE STATE_TYPE IS ( state_init,
64                         state_startcalc, state_poststartcalc,
65                         state_waitcalc,
66                         state_startspi, state_poststartspi,
67                         state_waitspi
68                     );

```

```

70         SIGNAL state: STATE_TYPE;                                -- Statevariable
72
74 BEGIN
76     -- Statemachine
77     PROCESS (clk, reset)
78
79         VARIABLE errorcode : UNSIGNED(3 DOWNTO 0);
80
81     BEGIN
82         -- asynchroner Reset
83         IF reset = '1' THEN
84
85             -- setzte alle Start_Flags zurück
86             startcalc_o <= '0';
87             startspi_o <= '0';
88
89             -- initialer State
90             state <= state_init;
91
92         -- positive Taktflanke
93         ELSIF clk'EVENT AND clk = '1' THEN
94
95             CASE state IS
96
97                 -- Init State
98                 WHEN state_init =>
99                     -- setzte alle Start_Flags zurück
100                     startcalc_o <= '0';
101                     startspi_o <= '0';
102
103                     state <= state_startcalc;
104
105                 WHEN state_startcalc =>
106                     -- starte Laufzeitberechnungsprozess
107                     startcalc_o <= '1';
108                     state <= state_poststartcalc;
109
110                 WHEN state_poststartcalc =>
111                     startcalc_o <= '0';
112                     state <= state_waitcalc;
113
114                 WHEN state_waitcalc =>
115                     -- wenn der Berechnungsprozess beendet wurde,
116                     -- starte SPI-Übertragung
117                     IF readycalc_i = '1' THEN
118                         state <= state_startspi;
119                     ELSE
120                         state <= state_waitcalc;
121                     END IF;
122
123                 WHEN state_startspi =>
124                     -- starte SPI-Modul
125                     startspi_o <= '1';
126                     state <= state_poststartspi;
127
128                 WHEN state_poststartspi =>
129                     startspi_o <= '0';
130                     state <= state_waitspi;
131
132                 WHEN state_waitspi =>
133                     -- wenn die SPI-Übertragung beendet wurde,
134                     -- zurück zum Anfang springen
135                     IF readyspi_i = '1' THEN
136                         state <= state_init;
137                     ELSE
138                         state <= state_waitspi;
139                     END IF;
140

```

```
142
        WHEN others =>
144            state <= state_init;
        END CASE;
146    END IF;

148    errorcode_o <= errorcode;
    -- End Statemachine
150
152    END PROCESS;

    END a;
```

## **C. Schaltpläne der Hardware**

## **D. Layout der Platine**

## E. beiliegende CD-ROM

Folgender Inhalt befindet sich auf der beiliegenden CD-ROM:

/datasheets	Datenblätter und Application Notes
/dipltext	diese Diplomarbeit im PDF-Format
/hardware	Schaltpläne der Hardware im INTEGRA-Format
/src/sim	Quellen der OCTAVE-Simulation
/src/usdsp	Quellen der FPGA-Software