ΑΞΙΟΛΟΓΗΣΗ:	

Εργαστήριο Μικροηλεκτρονικής και VLSI Εργασίες

Άσκηση 1: Εξοικείωση με το περιβάλλον εργασίας του Microwind.

Εργασία 1α

Με το μεταγλωττιστή του Microwind να δημιουργήσετε τα φυσικά σχέδια των παρακάτω πυλών σε τεχνολογία CMOS $0.18\mu m$, και να μετρήσετε τις διαστάσεις των κελιών (Πλάτος x Ύψος – Π x Υ) που δημιουργήθηκαν σε λ και σε μm :

i	NOT	ПхҮ	$\lambda x \lambda$	 μтхμт
ii	NAND 2 εισόδων	ПхҮ	 $\lambda x \lambda$	 μтхμт
iii	NAND 3 εισόδων	ПхҮ	λχλ	 μтхμт
iv	NOR 2 εισόδων	ПхҮ	 λχλ	 μтхμт
v	NOR 3 εισόδων	ПхҮ	λχλ	 μтхμт

Εργασία 1β

Να καταγράψετε τις περιοχές που χρησιμοποιούνται στο φυσικό σχέδιο μιας πύλης NOT παραγμένη με το μεταγλωττιστή του MicroWind σε τεχνολογία CMOS 0.18μm:

1	
2	

Υπόδειξη: Απενεργοποιήστε μια-μια τις περιοχές, κάνοντας διαδοχικά κλικ στα κουτιά «τικ» δίπλα από τις περιοχές πάνω στην παλέτα, παρατηρείστε αν αποχρωματίζεται η αντίστοιχη περιοχή στο φυσικό σχέδιο.

ΑΞΙΟΛΟΓΗΣΗ:	

Άσκηση 2: Η λογική CMOS και τα τρανζίστορ nMOS και pMOS.

Εργασία 2α.

i. Για την πρακτική διαδικασία που περιγράφεται στην Άσκηση 2, συμπληρώστε τον παρακάτω πίνακα με τις καθυστερήσεις που μετρήσατε στην εξομοίωση:

τρανζίστορ nMOS	Άνευ Φορτίου	Με φορτίο 0.2pF
Καθυστέρηση Ανόδου		
Καθυστέρηση Καθόδου		

τρανζίστορ pMOS	Άνευ Φορτίου	Με φορτίο 0.2pF
Καθυστέρηση Ανόδου		
Καθυστέρηση Καθόδου		

ii. Επαναλάβετε τις ίδιες μετρήσεις διπλασιάζοντας το πλάτος των καναλιών των τρανζίστορ, σε σχέση με τα πλάτη της περίπτωσης 'i.'.

τρανζίστορ nMOS	Άνευ Φορτίου	Με φορτίο 0.2pF
Καθυστέρηση Ανόδου		
Καθυστέρηση Καθόδου		

τρανζίστορ pMOS	Άνευ Φορτίου	Με φορτίο 0.2pF
Καθυστέρηση Ανόδου		
Καθυστέρηση Καθόδου		

iii. Επαναλάβετε τις ίδιες μετρήσεις **διπλασιάζοντας το μήκος** των καναλιών των τρανζίστορ, σε σχέση με τα μήκη της περίπτωσης 'i.'.

τρανζίστορ nMOS	Άνευ Φορτίου	Με φορτίο 0.2pF
Καθυστέρηση Ανόδου		
Καθυστέρηση Καθόδου		

τρανζίστορ pMOS	Άνευ Φορτίου	Με φορτίο 0.2pF
Καθυστέρηση Ανόδου		
Καθυστέρηση Καθόδου		

ΑΞΙΟΛΟΓΗΣΗ:	

Άσκηση 3: Κατασκευή και εξομοίωση CMOS αντιστροφέα.

Εργασία 3α

Να εκτελεστεί η άσκηση 3.2 στο τέλος της εκφώνησης της 3ης Εργαστηριακής άσκησης και να καταγράψετε στον παρακάτω πίνακα τα δυναμικά των σημείων αναστροφής για κάθε μια από τις τρεις περιπτώσεις που αναφέρονται.

Διαστάσεις καναλιών τρανζίστορ	$W_p=W_n=4\lambda$	$W_p=16\lambda, W_n=4\lambda$	$W_p=4\lambda, W_n=16\lambda$
Δυναμικά σημείων αναστροφής			

Υπόδειξη: Το σημείο αναστροφής είναι το σημείο που τέμνει η ευθεία Vin=Vout τη χαρακτηριστική καμπύλη του αντιστροφέα. Το πρόγραμμα το υπολογίζει αυτόματα αν πατήσετε στο check box "Evaluate X50%" και μετά το κουμπί "Reset".

Εργασία 3β

Διατηρώντας το μήκος καναλιού των τρανζίστορ nMOS και pMOS σταθερό στα 2λ, μεταβάλλετε τα πλάτη των καναλιών τους όπως υποδεικνύει ο παρακάτω πίνακας και εξομοιώστε το κύκλωμα για να βρείτε τις καθυστερήσεις διάδοσης ανόδου και καθόδου. Σημειώστε τις μετρούμενες καθυστερήσεις στο αντίστοιχο κουτί του πίνακα γράφοντας την καθυστέρηση διάδοσης ανόδου πάνω και την καθυστέρηση διάδοσης καθόδου κάτω, πχ 12,3ps

8,5ps

ΑΞΙΟΛΟΓΗΣΗ:

Ασκηση 4: Σχεδιασμός και εξομοίωση απλών πυλών σε CMOS λογική.

Εργασία 4α

Να σχεδιάσετε το stick διάγραμμα μιας πύλης NOR και μιας πύλης NAND 4 εισόδων.

Εργασίας 4β

Να σχεδιάσετε παρακάτω το φυσικό σχέδιο (layout) μια πύλη OR δύο εισόδων με ενιαίες διαχύσεις n και p.

ΑΞΙΟΛΟΓΗΣΗ:	

Άσκηση 5: Σχεδιασμός πολυπλέκτη 2-σε-1 με απλές πύλες.

Εργασία 5α

Για ένα πολυπλέκτη 4-σε-1:

i. Συμπληρώστε τον πίνακα λειτουργίας που δίνεται παρακάτω και γράψτε τη λογική συνάρτηση που περιγράφει τη λειτουργία του.

S ₁	S ₀	Y

ii. Σχεδιάστε παρακάτω το κύκλωμα πυλών του πολυπλέκτη (4- σε-1) χρησιμοποιώντας πύλες NAND ${\bf μόνo}$.

iii. Σημειώστε πάνω στο κύκλωμά σας το κόστος κάθε πύλης, σε τρανζίστορ, και αθροίζοντας τα επιμέρους κόστη, υπολογίστε το συνολικό κόστος υλοποίησης της πύλης και γράψτε το παρακάτω. Συγκρίνετέ το με αυτό της υλοποίησης του 4-σε-1 με χρήση πολυπλεκτών 2-σε-1.

iv. Σημειώστε παρακάτω τις περιόδους των σημάτων που θα χρησιμοποιούσατε για να εξομοιώσετε τον πολυπλέκτη 4-σε-1.

ΑΞΙΟΛΟΓΗΣΗ:	

Άσκηση 6: Σχεδιασμός και υλοποίηση σύνθετων πυλών CMOS.

Εργασία 6α

Για ένα πολυπλέκτη 2-σε-1:

Συμπληρώστε τον παρακάτω πίνακα λειτουργίας και γράψτε τη λογική του συνάρτηση.

S	Y

ii.	Προκειμένου	για υλοποίηση	με σύνθε	τη πύλη	, να γράψετε	ε την	έκφραση	για το	n	δικτύωμα	ι κα
γι	α το p δικτύωμ	ıα.									

n δικτύωμα:

p δικτύωμα:

iii. Να σχεδιάσετε το n δικτύωμα και το p δικτύωμα της σύνθετης πύλης, καθώς και κάθε άλλο κύκλωμα που είναι απαραίτητο για την ορθή υλοποίηση του πολυπλέκτη.

iv. Να υπολογίσετε και να καταγράψετε το κόστος της υλοποίησης με σύνθετη πύλη και να το συγκρίνετε με αυτό της υλοποίησης με απλές πύλες CMOS λογικής (NOT, NAND, κοκ).

v. Να καταγράψετε παρακάτω όλα τα μονοπάτια Euler που υπάρχουν στο κύκλωμα της σύνθετης πύλης του πολυπλέκτη. Υλοποιήστε στο Microwind το κύκλωμα που σχεδιάσατε και εξομοιώστε το.

(Ξ)	[OA]	OL	$H\Sigma H$	•

Άσκηση 7: Σχεδίαση και υλοποίηση της πύλης ΧΟR.

Εργασία 7α.

Για μια πύλη XNOR:

i. Να συμπληρώσετε τον παρακάτω πίνακα αληθείας και να γράψετε τη λογική συνάρτηση που εκφράζει τη λειτουργία της:

A	В	$\mathbf{Y} = \mathbf{A} \odot \mathbf{B}$

ii. Προκειμένου για υλοποίηση με σύνθετη πύλη, να καταγράψετε τις εκφράσεις για τα n και p δικτυώματα

iii. Να σχεδιάσετε παρακάτω τα δικτώματα n και p καθώς και κάθε άλλο κύκλωμα που είναι απαραίτητο για την ορθή υλοποίηση της πύλης XNOR.

iv. Υλοποιήστε και εξομοιώστε στο Microwind το κύκλωμά σας χρησιμοποιώντας τεχνολογία CMOS 0.18μm. Συγκρίνετε την υλοποίησή σας με αυτή της πύλης XOR από πλευράς κόστους σε τρανζίστορ αλλά και φυσικού σχεδίου. Τι παρατηρείτε; Καταγράψτε παρακάτω το κόστος της XNOR πύλης που σχεδιάσατε.

ΑΞΙΟΛΟΓΗΣΗ:	

Άσκηση 8: Σχεδίαση και υλοποίηση ημι-αθροιστή και πλήρους αθροιστή.

Εργασία 8α.

Για τη λογική συνάρτηση που δίδεται παρακάτω

$Y=A \oplus B \oplus C$

να γίνουν τα εξής:

i. Να υλοποιηθεί χρησιμοποιώντας σύνθετες πύλες για την υλοποίηση των ΧΟR πυλών που την απαρτίζουν. Σημειώστε παρακάτω τη σύνθετη πύλη που θα χρησιμοποιήσετε για την ΧΟR πύλη, και δίπλα το κύκλωμα σε επίπεδο πύλης της λογικής συνάρτησης Υ.

ii. Να σχεδιάσετε την Υ στο Microwind σε τεχνολογία CMOS 0.18μm, να εξομοιώσετε το κύκλωμα που φτιάξατε και να σχεδιάσετε στο παρακάτω σχήμα τις κυματομορφές που λαμβάνετε.

Συνδυασμός εισόδων	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
2V																
A																
0V																
2V																
В																
0V																
2V																
C																
0V																
2V																
Y																
0V																

Από την ανάλυση των παραπάνω κυματομορφών, τι συμπέρασμα θα βγάζατε για την αριθμητική λειτουργία που επιτελεί η συνάρτηση Υ;

ΑΞΙΟΛΟΓΗΣΗ:	

Άσκηση 9: Μελέτη και υλοποίηση ακολουθιακών κυκλωμάτων.

Εργασία 9α

i. Να σχεδιάσετε παρακάτω το κύκλωμα ενός D Master-Slave flip-flop τέτοιο ώστε το ρολόι που το συγχρονίζει να μην αναστρέφεται (δηλ. να μη χρειάζεται αντιστροφέας στο κύκλωμα του ρολογιού που οδηγεί το Slave latch).

ii. Αφού υλοποιήσετε το κύκλωμά σας στο Microwind με πύλες τεχνολογίας CMOS 0.18μm, να το εξομοιώσετε και να σχεδιάσετε στον ακόλουθο πίνακα τις κυματομορφές των σημάτων που ζητούνται.

F		-				-		-	-							
Χρονική περίοδος	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
2V																
CLOCK																
0V																
2V																
D																
0V																
2V																
Qmaster																
0V																
2V																
Qslave																
0V																

ı		
Α	ΞΙΟΛΟΓΗΣΗ:	

Άσκηση	10: N	Λανταλωτές	και flip-flo	ps σε CMOS	ι λογική
--------	-------	------------	--------------	------------	----------

Εργασία 10α

i. Σχεδιάστε παρακάτω ένα πολυπλέκτη 2-σε-1 με χρήση πυλών διεύλευσης (transmission gates)

ii. Σχεδιάστε παρακάτω ένα θετικά ακμοπυροδοτούμενο D Master-Slave Flip-Flop, με πύλες CMOS. Κατόπιν υλοποιήστε το κύκλωμα στο Microwind, χρησιμοποιώντας τον πολυπλέκτη του ερωτήματος 10αi.

iii. Σχεδιάστε τις κυματομορφές που παίρνετε από την εξομοίωση του κυκλώματος του προηγούμενου ερωτήματος.

Χρονική περίοδος	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
				-	_					10			10			10
2V																
CLOCK																
0V																
2V																
D																
0V																
2V																
Q _{master}																
0V																
2V																
Qslave																
0V																

ΑΞΙΟΛΟΓΗΣΗ:	

Ασκηση 11: Σχεδιασμός και εξομοίωση στοιχείων μνήμης.

Εργασία 11α.

i. Σχεδιάστε παρακάτω το κύτταρο μιας στατικής CMOS RAM μνήμης, το οποίο να διαθέτει γραμμή επίτρεψης (enable), εγγραφής/ανάγνωσης (write/read), προφόρτισης (precharge), εισαγωγής δεδομένων (write data) και δικατευθυντήρια γραμμή δεδομένων (bit/bit').

ii. Υλοποιήστε το κύκλωμα στο Microwind και εξομοιώστε το εφαρμόζοντας κατάλληλους παλμούς στις εισόδους του. Σχεδιάστε στον πίνακα που ακολουθεί τις κυματομορφές που παίρνετε, υπογραμμίζοντας τη φάση εγγραφής «1», τη φάση ανάγνωσης «1», τη φάση εγγραφής «0» και τη φάση ανάγνωσης «0».

Χρονική περίοδ	δος	T							Τ													
								T														
	2V																					
bit																						
	0V			\bot		4	-	+	_													_
	2V			+		_	-	+	+													
enable	۷ ا																					
	0V																					
					Ш			\perp														
	2V																					
precharge																						
	0V	+	+	+	\vdash	+	+	+	+	_						_	_			_	-	
	2V	+	+	+	\vdash	+	+	+	+													
write_data																						
	0V				Ш			\perp														
		_			Щ	_	\perp	\perp	\perp													
	2V																					
write_read																						
	0V																					

ΑΞΙΟΛΟΓΗΣΗ:	

Άσκηση 12: Σχεδιασμός και εξομοίωση εφαρμογών της CMOS τεχνολογίας.

Εργασία 12α

i. Να σχεδιάσετε και να υλοποιήσετε ένα διαιρέτη συχνότητας διά δύο σε CMOS τεχνολογία. Καταγράψτε στον παρακάτω πίνακα τις κυματομορφές εισόδου (In) και εξόδου ενός διαιρέτη διά δύο (Hdiv2) και ενός διαιρέτη διά τέσσερα (Hdiv4).

(Υπόδειξη: για το διαιρέτη δια τέσσερα, χρησιμοποιήστε δύο στάδια διαιρέτη διά δύο).

Χρονική περίοδος	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
2V																
In																
0V																
2V																
Hdiv2																
0V																
2V																
Hdiv4																
0V		Ļ									2 /					

ii. Πόσα στάδια απαιτούνται συνολικά για διαίρεση συχνότητας διά 16;

Εργασία 12β

Για ένα κύκλωμα αναγέννησης σήματος τεσσάρων αντιστροφέων, καταγράψτε τρεις συνδυασμούς παραμέτρων ημιτονοειδούς σήματος εισόδου (ετικέτα "sinus" στο παράθυρο διεγέρσεων με τίτλο «Add a Sinus») συχνότητας 1000MHz, για τους οποίους το κύκλωμα αδυνατεί να αναγεννήσει το σήμα εισόδου. Συμπληρώστε τον παρακάτω πίνακα. (Υπόδειξη: μπορείτε να μεταβάλλετε τη μία παράμετρο έως ότου το σήμα να μην αναγεννάται, κρατώντας τις άλλες δύο παραμέτρους σταθερές).

Συνδυασμός	Amplitude (V)	Offset (V)	Noise RMS (mV)
1			
2			
3			

Εργασία 12γ

Σχεδιάστε δύο ταλαντωτές τριών και πέντε αντιστροφέων αντίστοιχα σε τεχνολογία CMOS 0.18μm. Στη συνέχεια, σχεδιάστε δύο ταλαντωτές τριών και πέντε αντιστροφέων αντίστοιχα σε τεχνολογία CMOS 0.12μm. Μετρήστε και καταγράψτε στον παρακάτω πίνακα τις συχνότητες των σημάτων που παράγουν αυτοί οι ταλαντωτές. Προσοχή: τη μέτρηση της συχνότητας να την κάνετε σε χρονική στιγμή για την οποία η ταλάντωση έχει σταθεροποιηθεί.

Στάδια	CMOS 0.18µm	CMOS 0.12µm
3		
5		