
Cartucho V9968 + coprocessador geo3d v2.0 no Tang Nano 20K (GW2AR-LV18QN88C8/I7): módulo de topo

Desenho lógico gerado a partir do RTL. Cada folha hierárquica abre a página do módulo: blocos amarelos são folhas, blocos brancos são IPs folha (mostrados só pelas portas).
Nível de detalhe: msx_slot e geo3d_bus em portas lógicas; geo3d_engine e geo3d_core em blocos RTL; V9968 por módulos (as ~11 mil LUTs não cabem em portas).

Pinos do FPGA

Slot do cartucho MSX (via transceptores)



Osciladores




clk (27 MHz) não é usado

Chaves, botões e LED RGB



dipsw[0]: bloco de I/O 88h (0) ou 98h (1)
dipsw[1]: força o modo rápido do VDP

SDRAM 64 Mbit ×32 (dentro do GW2AR-18)



Conector HDMI (sinal DVI)



Atribuições diretas no topo



slot_wait = w_sdram_init_busy (o Z80 espera a SDRAM inicializar)
oe_n = 0 (transceptores sempre habilitados)
w_sdram_address[22:18] = 0 (o VDP usa 256 KB)

clock_reset



Arquivo: clock_reset.kicad_sch

PLLs, divisor e sincronizadores de reset

u_msx_slot




Arquivo: msx_slot.kicad_sch

REG 41 · LUT 17 · ALU 0


Cola do barramento local (portas)



o V9968 só vê o acesso se não for do geo3d








Leitura: o geo3d tem prioridade, depois o VDP, senão FFh.
ready vem do geo3d quando hit, senão do VDP.


u_geo3d



Arquivo: geo3d_bus.kicad_sch

geo3d v2.0 (bus + engine + core):
REG 3491 · LUT 4799 · ALU 1359 · DSP 7 · BSRAM 21

u_v9958



Arquivo: vdp.kicad_sch

V9968 (clone do V9958 com extensões):
REG 4155 · LUT 5979 · ALU 748 · DSP 11 · BSRAM 10 · SSRAM 16
(a instância se chama u_v9958 no RTL e u_v9968 na build v2_locr2)

```
Ocupação do GW2AR-18 (place & route, build v2_locr2, geo3d v2.0)
  Logic      13782/20736   67%
  Register    8004/15915   51%
  CLS         9225/10368   89%
  I/O Port      39/66      60%
  BSRAM         31/46      68%
  DSP            9/24      38%
Por bloco (sintese):
  geo3d v2.0  REG 3491 · LUT 4799 · ALU 1359 · DSP 7 · BSRAM 21
  V9968       REG 4155 · LUT 5979 · ALU 748 · DSP 11 · BSRAM 10 · SSRAM 16
  SDRAM       REG 160 · LUT 91 · ALU 0
  DVI         REG 73 · LUT 229 · ALU 69
  msx_slot    REG 41 · LUT 17 · ALU 0
O CLS (89%) é o recurso mais apertado.
```


IPs folha (só as portas)

u_sdram : ip_sdram




REG 160 · LUT 91 · ALU 0
FREQ = 85 909 080 Hz

u_dvi : DVI_TX_Top




REG 73 · LUT 229 · ALU 69

u_led : ip_ws2812_led



REG 43 · LUT 72 · ALU 0

u_debugger : ip_debugger



REG 32 · LUT 53 · ALU 0

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)); ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop; são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Páginas
  1 topo (esta)   2 clock_reset   3 msx_slot (portas)
  4 geo3d_bus (portas, travessia de clock)   5 geo3d_engine (RTL)
  6 geo3d_core (datapath)   7..13 V9968 (vdp) e submódulos
No PDF, clique numa folha hierárquica para abrir a página.

Gerado de RTL por geo3d/docs/kicad/gen/gen.py
geo3d v2.0: geo3d/rtl (Alex Moncks). Recursos: build Gowin v2_locr2 (2026-10-13)
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/tangnano20k_vdp_cartridge.v (HRA!)
geo3d (c) Alex Moncks, MIT – V9968 (c) HRA! Takayuki Hara

Sheet: /
File: geo3d_logic.kicad_sch


Title: V9968 + geo3d v2.0 no Tang Nano 20K: visão geral

Size: A2	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 1/13


Clocks e reset (parte do módulo de topo tangnano20k_vdp_cartridge)

Tudo deriva de clk14m (14,31818 MHz, pino 80). O oscilador de 27 MHz da placa (clk, pino 4) não é usado.
slot_reset_n (RESET do MSX) passa por 3 flip-flops em cada domínio antes de virar reset síncrono.


1. PLLs e divisor (primitivas Gowin rPLL / CLKDIV)



×15 → 214,77 MHz (serializador TMDS do HDMI)




×6 → clk85m 85,91 MHz (VDP, barramento, SDRAM)
clkoutp: 85,91 MHz defasado 180° (clock da SDRAM)
clkoutd: ÷2 da própria PLL → clk42g 42,95 MHz (engine geo3d)




clk42m 42,95 MHz (pixel clock do DVI). O geo3d usa clk42g e não
clk42m: o CLKDIV fica 3–4 ns defasado das saídas da PLL no modelo de timing.


Saídas desta folha




2. Sincronizadores de reset (3 flip-flops, syn_preserve)



ff_reset_n0..2 em clk85m → reset_n: msx_slot, SDRAM, LED, debugger



ff_reset2_n0..2 em clk42m → reset_n2: DVI (HDMI)



ff_reset3_n0..2 em clk85m → reset_n3: geo3d e V9968

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Folha de desenho: estes elementos estão no próprio módulo de topo
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/tangnano20k_vdp_cartridge.v (HRA!)
geo3d (c) Alex Moncks, MIT – V9968 (c) HRA! Takayuki Hara

Sheet: /clock_reset/
File: clock_reset.kicad_sch


Title: Clocks (PLLs) e sincronizadores de reset

Size: A3	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 2/13


msx_slot (u_msx_slot): ciclos de I/O do Z80 viram transações no barramento local

Todo o módulo roda em clk = 85,9 MHz (clk85m). O slot é assíncrono: IORQ/WR/RD passam por 2 flip-flops antes de qualquer uso.
Decodifica um bloco de 8 portas (88h–8Fh ou 98h–9Fh, escolhido pela dipsw) e entrega endereço [2:0], dado e direção ao V9968 e ao geo3d.
Recursos (síntese): REG 41 · LUT 17 · ALU 0


1. Sincronização dos sinais do slot (2 flip-flops por sinal)



Latch "SDRAM ainda inicializando" (segura os ciclos até a SDRAM ficar pronta):




2. Detecção do ciclo de I/O




w_start* = !ff_active && w_active : primeiro clock de um ciclo IORQ+WR ou IORQ+RD.
ff_initial_busy = 1 congela ff_iorq_wr/rd (EN com bolinha = ativo em 0).

3. Latches de endereço e de dado escrito



Captura enquanto IORQ_n (endereço) ou WR_n (dado) está em 0:
quando ff_slot_ioreq_n = 0 o endereço e o dado já estão estáveis.

4. Decodificação do bloco de portas (88h ou 98h)




RTL: { ff_slot_address[7:3], 3'd0 } == w_io_address, w_io_address = dipsw ? 8'h98 : 8'h88
Em portas: A7 · /A6 · /A5 · (A4 XNOR dipsw) · A3 (bits 2..0 escolhem a porta dentro do bloco)

5. Transação no barramento local (valid / ioreq / write / address)


valid fica em 1 até o destino aceitar (bus_ready) ou se o endereço não era do cartucho.


Prioridade do RTL: reset > (valid: mantém) > (w_start*: carrega) > (!ff_active: limpa) > mantém.
ff_write volta para 1 (set) no reset e fora de ciclo: ff_ioreq e ff_valid voltam para 0.

6. Leitura: dado para o Z80 e saídas do slot




ff_data_out: 1 depois que o destino entregou o dado (bus_rdata_en) e enquanto durar o RD.





8 buffers tri-state: p_slot_data = ff_data_out ? ff_rdata : 8'hZZ
(o sentido do transceptor externo vem de p_slot_data_dir)



p_slot_int = ~int_n (1 = pede interrupção; o transistor externo puxa INT para 0)

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/msx_slot/msx_slot.v (HRA!)
geo3d (c) Alex Moncks, MIT – V9968 (c) HRA! Takayuki Hara

Sheet: /u_msx_slot/
File: msx_slot.kicad_sch

Title: msx_slot: slot MSX -> barramento local (portas logicas)

Size: A2	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 3/13

geo3d_bus (u_geo3d): portas 8Dh/8Fh (ou 9Dh/9Fh) do Z80 <-> geo3d_engine <-> registradores de comando do V9968


Dois domínios de clock da mesma PLL: clk = 85,9 MHz (barramento e V9968) e clk_eng = 42,95 MHz (engine, CLKOUTD de u_pll2).
As travessias usam "toggles": um lado inverte um bit, o outro detecta a mudança com um XOR.
Recursos do bloco inteiro (com engine e core): REG 3491 · LUT 4799 · ALU 1359 · DSP 7 · BSRAM 21

DOMÍNIO clk (85,9 MHz): lado do barramento

1. Endereço e aceite do acesso




RTL: hit = (bus_address == 3'd5) || (bus_address == 3'd7) = bus_address[2] · bus_address[0]
(offset 6 = 8Eh fica livre para a MegaRAM). bus_address[2:0] vem do msx_slot:





acc = bus_valid & bus_loreq & hit & ~busy_f : um acesso aceito (1 clock).
bus_ready = ~busy_f : o msx_slot espera enquanto o engine não responde.

2. Captura do acesso (quando acc = 1)












3. Pedido (req_t) e espera pela resposta (ack)



req_t inverte a cada acesso aceito (pedido para o engine).





busy_f = acc | (busy_f & ~ack_pend*): ocupado do aceite até a resposta.












ack_s1 sincroniza o toggle de resposta do engine (ack_t).
done* = a resposta chegou: libera o barramento (busy_f = 0) e,
se era leitura, pulsa bus_rdata_en com bus_rdata = eng_dout.


DOMÍNIO clk_eng (42,95 MHz): engine


4. Recepção do pedido (clk_eng)





v2.0: o engine sai do reset por um flip-flop próprio
(antes reset_n ia direto para centenas de registradores do engine).













e_wr / e_rd: um pulso de clk_eng por acesso. ack_r inverte 1 clock depois
(eng_dout já válido) e volta ao domínio clk como ack_t.



cmd_ce (S#2 CE do V9968) é um nível: basta amostrar (clocks relacionados).

5. Pedido de escrita de comando (clk_eng)



u_engine (geo3d_engine): página própria



REG 3439 · LUT 4781 · ALU 1359 · DSP 7 · BSRAM 21

eng_dout[7:0] → bus_rdata[7:0]

bus_rdata = eng_dout (sem registrador:
só é lido quando bus_rdata_en = 1)


run_busy → run_busy


run_busy: o engine está executando um RUN (status bit 0)


DOMÍNIO clk: comandos de volta para o V9968

6. O comando volta ao domínio clk









Cada escrita do engine em R#32..R#50 vira UM pulso cmd_wr de clk
(85,9 MHz) com cmd_num e cmd_data estáveis. O V9968 trata como escrita
nos registradores de comando (portas ext_cmd_* do vdp).

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO
(feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes
criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Fonte: geo3d/rtl/geo3d_bus.v (geo3d v2.0, MIT)
geo3d (c) Alex Moncks, MIT — V9968 (c) HRA! Takayuki Hara
Sheet: /u_geo3d/
File: geo3d_bus.kicad_sch


Title: geo3d_bus: adaptador barramento <-> geo3d_engine (portas lógicas)

Size: A1	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 4/13

geo3d_engine (u_engine): renderizador que comanda o V9968 sozinho, a 42,95 MHz (clk_eng)

O Z80 envia o modelo uma vez (vértices, arestas, faces, texturas) e depois só matriz + RUN por quadro. O engine transforma os vértices (geo3d_core), recorta arestas ou preenche faces e escreve os registradores de comando R#32..R#50 do VDP, que é VDP está livre (CE = 0). Recursos: REG 3439 · LUT 4781 · ALU 1359 · DSP 7 · BSRAM 21
Nível de desenho: blocos RTL. Os nomes com * agrupam vários registradores (lista na caixa 'Grupos').


Portas do módulo (run_busy = ph_run)




Janela de registradores do Z80

Porta SEL=0: escreve o índice (widx/rptr). lê status.
Porta SEL=1: dado. 0x00–0x29 vão ao core (palavras de 16 bits via io_latch); 0x40–0x6f configuram o engine; 0x50–0x53 são streams (vbuf/ebuf/fbuf/tbuf juntam bytes até completar uma entrada e escrevem na RAM; o ponteiro avança com ptr_inc).
rdata: mux de leitura (0x30–0x38 resultado do core, 0x49 ID 0x20).

Escrita no core: engine tem prioridade




u_core (geo3d_core): página própria



REG 600 · LUT 761 · ALU 194 · DSP 4



RAMs do modelo (BSRAM)




v2.0: 1024 entradas por RAM (v1.0.0: 256).
BSRAM estimadas a 1024×18 bits cada (total ≈20: a síntese conta 21 no geo3d).
vmem/ememe/fmem/tmem: escritas pelo Z80.
pmem/smem: escritas pela FSM.

Emissor de comandos para o V9968 (registradores + portas)

Os 11 (LINE) ou 19 (LRMM) bytes de um comando ficam em hb[] (hold_valid = 1) enquanto a FSM já prepara a próxima aresta/linha: pipeline de 1 nível. O envio só começa com o VDP parado (cmd_ce = 0).


Controle



Datapaths combinacionais (lidos pela FSM)



ocode() ×5 (4 comparadores cada), mid() = (a+b)>>>1.
LINE: {dx|.|dy|.|, xleo maior, DY+YPAGE, ÂRG



luz no modelo, sombra, área, interpolação de bordas




slevel = min(6, 7-max(0, LM-N)); área = cruzado de V1−V0, V2−V0.
zkey = Z0+Z1+Z2+Z3




hbefore(): KEY maior primeiro, empate pelo menor nº de face;
pai = (hide−1)/2, filhos 2h+1 e 2h+2



compara o resto com |den|, 2|den|, 3|den|; quociente com piso (v1.0.0: 1 bit)



falxa de y da face recortada à tela, cruzamento das arestas,
span {scl, scr} recortado a [0, W−1]



lsx = TEXX + u, lsy = TEXY + nível·TSTRIDE + v

Grupos de sinais (nomes com *)

clip_regs* = ax,ay,bx,by, (pontos), lox,loy,hix,hiy (par da busca/bisseção).
e1x,e1y,e2x,e2y (aresta recortada), px,py, ti, which
clip_res* = ca, cb, cm, clo, chi (outcodes), mx, my (ponto médio),
tex, lny, idy_full, larg (campos do LINE)
face_regs* = vx,vy,vz,vfi[0:3], a1, sacc, area_r, iacc, im[0:2], ii, ij, fcur
face_res* = slevel, shade, area, zkey, midx (elemento da matriz).
heap_regs* = hbefore, hpai, hfilho1, hfilho2, hfilho3, hacc, haccend, hbest
div_regs* = dvc, dsgn, dremn, dlow, dacc, dcnt · div_res* = dqb, dnext, dfq
fill_regs* = yrow, ymax, ek, eya,eyb,exa,exb, xl, xr, fymin,r, fymax,r, scl,r, scr,r
span_regs* = ylo, yhi, fdy, fdx, fden, fymin, fymax, cymin, cymax, scl, scr, snx, sdy
tex_regs* = fcur, eua,evb, ul,ur,vl,vr, du,dv, us,vs, dlev, cx,cu,cv, qres
tex_res*   = lsx, lsy, lnxp, lev_off, fdu, fdv
hold_ctr* = fim do envio (o emissor zera hold_valid)

Fases de um RUN (estados da FSM)

R_IDLE: espera run_req (CTRL bit0): copia ctrl_face/ctrl_tex; zera contadores.
T_* transformação: para cada vértice lê vmem, escreve VX,VY,VZ no core (end. 18..20).
espera c_done e grava {Z, FLAGS[2:0], SY, SX} em pmem. ph_xf = 1.
E_* projeção: lê ememe os dois vértices e grava {Z,FLAGS,SY,SX} fora da tela → FULLED; se ambos fora do mesmo lado, E_SKIP. E_BEGIN confirma um LINE em hb[].
L_* faces: luz no espaço do modelo (M = transposta(R)·L (9 multiplicações).
F_*, V_* por face: lê fmem e os 4 vértices; back-face pela área; sombra; chave Z.
H_UP* insere no heap (smem).
D_* desenho: D_POP*/H_DN* tira a face mais distante; linha a linha (D_ROW, D_EDGE, D_DW) gera um LINE horizontal ou, com textura, um LRMM (D_T0..D_T5).
R_DRAIN: espera o emissor esvaziar e baixa ph_run (fim do RUN).

Convenções


- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SINCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Fonte: geo3d/rtl/geo3d_engine.v (geo3d v2.0, MIT), parametro AW = 10
geo3d (c) Alex Moncks, MIT – V9968 (c) HRAI Takayuki Hara
Sheet: /u_geo3d/u_engine/
File: geo3d_engine.kicad_sch
Title: geo3d_engine: arquitetura RTL (v2.0)
Size: A1 | Date: 2026-10-26 | Rev: geo3d v2.0
KiCad E.D.A. 10.0.6 | Id: 5/13

geo3d_core (u_core): matriz 3×3 + translação + perspectiva, ~44 clocks por vértice

Xc = sat18(M00·VX + M01·VY + M02·VZ) >>> 14) + TX (idem Yc, Zc);   SX = sat16(CX + sinal(Xc)·min(|Xc|·F / Zc, 32767));   SY = sat16(CY − sinal(Yc)·min(|Yc|·F / Zc, 32767))
Formatos: M em Q2.14, T/V/CX/CY/ZNEAR/W/H inteiros de 16 bits, F sem sinal. Escrever VZ (endereço 20) dispara o cálculo. Recursos: REG 600 · LUT 761 · ALU 194 · DSP 4

Portas do módulo





0..8 M00..M22, 9..11 TX..TZ, 12 F, 13 CX, 14 CY, 15 ZNEAR, 16 W, 17 H, 18..20 VX..VZ (VZ dispara start)
reset: F=256, CX=128, CY=106, ZNEAR=16, W=256, H=212



busy = (state != S_IDLE) | start

1. MAC: 3 linhas em paralelo, 1 coluna por clock



m_rowK* = m[3K + col], vcol = v[col]















2. Translação, saturação, plano próximo










near*: FLAGS.NEAR = 1, SX = SY = 0, termina (S_CHK)





3. Projeção: |coord|·F / Zc por divisão de 16 passos, primeiro X depois Y (axis)














ovf*: q = 32767 e FLAGS.OVFX/OVFY = 1 (S_OVF)







S_OVF: rem = num[32:16]; low = num[15:0]; q = 0; cnt = 15
S_DIV: rem = ge ? diff : rem2; q = {q, ge}; low <<= 1; cnt−−

4. Sinal, centro, saturação e outcodes















Sequência de estados (state[3:0])



S_CHK com near → S_IDLE. S_OVF com ovf pula para S_ACC.
S_ACC com axis = 0 volta a S_MUL (agora Y). S_OUT → S_IDLE com done_pulse.
Total ≈ 44 clocks: 3 MAC + 2 × (MUL OVF, 16 DIV, ACC) + XF, CHK, OUT.

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SINCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop; são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Fonte: geo3d/rtl/geo3d_core.v (MIT)
geo3d (c) Alex Moncks, MIT — V9968 (c) HRA! Takayuki Hara
Sheet: /u_geo3d/u_engine/u_core/
File: geo3d_core.kicad_sch
Title: geo3d_core: datapath da transformacao e projecao
Size: A1 | Date: 2026-10-26 | Rev: geo3d v2.0
KiCad E.D.A. 10.0.6 | Id: 6/13

vdp (u_v9958): estrutura gerada do RTL

V9968: clone do V9958 de HRAI, com extensões (comandos LRMM e outros, VRAM de 256 KB na SDRAM, saída HDMI com upscan e filtro bilinear).
Portas ext_cmd_*: o geo3d escreve nos registradores de comando por aqui (patch de integração do geo3d).
Blocos brancos = módulos folha (só as portas); blocos amarelos = módulos com página própria. Recursos (síntese): REG 4155 · LUT 5979 · ALU 748 · DSP 11 · BSRAM 10 · SSRAM 16

Portas do módulo

reset_n	reset_n
clk	clk
initial_busy	initial_busy
bus_address[2:0]	bus_address[2:0]
bus_loreq	bus_loreq
bus_write	bus_write
bus_valid	bus_valid
bus_ready	bus_ready
bus_wdata[7:0]	bus_wdata[7:0]
bus_rdata[7:0]	bus_rdata[7:0]
bus_rdata_en	bus_rdata_en
int_n	int_n
vram_address[17:2]	vram_address[17:2]
vram_write	vram_write
vram_valid	vram_valid
vram_wdata[31:0]	vram_wdata[31:0]
vram_wdata_mask[3:0]	vram_wdata_mask[3:0]
vram_rdata[31:0]	vram_rdata[31:0]
vram_rdata_en	vram_rdata_en
vram_refresh	vram_refresh
display_hs	display_hs
display_vs	display_vs
display_en	display_en
display_r[7:0]	display_r[7:0]
display_g[7:0]	display_g[7:0]
display_b[7:0]	display_b[7:0]
force_highspeed	force_highspeed
ext_cmd_wr	ext_cmd_wr
ext_cmd_num[5:0]	ext_cmd_num[5:0]
ext_cmd_data[7:0]	ext_cmd_data[7:0]
ext_cmd_ce	w_status_command_execute
button[1:0]	button[1:0]
pulse0	pulse0
pulse1	pulse1
pulse2	pulse2
pulse3	pulse3
pulse4	pulse4
pulse5	pulse5
pulse6	pulse6
pulse7	pulse7

u_cpu_interface : vdp_cpu_interface

reset_n	reset_n
clk	clk
bus_address[2:0]	bus_address[2:0]
bus_loreq	bus_loreq
bus_write	bus_write
bus_valid	bus_valid
bus_wdata[7:0]	bus_wdata[7:0]
w_cpu_vram_ready	vram_ready
w_cpu_vram_rdata[7:0]	vram_rdata[7:0]
w_cpu_vram_rdata_en	vram_rdata_en
w_intr_line	intr_line
w_intr_frame	intr_frame
w_intr_command_end	intr_command_end
w_clear_line_interrupt	clear_line_interrupt
w_sprite_collision	sprite_collision
w_sprite_collision_x[8:0]	sprite_collision_x[8:0]
w_sprite_collision_y[9:0]	sprite_collision_y[9:0]
w_sprite_overmap	sprite_overmap
w_sprite_overmap_id[4:0]	sprite_overmap_id[4:0]
w_status_command_execute	status_command_execute
w_status_field	status_field
w_status_border_detect	status_border_detect
w_status_hsync	status_hsync
w_status_vsync	status_vsync
w_status_transfer_ready	status_transfer_ready
w_status_color[7:0]	status_color[7:0]
w_status_border_position[8:0]	status_border_position[8:0]
w_vram_access_mask	vram_access_mask
force_highspeed	force_highspeed
button[1:0]	button[1:0]
bus_ready	bus_ready
bus_rdata[7:0]	bus_rdata[7:0]
bus_rdata_en	bus_rdata_en
vram_address[17:0]	w_cpu_vram_address[17:0]
vram_write	w_cpu_vram_write
vram_valid	w_cpu_vram_valid
vram_wdata[7:0]	w_cpu_vram_wdata[7:0]
palette_valid	w_palette_valid
palette_num[7:0]	w_palette_num[7:0]
palette_r[4:0]	w_palette_r[4:0]
palette_g[4:0]	w_palette_g[4:0]
palette_b[4:0]	w_palette_b[4:0]
int_n	int_n
clear_sprite_collision	w_clear_sprite_collision
clear_sprite_collision_xy	w_clear_sprite_collision_xy
clear_sprite_overmap	w_clear_sprite_overmap
sprite_overmap_enable	w_sprite_overmap_enable
clear_border_detect	w_clear_border_detect
read_color	w_read_color
register_write	w_register_write
register_num[5:0]	w_register_num[5:0]
register_data[7:0]	w_register_data[7:0]
reg_screen_mode[4:0]	w_screen_mode[4:0]
reg_sprite_magify	w_sprite_magify
reg_sprite_16x16	w_sprite_16x16
reg_display_on	w_display_on
reg_pattern_name_table_base[17:10]	w_pattern_name_table_base[17:10]
reg_color_table_base[17:6]	w_color_table_base[17:6]
reg_pattern_generator_table_base[17:11]	w_pattern_generator_table_base[17:11]
reg_sprite_attribute_table_base[17:7]	w_sprite_attribute_table_base[17:7]
reg_sprite_pattern_generator_table_base[17:11]	w_sprite_pattern_generator_table_base[17:11]
reg_backdrop_color[7:0]	w_backdrop_color[7:0]
reg_sprite_disable	w_sprite_disable
reg_color0_opaque	w_color0_opaque
reg_50hz_mode	w_50hz_mode
reg_interleaving_mode	w_interleaving_mode
reg_interlace_mode	w_interlace_mode
reg_212lines_mode	w_212lines_mode
reg_text_back_color[7:0]	w_text_back_color[7:0]
reg_blink_period[7:0]	w_blink_period[7:0]
reg_display_adjust[7:0]	w_display_adjust[7:0]
reg_interrupt_line[7:0]	w_interrupt_line[7:0]
reg_vertical_offset[7:0]	w_vertical_offset[7:0]
reg_scroll_planes	w_scroll_planes
reg_left_mask	w_left_mask
reg_yjk_mode	w_yjk_mode
reg_yae_mode	w_yae_mode
reg_command_enable	w_command_enable
reg_sprite_priority_shuffle	w_sprite_priority_shuffle
reg_horizontal_offset_l[2:0]	w_horizontal_offset_l[2:0]
reg_horizontal_offset_h[8:3]	w_horizontal_offset_h[8:3]
reg_command_high_speed_mode	w_command_high_speed_mode
reg_sprite_nonR23_mode	w_sprite_nonR23_mode
reg_interrupt_line_nonR23_mode	w_interrupt_line_nonR23_mode
reg_sprite_mode3	w_sprite_mode3
reg_ext_palette_mode	w_ext_palette_mode
reg_ext_command_mode	w_ext_command_mode
reg_vram256k_mode	w_vram256k_mode
reg_sprite16_mode	w_sprite16_mode
reg_flat_interlace_mode	w_flat_interlace_mode
pulse0	pulse0
pulse1	pulse1
pulse2	pulse2
pulse3	pulse3
pulse4	pulse4
pulse5	pulse5
pulse6	pulse6
pulse7	pulse7

REG 259 · LUT 273 · ALU 0

u_command : vdp_command

reset_n	reset_n
clk	clk
w_cache_vram_ready	cache_vram_ready
w_cache_vram_rdata[7:0]	cache_vram_rdata[7:0]
w_cache_vram_rdata_en	cache_vram_rdata_en
w_cache_flush_end	cache_flush_end
w_register_write	register_write
ext_cmd_wr	ext_cmd_wr
ext_cmd_ce	ext_cmd_ce
ext_cmd_num[5:0]	ext_cmd_num[5:0]
ext_cmd_data[7:0]	ext_cmd_data[7:0]
w_clear_border_detect	clear_border_detect
w_read_color	read_color
w_screen_mode[4:0]	screen_mode[4:0]
w_vram_interleave	vram_interleave
reg_text_back_color[7:0]	reg_text_back_color[7:0]
reg_command_enable	reg_command_enable
reg_command_high_speed_mode	reg_command_high_speed_mode
reg_ext_command_mode	reg_ext_command_mode
reg_vram256k_mode	reg_vram256k_mode
cache_vram_address[17:0]	w_cache_vram_address[17:0]
cache_vram_valid	w_cache_vram_valid
cache_vram_write	w_cache_vram_write
cache_vram_wdata[7:0]	w_cache_vram_wdata[7:0]
cache_flush_start	w_cache_flush_start
status_command_execute	w_status_command_execute
status_border_detect	w_status_border_detect
status_transfer_ready	w_status_transfer_ready
status_color[7:0]	w_status_color[7:0]
status_border_position[8:0]	w_status_border_position[8:0]
vram_access_mask	w_vram_access_mask
intr_command_end	w_intr_command_end

REG 431 · LUT 1190 · ALU 235

u_cache : vdp_command_cache

reset_n	reset_n
clk	clk
1'b0	start
w_cache_vram_address[17:0]	w_vram_address[17:0]
w_cache_vram_valid	w_vram_valid
w_cache_vram_write	w_vram_write
w_cache_vram_wdata[7:0]	w_vram_wdata[7:0]
w_cache_flush_start	w_vram_rdata[7:0]
w_cpu_cache_address[17:0]	w_vram_rdata_en
1'b0	w_vram_refresh
cpu_vram_address[17:0]	cpu_vram_address[17:0]
cpu_vram_valid	cpu_vram_valid
cpu_vram_write	cpu_vram_write
cpu_vram_wdata[7:0]	cpu_vram_wdata[7:0]
w_command_vram_ready	command_vram_ready
w_command_vram_rdata[31:0]	command_vram_rdata[31:0]
w_command_vram_rdata_en	command_vram_rdata_en
cache_vram_ready	w_cache_vram_ready
cache_vram_rdata[7:0]	w_cache_vram_rdata[7:0]
cache_vram_rdata_en	w_cache_vram_rdata_en
cache_flush_end	w_cache_flush_end
cpu_vram_ready	w_cpu_vram_ready
cpu_vram_rdata[7:0]	w_cpu_vram_rdata[7:0]
cpu_vram_rdata_en	w_cpu_vram_rdata_en
command_vram_address[17:0]	w_command_vram_address[17:0]
command_vram_valid	w_command_vram_valid
command_vram_write	w_command_vram_write
command_vram_wdata[31:0]	w_command_vram_wdata[31:0]
command_vram_wdata_mask[3:0]	w_command_vram_wdata_mask[3:0]

REG 585 · LUT 1293 · ALU 152

u_vram_interface : vdp_vram_interface

reset_n	reset_n
clk	clk
initial_busy	initial_busy
w_screen_pos_x[9:0]	h_count[9:0]
w_vram_interleave	w_vram_interleave
w_screen_mode_vram_address[17:0]	screen_mode_vram_address[17:0]
w_screen_mode_vram_valid	screen_mode_vram_valid
w_sprite_vram_address[17:0]	sprite_vram_address[17:0]
w_sprite_vram_valid	sprite_vram_valid
w_command_vram_address[17:0]	command_vram_address[17:0]
w_command_vram_valid	command_vram_valid
w_command_vram_write	command_vram_write
w_command_vram_wdata[31:0]	command_vram_wdata[31:0]
w_command_vram_wdata_mask[3:0]	command_vram_wdata_mask[3:0]
18'd0	cpu_vram_address[17:0]
1'b0	cpu_vram_valid
1'b0	cpu_vram_write
8'd0	cpu_vram_wdata[7:0]
vram_rdata[31:0]	vram_rdata[31:0]
vram_rdata_en	vram_rdata_en
w_pre_vram_refresh	pre_vram_refresh
screen_mode_vram_rdata[31:0]	w_screen_mode_vram_rdata[31:0]
sprite_vram_rdata[31:0]	w_sprite_vram_rdata[31:0]
sprite_vram_rdata[7:0]	w_sprite_vram_rdata[7:0]
command_vram_ready	w_command_vram_ready
command_vram_rdata[31:0]	w_command_vram_rdata[31:0]
command_vram_rdata_en	w_command_vram_rdata_en
cpu_vram_ready	K
cpu_vram_rdata[7:0]	K
cpu_vram_rdata_en	K
vram_address[17:2]	vram_address[17:2]
vram_valid	vram_valid
vram_write	vram_write
vram_wdata[31:0]	vram_wdata[31:0]
vram_wdata_mask[3:0]	vram_wdata_mask[3:0]
vram_refresh	vram_refresh

REG 171 · LUT 156 · ALU 0

u_timing_control

reset_n	reset_n
clk	clk
w_screen_mode_vram_rdata[31:0]	screen_mode_vram_rdata[31:0]
w_sprite_vram_rdata[31:0]	sprite_vram_rdata[31:0]
w_sprite_vram_rdata[7:0]	sprite_vram_rdata[7:0]
w_clear_sprite_collision	clear_sprite_collision
w_clear_sprite_collision_xy	clear_sprite_collision_xy
w_clear_sprite_overmap	clear_sprite_overmap
w_sprite_overmap_enable	sprite_overmap_enable
reg_50hz_mode	reg_50hz_mode
reg_212lines_mode	reg_212lines_mode
reg_interlace_mode	reg_interlace_mode
reg_display_adjust[7:0]	reg_display_adjust[7:0]
reg_interrupt_line[7:0]	reg_interrupt_line[7:0]
reg_vertical_offset[7:0]	reg_vertical_offset[7:0]
reg_horizontal_offset_l[2:0]	reg_horizontal_offset_l[2:0]
reg_horizontal_offset_h[8:3]	reg_horizontal_offset_h[8:3]
reg_interleaving_mode	reg_interleaving_mode
reg_blink_period[7:0]	reg_blink_period[7:0]
reg_screen_mode[4:0]	reg_screen_mode[4:0]
reg_display_on	reg_display_on
reg_color0_opaque	reg_color0_opaque
reg_pattern_name_table_base[17:10]	reg_pattern_name_table_base[17:10]
reg_color_table_base[17:6]	reg_color_table_base[17:6]
reg_pattern_generator_table_base[17:11]	reg_pattern_generator_table_base[17:11]
reg_sprite_attribute_table_base[17:7]	reg_sprite_attribute_table_base[17:7]
reg_sprite_pattern_generator_table_base[17:11]	reg_sprite_pattern_generator_table_base[17:11]
reg_sprite_magify	reg_sprite_magify
reg_sprite_16x16	reg_sprite_16x16
reg_sprite_disable	reg_sprite_disable
reg_text_back_color[7:0]	reg_text_back_color[7:0]
reg_backdrop_color[7:0]	reg_backdrop_color[7:0]
reg_left_mask	reg_left_mask
reg_scroll_planes	reg_scroll_planes
reg_sprite_nonR23_mode	reg_sprite_nonR23_mode
reg_interrupt_line_nonR23_mode	reg_interrupt_line_nonR23_mode
reg_sprite_mode3	reg_sprite_mode3
reg_sprite16_mode	reg_sprite16_mode
reg_flat_interlace_mode	reg_flat_interlace_mode
reg_sprite_priority_shuffle	reg_sprite_priority_shuffle
reg_ext_palette_mode	reg_ext_palette_mode
h_count[11:0]	w_h_count[11:0]
v_count[9:0]	w_v_count[9:0]
screen_pos_x[13:0]	w_screen_pos_x[13:0]
screen_pos_y[9:0]	w_screen_pos_y[9:0]
pixel_phase_x[1:0]	w_pixel_phase_x[1:0]
intr_line	w_intr_line
intr_frame	w_intr_frame
clear_line_interrupt	w_clear_line_interrupt
pre_vram_refresh	w_pre_vram_refresh
vram_interleave	w_vram_interleave
status_field	w_status_field
status_hsync	w_status_hsync
status_vsync	w_status_vsync
screen_mode_vram_address[17:0]	w_screen_mode_vram_address[17:0]
screen_mode_vram_valid	w_screen_mode_vram_valid
screen_mode_display_color[7:0]	w_screen_mode_display_color[7:0]
screen_mode_display_color_en	w_screen_mode_display_color_en
screen_mode[9:0]	w_screen_mode[9:0]
sprite_vram_address[17:0]	w_sprite_vram_address[17:0]
sprite_vram_valid	w_sprite_vram_valid
sprite_display_color[7:0]	w_sprite_display_color[7:0]
sprite_display_color_transparent[1:0]	w_sprite_display_color_transparent[1:0]
sprite_display_color_en	w_sprite_display_color_en
sprite_collision	w_sprite_collision
sprite_collision_x[8:0]	w_sprite_collision_x[8:0]
sprite_collision_y[9:0]	w_sprite_collision_y[9:0]
sprite_overmap	w_sprite_overmap
sprite_overmap_id[4:0]	w_sprite_overmap_id[4:0]

Arquivo: vdp_timing_control.kicad_sch

REG 2218 · LUT 2539 · ALU 171 · DSP 1 · BSRAM 1 · SSRAM 16

u_color_palette

reset_n	reset_n
clk	clk
w_screen_pos_x[5:0]	screen_pos_x[5:0]
w_pixel_phase_x[1:0]	pixel_phase_x[1:0]
w_palette_valid	palette_valid
w_palette_num[7:0]	palette_num[7:0]
w_palette_r[4:0]	palette_r[4:0]
w_palette_g[4:0]	palette_g[4:0]
w_palette_b[4:0]	palette_b[4:0]
w_screen_mode_display_color[7:0]	display_color_screen_mode[7:0]
w_screen_mode_display_color_en	display_color_screen_mode_en
w_sprite_display_color[7:0]	display_color_sprite[7:0]
w_sprite_display_color_transparent[1:0]	display_color_sprite_transparent[1:0]
w_sprite_display_color_en	display_color_sprite_en
reg_screen_mode[4:0]	reg_screen_mode[4:0]
reg_yjk_mode	reg_yjk_mode
reg_yae_mode	reg_yae_mode
reg_color0_opaque	reg_color0_opaque
reg_backdrop_color[7:0]	reg_backdrop_color[7:0]
reg_ext_palette_mode	reg_ext_palette_mode
reg_sprite_mode3	reg_sprite_mode3
vdp_r[7:0]	w_vdp_r[7:0]
vdp_g[7:0]	w_vdp_g[7:0]
vdp_b[7:0]	w_vdp_b[7:0]

Arquivo: vdp_color_palette.kicad_sch

REG 165 · LUT 259 · ALU 124 · BSRAM 1

u_upscan

clk	clk
w_screen_pos_x[13:0]	screen_pos_x[13:0]
w_screen_pos_y[9:0]	screen_pos_y[9:0]
w_h_count[11:0]	h_count[11:0]
w_v_count[9:0]	v_count[9:0]
w_status_field	sfield
reg_display_adjust[3:0]	reg_display_adjust[3:0]
reg_interleaving_mode	reg_interleaving_mode
reg_flat_interlace_mode	reg_flat_interlace_mode
w_vdp_r[7:0]	vdp_r[7:0]
w_vdp_g[7:0]	vdp_g[7:0]
w_vdp_b[7:0]	vdp_b[7:0]
upscan_r[7:0]	w_upscan_r[7:0]
upscan_g[7:0]	w_upscan_g[7:0]
upscan_b[7:0]	w_upscan_b[7:0]

Arquivo: vdp_upscan.kicad_sch

REG 2 · LUT 57 · ALU 10 · BSRAM 4

u_video_out

clk	clk
reset_n	reset_n
w_h_count[11:0]	h_count[11:0]
w_v_count[9:0]	v_count[9:0]
1'b1	hsas_scanline
w_status_field	sfield
w_upscan_r[7:0]	vdp_r[7:0]
w_upscan_g[7:0]	vdp_g[7:0]
w_upscan_b[7:0]	vdp_b[7:0]
reg_interlace_mode	reg_interlace_mode
reg_flat_interlace_mode	reg_flat_interlace_mode
8'd200	reg_denominator[7:0]
8'd41	reg_normalize[7:0]
reg_50hz_mode	reg_50hz_mode
display_hs	display_hs
display_vs	display_vs
display_en	display_en
display_r[7:0]	display_r[7:0]
display_g[7:0]	display_g[7:0]
display_b[7:0]	display_b[7:0]

Arquivo: vdp_video_out.kicad_sch

REG 324 · LUT 204 · ALU 56 · DSP 10 · BSRAM 4

Lógica local de vdp: 2 assign, 0 always (registradores)
```
assign w_cpu_cache_address = w_vram_interleave ? { w_cpu_vram_address[17], w_cpu_vram_address[0], w_cpu_vram_address[16:1] } :…
assign ext_cmd_ce = w_status_command_execute
```

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)); ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop; são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Pagina gerada automaticamente da hierarquia Verilog
Fonte: fpga/V9968_Cartridge_Tanghano20K_geo3d/src/v9968/vdp.v (HRAI)
geo3d (c) Alex Moncks, MIT – V9968 (c) HRAI Takayuki Hara
Sheet: /u_v9958/
File: vdp.kicad_sch


Title: vdp: estrutura (gerada do RTL)


Size: A1	Date: 2026-10-26
KiCad E.D.A. 10.0.6	**Rev: geo3d v2.0**
	Id: 7/13

vdp_timing_control (u_timing_control): estrutura gerada do RTL

Contadores de varredura (SSG), busca de padrões por modo de tela e sprites.
Blocos brancos = módulos folha (só as portas); blocos amarelos = módulos com página própria. Recursos (síntese): REG 2218 · LUT 2539 · ALU 171 · DSP 1 · BSRAM 1 · SSRAM 16

Portas do módulo









Lógica local de vdp_timing_control: 5 assign, 0 always (registradores)

```
assign screen_pos_x = w_screen_pos_x
assign screen_pos_y = w_screen_pos_y
assign status_field = w_status_field
assign status_hsync = w_status_hsync
assign status_vsync = w_status_vsync
```

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Pagina gerada automaticamente da hierarquia Verilog
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/v9968/vdp_timing_control.v (HRA!)
geo3d (c) Alex Moncks, MIT – V9968 (c) HRA! Takayuki Hara
Sheet: /u_v9958/u_timing_control/
File: vdp_timing_control.kicad_sch

Title: vdp_timing_control: estrutura (gerada do RTL)

Size: A2	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 8/13

vdp_timing_control_sprite (u_sprite): estrutura gerada do RTL

Sprites: seleção dos planos visíveis, coleta de atributos, composição dos pixels.
Blocos brancos = módulos folha (só as portas); blocos amarelos = módulos com página própria. Recursos (síntese): REG 1906 · LUT 1718 · ALU 63 · DSP 1 · BSRAM 1 · SSRAM 16

Portas do módulo



u_select_visible_planes : vdp_sprite_select_visible_planes




REG 111 · LUT 262 · ALU 24

u_info_collect : vdp_sprite_info_collect



REG 113 · LUT 284 · ALU 14 · SSRAM 10

u_makeup_pixel : vdp_sprite_makeup_pixel



REG 1637 · LUT 1035 · ALU 15 · SSRAM 6

u_divide_table : vdp_sprite_divide_table



REG 42 · LUT 119 · ALU 0 · DSP 1 · BSRAM 1

Lógica local de vdp_timing_control_sprite: 8 assign, 3 always (registradores)

```
assign w_sprite_disable = reg_sprite_disable | sprite_off
assign vram_address = w_vp_vram_address | w_ic_vram_address
assign vram_valid = w_vp_vram_valid | w_ic_vram_valid
assign w_sprite_mode2 = ( reg_screen_mode == c_mode_g3 || reg_screen_mode == c_mode_g4 || reg_screen_mode == c_mode_g5 || re...
assign w_screen_pos_x[13:4] = screen_pos_x[13:4] - { 7'd0, horizontal_offset_i }
assign w_screen_pos_x[ 3:0] = screen_pos_x[ 3:0]
assign w_divider_x = w_x | w_y
assign w_divider_mgx = w_mgx | w_mgy
```

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida: R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Pagina gerada automaticamente da hierarquia Verilog
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/v9968/vdp_timing_control_sprite.v (HRA!)
geo3d (c) Alex Moncks, MIT - V9968 (c) HRA! Takayuki Hara
Sheet: /u_v9958/u_timing_control/u_sprite/
File: vdp_timing_control_sprite.kicad_sch


Title: vdp_timing_control_sprite: estrutura (gerada do RTL)


Size: A2	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 9/13

vdp_color_palette (u_color_palette): estrutura gerada do RTL

Paleta de 256 cores em BSRAM, modos YJK/YAE, conversão para RGB de 8 bits.
Blocos brancos = módulos folha (só as portas); blocos amarelos = módulos com página própria. Recursos (síntese): REG 165 · LUT 259 · ALU 124 · BSRAM 1

Portas do módulo






```
Lógica local de vdp_color_palette: 34 assign, 12 always (registradores)
  assign w_palette_valid = ff_palette_num[8] ? palette_valid : 1'b1
  assign w_palette_num = ff_palette_num[8] ? palette_num : ff_palette_num[7:0]
  assign w_palette_r = ff_palette_num[8] ? palette_r : ff_palette_r
  assign w_palette_g = ff_palette_num[8] ? palette_g : ff_palette_g
  assign w_palette_b = ff_palette_num[8] ? palette_b : ff_palette_b
  assign w_r_yjk = { 2'd0, ff_y } + { ff_j[5], ff_j }
  assign w_g_yjk = { 2'd0, ff_y } + { ff_k[5], ff_k }
  assign w_b_y = { 1'b0, ff_y, 2'd0 } + { 3'd0, ff_y }
  assign w_b_jk = { ff_j[5], ff_j, 1'b0 } + { ff_k[5], ff_k[5], ff_k }
  assign w_b_yjk_pre = { 1'b0, w_b_y } - { w_b_jk[7], w_b_jk } + 9'd2
  assign w_b_yjk = w_b_yjk_pre[ 8: 2 ]
  assign w_r = w_r_yjk[6] ? 5'd0: w_r_yjk[5] ? 5'd31: w_r_yjk[4:0]
  assign w_g = w_g_yjk[6] ? 5'd0: w_g_yjk[5] ? 5'd31: w_g_yjk[4:0]
  assign w_b = w_b_yjk[6] ? 5'd0: w_b_yjk[5] ? 5'd31: w_b_yjk[4:0]
  assign w_256colors_mode = (reg_screen_mode == 5'b11100)
  assign w_4colors_mode = (reg_screen_mode == 5'b10000)
  assign w_g4567_mode = (reg_screen_mode == 5'b01100) || (reg_screen_mode == 5'b10000) || (reg_screen_mode == 5'b10100) || (re...
  assign w_t12_mode = (reg_screen_mode == 5'b00001) || (reg_screen_mode == 5'b00101) || (reg_screen_mode == 5'b01001)
  assign w_g5_mode = (reg_screen_mode == 5'b10000)
  assign w_g6_mode = (reg_screen_mode == 5'b10100)
  assign w_high_resolution = w_g5_mode | w_g6_mode | (reg_screen_mode == 5'b01001)
  assign w_display_color = reg_yjk_mode ? ff_display_color_delay3: ff_display_color_delay0
  assign w_display_sprite_mix_r16 = func_sprite_mix( ff_display_r16, w_display_r16, ff_display_color_sprite_transparent )
  assign w_display_sprite_mix_g16 = func_sprite_mix( ff_display_g16, w_display_g16, ff_display_color_sprite_transparent )
  assign w_display_sprite_mix_b16 = func_sprite_mix( ff_display_b16, w_display_b16, ff_display_color_sprite_transparent )
  assign w_display_r_pre = (!reg_ext_palette_mode && w_256colors_mode) ? { ff_display_color256[4:2], ff_display_color256[4:3] ...
  assign w_display_g_pre = (!reg_ext_palette_mode && w_256colors_mode) ? { ff_display_color256[7:5], ff_display_color256[7:6] ...
  assign w_display_b_pre = (!reg_ext_palette_mode && w_256colors_mode) ? { ff_display_color256[1:0], ff_display_color256[1] & ...
  ... e mais 6
```

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Pagina gerada automaticamente da hierarquia Verilog
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/v9968/vdp_color_palette.v (HRA!)
geo3d (c) Alex Moncks, MIT – V9968 (c) HRA! Takayuki Hara

Sheet: /u_v9958/u_color_palette/
File: vdp_color_palette.kicad_sch


Title: vdp_color_palette: estrutura (gerada do RTL)

Size: A3	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 10/13


vdp_upscan (u_upscan): estrutura gerada do RTL

Upscan: dois buffers de linha (par/ímpar) dobram as linhas para a saída HDMI.
Blocos brancos = módulos folha (só as portas); blocos amarelos = módulos com página própria. Recursos (síntese): REG 2 · LUT 57 · ALU 10 · BSRAM 4

Portas do módulo




u_even_line_buffer : vdp_upscan_line_buffer



REG 1 · LUT 1 · ALU 0 · BSRAM 2

u_odd_line_buffer : vdp_upscan_line_buffer



REG 1 · LUT 1 · ALU 0 · BSRAM 2

Lógica local de vdp_upscan: 13 assign, 0 always (registradores)

```
assign w_write_pos = { screen_pos_x[13:3] } + c_left_pos - { 6'd0, ~reg_display_adjust[3], reg_display_adjust[2:0], 1'd0 }
assign w_read_pos = h_count[11:2]
assign w_even_address = v_count[1] ? w_read_pos : w_write_pos[9:0]
assign w_even_re = ( (v_count[1] == 1'b1) && (h_count[0] == 1'b0) )
assign w_even_we = ( (v_count[1] == 1'b0) && (w_write_pos[10] == 1'b0) && (h_count[2:0] == 3'd7) )
assign w_even_d = { vdp_r, vdp_g, vdp_b }
assign w_odd_address = v_count[1] ? w_write_pos[9:0] : w_read_pos
assign w_odd_re = ( (v_count[1] == 1'b0) && (h_count[0] == 1'b0) )
assign w_odd_we = ( (v_count[1] == 1'b1) && (w_write_pos[10] == 1'b0) && (h_count[2:0] == 3'd7) )
assign w_odd_d = { vdp_r, vdp_g, vdp_b }
assign upscan_r = v_count[1] ? w_even_q[23:16] : w_odd_q[23:16]
assign upscan_g = v_count[1] ? w_even_q[15: 8] : w_odd_q[15: 8]
assign upscan_b = v_count[1] ? w_even_q[ 7: 0] : w_odd_q[ 7: 0]
```

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Pagina gerada automaticamente da hierarquia Verilog
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/v9968/vdp_upscan.v (HRA!)
geo3d (c) Alex Moncks, MIT - V9968 (c) HRA! Takayuki Hara

Sheet: /u_v9958/u_upscan/
File: vdp_upscan.kicad_sch


Title: vdp_upscan: estrutura (gerada do RTL)

Size: A4	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 11/13


vdp_video_out (u_video_out): estrutura gerada do RTL

Saída de vídeo: buffer duplo, escala horizontal, filtro bilinear por canal, scanlines, sincronismo.
Blocos brancos = módulos folha (só as portas); blocos amarelos = módulos com página própria. Recursos (síntese): REG 324 · LUT 204 · ALU 56 · DSP 10 · BSRAM 4

Portas do módulo




u_double_buffer



Arquivo: vdp_video_double_buffer.kicad_sch


REG 193 · LUT 111 · ALU 0 · BSRAM 4

u_bilinear_r : vdp_video_out_bilinear




REG 16 · LUT 9 · ALU 10 · DSP 2

u_bilinear_g : vdp_video_out_bilinear



REG 16 · LUT 9 · ALU 10 · DSP 2

u_bilinear_b : vdp_video_out_bilinear



REG 16 · LUT 9 · ALU 10 · DSP 2

```
Lógica local de vdp_video_out: 20 assign, 9 always (registradores)
  assign w_interlace = reg_interlace_mode | reg_flat_interlace_mode
  assign display_hs = ff_hs
  assign display_vs = ff_vs
  assign w_next_numerator = { 1'b0, ff_numerator } + c_numerator
  assign w_sub_numerator = w_next_numerator - { 1'b0, reg_denominator }
  assign w_enable = h_count[0]
  assign w_hold = w_sub_numerator[8]
  assign w_x_position_w = h_count[11:2]
  assign w_is_write_odd = v_count[0]
  assign w_normalized_numerator = ff_numerator * reg_normalize
  assign w_scanline_gain = { 2'd0, w_bilinear_r } + { 2'd0, w_bilinear_g } + { 2'd0, w_bilinear_b } + { 10'd128 }
  assign w_gain = (has_scanline == 1'b0 ) ? 8'd128: (w_interlace ) ? ( (v_count[0] == ~field) ? 8'd128: 8'd0 ): (v_count[0] ==...
  assign w_display_r = ff_bilinear_r * ff_gain
  assign w_display_g = ff_bilinear_g * ff_gain
  assign w_display_b = ff_bilinear_b * ff_gain
  assign w_display_en = ff_h_en & ff_v_en
  assign display_r = w_display_en ? ff_display_r : 8'd0
  assign display_g = w_display_en ? ff_display_g : 8'd0
  assign display_b = w_display_en ? ff_display_b : 8'd0
  assign display_en = w_display_en
```

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Pagina gerada automaticamente da hierarquia Verilog
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/v9968/vdp_video_out.v (HRA!)
geo3d (c) Alex Moncks, MIT - V9968 (c) HRA! Takayuki Hara

Sheet: /u_v9958/u_video_out/
File: vdp_video_out.kicad_sch


Title: vdp_video_out: estrutura (gerada do RTL)


Size: A3	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 12/13

vdp_video_double_buffer (u_double_buffer): estrutura gerada do RTL


Buffer duplo de linha de vídeo (par e ímpar).
Blocos brancos = módulos folha (só as portas); blocos amarelos = módulos com página própria. Recursos (síntese): REG 193 · LUT 111 · ALU 0 · BSRAM 4

Portas do módulo





REG 73 · LUT 33 · ALU 0 · BSRAM 2



REG 49 · LUT 33 · ALU 0 · BSRAM 2

Lógica local de vdp_video_double_buffer: 3 assign, 2 always (registradores)
```
assign rdata_r = ff_rdata_r
assign rdata_g = ff_rdata_g
assign rdata_b = ff_rdata_b
```

Convenções
- Portas lógicas com bolinha = entrada ou saída invertida.
- Flip-flops sensíveis à borda de subida; R/S = reset/set SÍNCRONO (feito dentro do always @(posedge clk)), ativo em 0 quando há bolinha.
- EN = habilitação do clock (o registrador mantém o valor quando EN inativo).
- Um registrador [n:0] é desenhado como um flip-flop: são n+1 em paralelo.
- Rótulos iguais na mesma folha = mesmo sinal. Rótulos com * são nomes criados para o desenho (no RTL são expressões sem nome).
- Bandeiras (hierarchical labels) = portas do módulo, ligadas à folha-mãe.

Pagina gerada automaticamente da hierarquia Verilog
Fonte: fpga/V9968_Cartridge_TangNano20K_geo3d/src/v9968/vdp_video_double_buffer.v (HRA!)
geo3d (c) Alex Moncks, MIT – V9968 (c) HRA! Takayuki Hara

Sheet: /u_v9958/u_video_out/u_double_buffer/
File: vdp_video_double_buffer.kicad_sch

Title: vdp_video_double_buffer: estrutura (gerada do RTL)

Size: A4	Date: 2026-10-26	**Rev: geo3d v2.0**
KiCad E.D.A. 10.0.6		Id: 13/13