

用全栈 τ 级联仿真论证《A Time Scaling Theory for Multi-Layer Electronic Systems》的核心思想

被验证论文：何庭波 (Huawei), *A Time Scaling Theory for Multi-Layer Electronic Systems*, ChinaXiv:202605.00224v1 (2026-05-25) 本报告：基于独立公开文献校准的四层级联仿真模型，复现并检验论文的五个核心命题。复现方式：`pip install -r requirements.txt && python run_all.py` (图表输出到 `figures/`)，`python sensitivity.py` (敏感性检查)。

1. 论文核心思想解读

1.1 主线：从几何缩放到时间缩放

论文的中心论点是：**摩尔定律的本质从来不是"更小"，而是"更快"**——晶体管缩小之所以带来价值，是因为开关更快、信号传播距离更短、跨越的边界更少。空间缩放只是压缩时间的手段。当这个手段在 7nm 以下失效（速度饱和、互连寄生主导、成本反转）之后，应该直接把**特征时间常数 τ** 作为第一优化目标，在栈的每一层定义并压缩它：

$\tau = f(\tau_{\text{transistor}}, \tau_{\text{circuit}}, \tau_{\text{chip}}, \tau_{\text{system}})$ 跨约 12 个数量级 (ps $\rightarrow$ s)
 $\tau_{\{n+1\}} = \tau_n / \alpha$ α 因应用而异 (移动 ~ 1.3 /年, AI 至 10/年)

τ 的独特价值在于**全栈同一量纲**：工艺工程师、电路设计师、系统架构师第一次可以用相同单位讨论同一个量，使跨层协同优化成为可能。

1.2 可仿真验证的五个命题

#	命题	论文依据	本仿真的对应
P1	7nm 以下纯几何缩放收益趋平：速度饱和使本征延迟从 $\propto L^2$ 退化为 $\propto L$ ；局部互连寄生 RC 反超晶体管本征延迟	§ 1, § 2	Layer 1 器件模型
P2	LogicFolding：固定节点下垂直折叠使线长 $\downarrow$ 、频率 $\uparrow$ 、密度 $\uparrow$ ，判据为 $\tau_{\text{Benefit}} > \tau_{\text{Penalty}}$ ；实测线长 -30%、频率 +13%、密度 155 $\rightarrow$ 238 MTr/mm ² 、偏斜 -25%，gear ratio 需 <3	§ 3	Layer 2 电路模型
P3	N ² -vs-N 扇出困境：2.5D 封装算力 $\propto N^2$ (面积) 而带宽/供电 $\propto N$ (周长)，拓扑赤字无法靠晶体管改进弥补；3D Folding 把边缘资源搬到表面恢复 N ² 对齐	§ 4.3	Layer 3 封装模型
P4	UB 内存语义总线消除协议转换，远程访问 τ 从数十 μs $\rightarrow$ $\sim 100\text{ns}$ ($\approx 500\times$)，使集群逼近"单芯片系统"	§ 4.1-4.2	Layer 4 集群模型
P5	方法论总命题 ： τ 是 Dennard 之后第一个全栈共享的优化目标；单层改进必须传导到系统 τ 才算数；"主导 τ 层就是下一个投资方向"	§ 2, § 6, § 7	级联实验 A/B/C

1.3 校准原则（避免循环论证）

论文自身的数据（Kirin 实测、UB 500×）**只作为待复现的对照目标，不进入模型**。全部模型输入取自独立公开文献（IRDS、IEEE 论文、NVIDIA/imec/TSMC 公开数据、MLSys/NSDI 实测），见 § 3 参数表。仿真结果与论文数字吻合时，才构成对论文的独立佐证。

2. 模型总体架构

Layer 1 器件层

F04 门延迟 (α -power law) + 铜互连尺寸效应

↓ 提供 门延迟、线 RC

Layer 2 电路层

Davis 先验线长分布 + 最优中继延迟 + 折叠几何 (LogicFolding)

↓ 提供 频率 ($\rightarrow k_{\text{compute}}$)

Layer 3 封装层

算力 $\propto N^2$ vs 边缘带宽 $\propto N$ / 表面带宽 $\propto N^2$ + roofline

↓ 提供 访存供给 ($\rightarrow k_{\text{memory}}$)

Layer 4 系统层

α - β 集合通信代价模型 + SimPy 离散事件仿真 ($\rightarrow t_{\text{comm}}$)

↓

级联

$\tau_{\text{iter}} = t_{\text{compute}} + t_{\text{memory}} + t_{\text{comm}} + t_{\text{other}}$ (4096 卡 LLM 训练迭代)

代码结构: `tau_sim/layer1_device.py` $\rightarrow$ `layer2_circuit.py` $\rightarrow$ `layer3_chip.py` $\rightarrow$ `layer4_system.py` $\rightarrow$ `cascade.py`，全部参数集中在 `tau_sim/params.py`。

3. 参数校准表（深度研究结果，独立于被验证论文）


参数	取值	出处
FO4 门延迟 28/16/7/5/3nm	15/11/8/7/6 ps ($\pm 30\%$)	Harris FO4 metric; Stillmaker & Baas, <i>Integration VLSI J.</i> 2017 (PTM HSPICE)
速度饱和指数 α	1.25	Sakurai & Newton, <i>IEEE JSSC</i> 25(2), 1990; Rabaey 教材默认 1.3
线电容	0.2 fF/ μm (跨节点近似常数)	Harris HMC E158; UT-Austin VLSI 讲义
铜电阻率尺寸效应	$\rho(w) \approx 1.68 \cdot (1+40\text{nm}/w) \mu\Omega \cdot \text{cm}$	Steinhögl et al. 实测拟合 (40nm $\rightarrow$ ~3, 18nm $\rightarrow$ ~9 $\mu\Omega \cdot \text{cm}$ 含阻挡层); imec BEOL
Rent 指数 p	0.62 (高速逻辑 0.6–0.75)	Bakoglu 1990; Landman & Russo 1971
先验线长分布	Davis 闭式结构因子	Davis, De, Meindl, <i>IEEE TED</i> 45(3), 1998
3D 线长收缩	理论 $1/\sqrt{k} \times$ 效率 0.85 (实测 2 层 16–25%)	Rahman & Reif, <i>IEEE TVLSI</i> 2000; OpenSPARC T2 案例
混合键合 R / C	0.3 Ω / 0.2 fF @2 μm pitch (随焊盘面积缩放)	imec ECTC (实测 79.5 m Ω /点) ; TSMC SoIC ECTC 2019
混合键合 pitch 现状	量产 6 μm $\rightarrow$ R&D 2 μm (D2W) / 0.4 μm (W2W)	TSMC SoIC 路线图; imec 2024–2025
时钟裕量	路径延迟的 10% (偏斜预算 5–10%)	Harris, <i>Clock Skew Budgets</i> , 2002
算力/内存密度锚点	1.2 TFLOPS/ mm^2 (BF16); HBM3E 1.2TB/s/栈, 栈宽 ~11mm	NVIDIA H100 datasheet (814 mm^2 , 990 TFLOPS, 3.35TB/s); Micron HBM3E
运算强度	GEMM ~300, decode ~2 FLOP/B (H100 ridge $\approx$ 295)	NVIDIA Matrix-Multiplication Guide; Pope et al. 2022; Williams roofline
TCP/IP 栈单向延迟	$o \approx 25\mu\text{s}$ (其中 ~18 μs 为内核栈)	Belay et al., IX, <i>OSDI</i> 2014; Guo et al., <i>SIGCOMM</i> 2016
RDMA/IB 延迟	$o \approx 1.5\mu\text{s}$, 端到端 2–3 μs (NIC <0.6 μs + 交换 ~0.1 μs /跳)	ConnectX-6/7 datasheet; eRPC <i>NSDI</i> 2019; pcie-bench <i>SIGCOMM</i> 2018
UB 类延迟/带宽	每跳 ~150ns; 跨机 <1 μs ; 392GB/s 单向/NPU	UB-Mesh arXiv:2503.20377; CloudMatrix384 arXiv:2506.12708
AllReduce 代价模型	$T = 2(n-1)(o+\alpha) + 2V(n-1)/(nB)$	Thakur et al., <i>IJHPCA</i> 2005; Patarasuk & Yuan 2009
DP 梯度通信量	$\approx 2 \times$ 参数字节/迭代	ZeRO, <i>SC</i> 2020

参数	取值	出处
大规模训练通信占比	20–55%（对照本模型基线 45–67%@TCP）	MegaScale NSDI 2024; Domino 2024; Llama3 405B (MFU 38–43%)
数据搬运能耗佐证	DRAM 访问 $\approx 700 \times$ FP32 加法；系统能耗 62.7% 在数据搬运	Horowitz ISSCC 2014; Boroumand ASPLOS 2018 — 支撑论文"80% 能耗在数据搬运"
混合键合界面热阻	$1.2 \text{ K} \cdot \text{mm}^2/\text{W}$ (μbump 为 4.2)	Oprins et al. (imec), ASME JEP 139(1), 2017 实测
BEOL 金属栈热阻	$2.0 \text{ K} \cdot \text{mm}^2/\text{W}$ (0.5–5.5 随通孔密度)	Colgan et al. (IBM), SEMI-THERM 2013 实测
减薄硅导热	$50\mu\text{m} / 147 \text{ W} \cdot \text{m}^{-1}\text{K}^{-1} \approx 0.34 \text{ K} \cdot \text{mm}^2/\text{W}$	标准值； $<10\mu\text{m}$ 才需薄膜修正 (Stanford 2021)
3D 堆叠产品级热代价	AMD X3D: $T_{j,\text{max}} - 5^\circ\text{C}$ 、频率 $-200\sim 400\text{MHz}$ ($-4\sim 8\%$)	AMD 产品规格/TechInsights 拆解 — 用于模型交叉验证

唯一按论文校准的参数：2 层折叠面积开销 23%（使密度对上 155→238）与版图利用率 68%（论文明示）。因此密度一项是校准而非预测，在结果表中单独标注。

4. 分层仿真结果


4.1 Layer 1 — 几何缩放收益趋平（图 fig1_device_scaling.png）✔ 支持 P1




- 门本征延迟 28nm→3nm 改善至 0.40×，但远低于长沟道平方律假想的 0.34×——速度饱和把收益从二次方压到线性；
- 加入固定跨度（50μm）中间布线后，级延迟 28nm→3nm 几乎不再改善（0.86→1.10，5nm 后不降反升）：铜尺寸效应使线电阻从 7.8 kΩ/mm 涨到 250 kΩ/mm，最优中继延迟从 84 涨到 302 ps/mm；
- 互连占级延迟比例 22% → 72%，与论文"局部互连寄生 R、C 反超本征渡越时间数倍"的表述一致。

结论：模型独立复现了"晶体管仍在变快、但系统 τ 不再变快"的现象——这正是 τ scaling 的动机。

4.2 Layer 2 — LogicFolding (图 fig2_fold_criterion.png、fig3_fold_gains.png) 支持 P2






固定 7nm 节点、 10^7 门处理核、 $1.5\mu\text{m}$ 混合键合 pitch：

指标	模型（2层折叠）	论文实测 (Kirin 2026)	说明
平均线长降幅	-24.9%	-30%	理论上限 $1-1/\sqrt{2}=29.3\%$ ，模型取布局效率 0.85
时钟偏斜降幅	-24.9%	-25%	模型输出（时钟树线长同比例收缩），非输入
关键路径频率增益	+12.3%	+13%	252ps $\rightarrow$ 225ps
晶体管密度	239 MTr/mm ²	238	⚠ 面积开销经校准，此项非独立预测
4 层折叠（前瞻）	线长 -42.5%、频率 +24.8%、密度 378	论文路线图 2031 年 400+	模型支持路线图可达性

折叠判据扫描（图2）： $\tau_{Benefit}$ 与 $\tau_{Penalty}$ 的交叉出现在 **pitch $\approx 3.1\mu\text{m}$ (gear ratio ≈ 4.3)**，敏感性区间 $2.4\text{--}4.4\mu\text{m}$ (gear 3.3–6.2)。论文的工程结论"gear ratio 应低于 3、越低越好"落在本模型的安全侧——模型独立确认了**判据存在、方向一致**，且 Kirin 的 $1.5\mu\text{m}$ 选择有约 2 倍裕量。

4.3 Layer 3 — N^2 -vs- N 扇出困境 (图 `fig4_fanout_dilemma.png`) 支持 P3




以 H100 类算力/带宽密度锚定:

- 访存受限负载 (decode, ~ 2 FLOP/B) 的可达算力: 2.5D 沿 **斜率 1**、3D Folding 沿 **斜率 2** 增长——log-log 图上两条直线的发散就是拓扑赤字本身;
- ridge 运算强度 (维持算力受限所需的 FLOP/B): 2.5D 随边长线性上移, **$N \approx 55\text{mm}$** (约 2 个 reticle 的等效边长) 后连 GEMM (~ 300 FLOP/B) 也变为**访存受限**; 3D Folding 的 ridge 恒为 ~ 40 FLOP/B, 与规模无关;
- 这解释了论文的判断: "2.5D 缩放的停滞与底层逻辑节点多激进无关——没有任何晶体管级改进能弥补拓扑赤字。"

4.4 Layer 4 — 集群通信 τ (图

fig5_cluster_scaling.png)  支持 P4 (分 regime)



α - β 集合通信模型 + SimPy 离散事件仿真 (含链路争用与 5% 抖动) 交叉验证：


- **大消息 regime (训练梯度 AllReduce, 200GB/迭代)**：扩展效率由带宽而非延迟决定。16384 卡时 TCP 类 7%、RDMA/IB 17%、UB+Hi-ONE (带宽扁平化到 392GB/s) 26%。**500 $\times$ 的 α 优势在此兑现有限**——把 UB 的低延迟单独隔离 (同 400G 物理线只换协议栈) 几乎不改变训练迭代时间；
- **小消息 regime (MoE 推理 all-to-all, KB 级消息)**：协议栈 α 完全主导。同一条 400G 物理线上，128 卡专家并行的每步时间：TCP 类 ~400ms、RDMA ~24ms、UB 协议 ~2.6ms——**协议栈更换带来 9 $\times$ (vs RDMA) 到 150 $\times$ (vs TCP) 的改善**，SimPy 事件级仿真验证点与解析模型吻合 (大规模处 DES 略高于解析值，来自链路排队——解析模型忽略的真实效应)；
- 论文把 500 $\times$ 归于 "tens of μ s $\rightarrow$ 100ns" 的对比基线是 TCP/IP 类栈，本模型确认该量级 (25μ s/ 0.15μ s $\approx$ 170 $\times$ ，计入逐消息握手后到 500 $\times$ 量级)。

结论：P4 成立但需精确化——低 α 的价值集中在小消息/细粒度访问 regime (MoE 路由、KV 缓存远程读、内存池化、同步原语)，大消息集合通信的收益主要来自 UB+Hi-ONE 的带宽扁平化。这与论文自己的叙事 (UB 解决协议 τ 、Hi-ONE 解决带宽墙、两者配合) 一致，也与 DeepSeek-V3 等公开实践中 all-to-all 延迟敏感性的报告一致。

5. 级联实验：论证方法论总命题 P5


系统场景：4096 卡、100B 参数 LLM 训练迭代。基线 (传统 TCP 类协议栈) τ 分解：通信 67%、计算 20%、访存 11%、其他 2%——通信占比与 MegaScale/Domino 报告的 20–55% 区间的上端一致 (TCP 类基线本就比 IB 集群差)。

实验 A — Amdahl 饱和 (图 `fig6_amdahl_saturation.png`)



单独把任一层 τ 压缩 $100\times$, 系统加速都饱和于该层占比的倒数: 只优化通信 $\rightarrow$ 上限 $3.0\times$; 只优化计算 $\rightarrow$ 上限 $1.25\times$; 只优化访存 $\rightarrow$ 上限 $1.13\times$ 。没有任何单层可以独自延续"每年 α 倍"——这是"单层改进必须传导到系统 τ 才算数"的定量形式。


实验 B — 十年轨迹 (图 fig7_decade_trajectories.png)



策略	十年后系统 τ	年化 α
只推器件节点 (每年 +15% 算力)	0.86×	1.02
只换网络 fabric (RDMA→UB, 之后无事可做)	0.47× (第 4 年起停滞)	1.08
全栈 τ -first 协同 (器件+折叠+UB+Hi-ONE+3D Folding+逐年投给主导层)	0.14×	1.22

单点策略都在 2-4 年内饱和；只有把每年的改进投给当年的主导 τ 层, α 才能十年维持。注意：本实验固定集群规模，论文的 AI 侧 $\alpha \approx 10$ /年还包含硬件集成规模本身的增长 ($>100 \times$ /十年)，两者相乘才是论文口径。

实验 C — 瓶颈迁移 (图 `fig8_bottleneck_migration.png`)




按论文技术路线依次引入各层优化，主导 τ 层的迁移路径为：

阶段0	传统协议栈	$\tau=7.37s$	主导：通信 (67%)	
阶段1	+UB 内存语义	$\tau=4.22s$	主导：通信 (42%)	← 协议 τ 降了但带宽墙还在
阶段2	+Hi-ONE 光互连	$\tau=3.46s$	主导：计算	← 通信退位，瓶颈迁移
阶段3	+3D Folding	$\tau=2.98s$	主导：计算	
阶段4	+LogicFolding	$\tau=2.43s$	主导：通信	← 瓶颈迁回，指向下一轮 UB/光互连投资

整链 $3.0\times$ 改善中没有一步是孤立起作用的；每一步优化都把主导层推给别人——“主导 τ 层就是下一个投资方向”在模型中自然涌现，甚至复现了瓶颈的循环回归（阶段 4 后又该投通信，对应论文 UB2.0/更高带宽光互连的路线图）。

实验 D — $\alpha \approx 10$ /年的口径分解 (图 fig10_alpha_decomposition.png)



一期实验 B 固定 4096 卡，只能得到 $\alpha \approx 1.22$ /年；论文 AI 侧 $\alpha \approx 10$ /年是另一种口径。实验 D 用弱扩展（每卡批量固定、集群逐年增长 $1.58\times$ /年即论文" $>100\times$ /十年"）+ 模型规模随总算力按 Chinchilla 口径增长（参数 $\propto \sqrt{\text{算力}}$ ），把系统能力分解为三个硬件因子：


capability = N_chips ($\alpha_{\text{scale}}=1.58$) $\times$ per_chip ($\alpha_{\text{chip}}=1.25$) $\times$ 扩展效率 (α_{eff})

策略	α_{eff}	α_{total}	十年能力
legacy fabric 固定 (RDMA/IB 不变)	0.84 (效率 0.47→0.08 坍塌)	1.67/年	165 $\times$
τ -first: fabric 随算力同步演进	1.02 (效率维持 0.47→0.55)	2.01/年	1064$\times$

发现：(1) τ -first 下十年 1064 $\times$ ，与论文"集成 100 $\times$ /十年"的量级叙事相容（能力=集成 $\times$ 单芯片 $\times$ 效率）；(2) 诚实结论：硬件三因子之积 ≈ 2.0 /年，叠加精度/数制演进（FP16→FP8→FP4， ~ 1.3 /年，模型外） ≈ 2.6 /年——论文的 $\alpha \approx 10$ /年无法仅由硬件因子解释，还需算法/软件等因子，其口径值得更精确界定；(3) τ 压缩在这个口径下的真正作用不是直接贡献倍率，而是守住 $\alpha_{\text{eff}} \approx 1$ ——让规模增长的收益不被通信吃掉。fabric 停止演进时 $\alpha_{\text{eff}}=0.84$ 意味着每年损失 16% 的规模收益，十年累计损失 6.4 $\times$ 。

5.5 热约束：多层折叠的可持续性

(图 fig9_thermal_constraint.png)



一期折叠模型未含散热，本节补上（对应论文开放问题 §6"热预算"）。一维热阻网络：减薄硅 0.34 + 混合键合界面 1.2（imec 实测）+ BEOL 2.0（IBM 实测）K · mm²/W；温升预算 60K，2D 基线按用满预算标定散热方案；功率-频率-电压用 α -power law 耦合，折叠的线电容降低（Layer 2 线长降幅 × 互连功耗占比 45%）计入能效收益。

折叠形态 × 散热	2 层可持续频率	4 层可持续频率
逻辑+存储（Kirin 形态）· 移动无源	0.98（近乎无损）	0.91
逻辑+逻辑（全功率）· 移动无源	0.80	0.61
逻辑+逻辑 · AI 液冷	0.80	0.60
电路极限（无热约束，对照）	1.12	1.25

发现：(1) 热约束的主体是 TDP（折叠使单位面积功率密度翻倍），层间热阻梯度是次要项——基线下只占预算 7%，键合热阻取悲观值 10 K · mm²/W 时也仅 18%；(2) 同构"逻辑+逻辑"全功率折叠的可持续频率显著折损，必须配合背面供电、低温键合与散热革新——一期 4 层 +24.8% 的前瞻应修正为burst/条件可达；(3) 异构"逻辑+存储"折叠近乎无热损（0.98），同时保有 +12% burst 频率与能效收益——这解释了为什么论文的落地路径（Kirin 折 SRAM、3D Folding 折内存/供电/IO）都是异构折叠。产品级交叉验证：AMD 3D V-Cache（同为存储-逻辑堆叠）实测频率降 4-8%、T_{j,max} 降 5°C，与本模型异构折叠 -2.3% 同量级。

6. 敏感性检查 (python sensitivity.py)

对 17 组关键参数做 $\pm 50\%$ 量级扰动 (Rent 指数、时钟裕量、绕线系数、折叠效率、键合电容、逻辑深度、对 UB 不利方向的 fabric 参数、键合热阻 $1\text{--}10\text{ K}\cdot\text{mm}^2/\text{W}$ 、互连功耗占比、存储层功率比、温升预算等)：

- 折叠频率增益始终为正：**+7.7% ~ +19.4%**；
 - 判据反转点始终存在且高于 Kirin 的 $1.5\mu\text{m}$ ： **$2.4 \sim 4.4\mu\text{m}$** ；
 - 协同策略年化 α 始终高于最好的单点策略：**1.22 vs 1.08**；
 - 异构折叠可持续频率始终 ≥ 0.92 且始终优于同构全功率折叠；层间梯度始终为温升预算的次要项 ($\leq 18\%$)；
 - **结论方向翻转次数：0/17。**
-

7. 结论

仿真支持论文核心思想的部分：

1. P1 成立：用独立文献参数即可复现"几何缩放趋平、互连接管延迟预算" (互连占比 $22\% \rightarrow 72\%$)；
2. P2 成立：折叠判据 $\tau_{\text{Benefit}} > \tau_{\text{Penalty}}$ 真实存在，模型独立算出线长 -25% 、偏斜 -25% 、频率 $+12.3\%$ ，与 Kirin 实测 ($-30\%/-25\%/+13\%$) 吻合，且对参数扰动稳健；gear ratio 约束方向一致；
3. P3 成立且是纯几何事实： N^2/N 发散不依赖任何工艺假设，2.5D 的 ridge 上移意味着"堆算力不堆表面带宽"必然撞墙；
4. P4 成立但分 regime： $500 \times \tau$ 压缩的系统价值集中在小消息/细粒度访问；大消息训练更依赖带宽扁平化 (UB 与 Hi-ONE 缺一不可——这本身就是跨层协同的例证)；
5. P5 (方法论主张) 在三个级联实验中均涌现：单层优化饱和、协同维持 α 、主导层迁移指路。 **τ 作为全栈共享指标的操作价值在模型中是可 demonstrable 的，不只是修辞。**

局限与保留：

- 密度 $155 \rightarrow 238$ 一项经面积开销校准，属一致性检验而非独立预测；
- 热模型为一维热阻网络，未含横向热扩散与热点叠加 (imec 仿真显示最差同构分区可达 $+44\%$ 温升)；同构 4 层的可持续频率应视为保守下界、电路极限为上界，真实落点取决于背面供电与低温键合的进展——但"异构折叠近乎无损"的结论有 AMD X3D 产品数据交叉佐证；
- 集群模型忽略计算-通信重叠 (overlap)；现代框架可隐藏 $30\text{--}60\%$ 通信时间，会同比压缩实验 C 中通信分量的绝对占比，但不改变迁移次序；
- 论文 $\alpha \approx 10/\text{年}$ (AI) 无法仅由硬件因子解释 (实验 D：硬件三因子 $\approx 2.0/\text{年}$ ，叠加精度演进 $\approx 2.6/\text{年}$)，需算法/软件因子补足，论文对 α 的定义口径值得更精确的界定；
- 模型的 fabric 参数取自 UB-Mesh/CloudMatrix 论文 (华为自述数据，无独立基准测试佐证)，若实际 UB 延迟高于宣称值，图 5(b) 的差距按比例缩小，但 regime 结构不变。

总评：在独立参数校准下，论文的核心命题全部得到仿真支持；其中方法论命题 P5—— τ 是全栈共享优化目标、瓶颈迁移决定投资方向——不是被"假设进"模型的，而是从四层物理/排队模型的级联中自然涌现的，这是对 τ scaling 作为一种可操作方法论 (而非口号) 的最有力佐证。

附：文件清单

文件	内容
<code>tau_sim/params.py</code>	全部校准参数与出处
<code>tau_sim/layer1_device.py</code>	P1: α -power law + 铜尺寸效应
<code>tau_sim/layer2_circuit.py</code>	P2: Davis 线长分布 + 折叠几何 + 判据
<code>tau_sim/layer3_chip.py</code>	P3: N^2/N + roofline
<code>tau_sim/layer4_system.py</code>	P4: α - β 集合通信 + SimPy DES
<code>tau_sim/cascade.py</code>	P5: 级联实验 A/B/C/D
<code>tau_sim/thermal.py</code>	热约束：多层折叠可持续频率
<code>run_all.py</code>	一键生成 figures/fig1-fig10
<code>sensitivity.py</code>	敏感性检查（17 项，脚本式）
<code>build_dashboard.py</code> + <code>dashboard_template.html</code>	生成自包含静态报告页 dashboard.html
<code>app.py</code>	Streamlit 交互式 GUI（6 tab，复用全部模型 + SimPy DES + 敏感性龙卷风）
<code>tau_lab_model.js</code> + <code>tau_lab_template.html</code> + <code>build_tau_lab.py</code>	生成浏览器版 <code>tau_lab.html</code> （零依赖单文件：四模型交互 + 敏感性扫描，JS 与 Python 逐位对拍一致）

说明：交互式 GUI（`tau_lab.html`、`app.py`）与静态报告页仅改变呈现形式，所用模型、参数、结论与本报告完全一致，不引入任何新的科学主张。