Ψηφιακά Συστήματα VLSI, 2η Εργαστηριακή Άσκηση

Αγιάννης Κωνσταντίνος 03116352

Ηλιακοπούλου Νικολέτα Μαρκέλα 03116111

Καπελώνης Ελευθέριος 03116163

Ερώτημα 1

Σε αυτό το ερώτημα υλοποιήθηκε συνδυαστικός ημιαθροιστής (Half Adder) με dataflow περιγραφή.

Κώδικας Ερωτήματος


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity half adder dtf is
    Port ( A : in STD LOGIC;
           B : in STD LOGIC;
           S : out STD LOGIC;
           CA : out STD LOGIC);
end half adder dtf;
architecture Dataflow of half adder dtf is
begin
S \ll A xor B;
CA \leq A and B;
end Dataflow;
Testbench
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity testbench_ha_dtf is
       Port ( );
end testbench_ha_dtf;
architecture Behavioral of testbench ha dtf is
component half_adder_dtf is
```

```
Port (A,B:in std logic;
  S,CA: out std_logic );
end component;
--inputs
signal A: std_logic;
signal B: std logic;
--outputs
signal CA : std logic;
signal S : std_logic;
begin
uut: half adder dtf PORT MAP(A=>A,B=>B,CA=>CA,S=>S);
--Stimulus Process
stim proc:process
begin
A<='0';
B<='0';
wait for 10 ns;
A<='0';
B<='1';
 wait for 10 ns;
A<='1';
B<='0';
 wait for 10 ns;
A<='1';
B<='1';
wait for 10 ns;
end process;
```

end Behavioral;




RTL



Κρίσιμο Μονοπάτι


Το κρίσιμο μονοπάτι είναι μεταξύ του Β και του S



Η μέγιστη καθυστέρηση είναι **5.377ns**

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock
3 Path 1	00	3	4	2	В	S	5.377	3.778	1.599	00	input port clock
3 Path 2	∞	3	4	2	Α	Cout	5.351	3.752	1.599	00	input port clock

Κατανάλωση Πόρων FPGA



				Graph Table
Resource	Estimation		Available	Utilization %
LUT		1	17600	0.01
10		4	100	4.00

Ερώτημα 2α

Συνδυαστικό Κύκλωμα

Σε αυτό το ερώτημα κληθήκαμε να υλοποιήσουμε έναν πλήρη Αθροιστή (Full Adder) με Structural δομή βασισμένοι στη δομική μονάδα του ερωτήματος 1. Επιπλέον χρησιμοποιήθηκε και η υλοποίηση μιας πύλης or για να είμαστε απόλυτα συμβατοί με τη δημιουργία των επιμέρους entities και τη χρήση των components αυτών.

Κώδικας

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity or_gate is
    Port ( X : in STD LOGIC;
           Y : in STD LOGIC;
           Z : out STD LOGIC);
end or gate;
architecture Behavioral of or_gate is
begin
Z \leq X \text{ or } Y;
end Behavioral;
library IEEE;
library xil defaultlib;
use xil defaultlib.ALL;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity full adder structural is
    Port ( FA : in STD LOGIC;
           FB : in STD LOGIC;
           FC : in STD LOGIC;
           FS : out STD LOGIC;
           FCA : out STD LOGIC);
end full adder structural;
```

```
architecture Structural of full adder structural is
component half adder dtf is
Port ( A,B : in STD LOGIC;
       S,CA : out STD_LOGIC);
end component;
component or gate is
Port ( X,Y: in STD LOGIC;
         Z: out STD_LOGIC);
end component;
SIGNAL S0,S1,S2:STD_LOGIC;
begin
U1:half adder dtf PORT MAP(A=>FA,B=>FB,S=>S0,CA=>S1);
U2:half_adder_dtf PORT MAP(A=>S0,B=>FC,S=>FS,CA=>S2);
U3:or gate PORT MAP(X=>S2,Y=>S1,Z=>FCA);
end Structural;
Testbench
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity full adder str tb is
end full_adder_str_tb;
architecture Behavioral of full adder str tb is
component full adder structural is
 Port(
```


```
FA : in std logic;
FB : in std_logic;
FC : in std logic;
FS : out std logic;
FCA : out std logic
 );
end component;
 --Inputs
signal FA : std_logic := '0';
signal FB : std logic := '0';
signal FC : std_logic := '0';
--Outputs
signal FS : std logic;
signal FCA : std_logic;
begin
-- Instantiate the Unit Under Test (UUT)
uut: full adder structural PORT MAP (FA => FA,FB => FB,FC => FC,FS =>
 FS,FCA => FCA);
 -- Stimulus process
stim proc: process
begin
wait for 100 ns;
 -- insert stimulus here
 FA <= '1':
 FB <= '0';
 FC <= '0';
 wait for 10 ns;
 FA <= '0';
 FB <= '1';
 FC <= '0';
 wait for 10 ns;
 FA <= '1';
 FB <= '1';
 FC <= '0';
 wait for 10 ns:
 FA <= '0';
 FB <= '0';
 FC <= '1';
 wait for 10 ns;
 FA <= '1';
 FB <= '0';
 FC <= '1';
 wait for 10 ns;
 FA <= '0':
 FB <= '1';
 FC <= '1':
 wait for 10 ns;
 FA <= '1';
  FB <= '1';
```

```
FC <= '1';
wait for 10 ns;
end process;
end Behavioral;</pre>
```




RTL

Ο κώδικας υλοποιεί τον πλήρη αθροιστή τη δομική μονάδα half_adder_dtf του ερωτήματος 1 και τη δομική μονάδα or_gate. Το άθροισμα είναι η έξοδος του 2ου ημιαθροιστή ενώ το κρατούμενο Cout υπολογίζεται από τη λογική πράξη or μεταξύ του κρατούμενου εισόδου FC και του κρατούμενου εξόδου CA του 2ου ημιαθροιστή.




Κρίσιμο Μονοπάτι



Η μέγιστη καθυστέρηση είναι **5.377ns**

Name	Slack	Levels	Routes	High Fanout	From	То	Total V 1	Logic Delay	Net Delay	Requirement	Source Clock
3 Path 1	00	3	4	2	FA	FS	5.377	3.778	1.599	00	input port clock
3 Path 2	00	3	4	2	FA	FCA	5.351	3.752	1.599	00	input port clock

Κατανάλωση πόρων FPGA



				Graph Table
Resource	Estimation		Available	Utilization %
LUT		1	17600	0.01
10		5	100	5.00

Ακολουθιακό Κύκλωμα

Στόχος μας τώρα να υλοποιήσουμε έναν πλήρη αθροιστή με ρολόι με σύγχρονο reset, και structural περιγραφή.

Κώδικας

```
library IEEE;
library xil defaultlib;
use xil defaultlib.ALL;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity full_adder_structural is
    Port ( FA : in STD_LOGIC;
           FB : in STD LOGIC;
           FC : in STD_LOGIC;
           clk : in STD LOGIC;
           rst : in STD LOGIC;
           FS : out STD LOGIC;
           FCA : out STD LOGIC);
end full adder structural;
architecture Structural of full_adder_structural is
component half_adder_dtf is
Port ( A,B : in STD LOGIC;
```


```
S,CA : out STD_LOGIC);
end component;
component or_gate is
Port ( X,Y: in STD_LOGIC;
         Z: out STD LOGIC);
end component;
SIGNAL S0,S1,S2,S3,S4:STD_LOGIC;
begin
U1:half_adder_dtf PORT MAP(A=>FA,B=>FB,S=>S0,CA=>S1);
U2:half_adder_dtf PORT MAP(A=>S0,B=>FC,S=>S3,CA=>S2);
U3:or gate PORT MAP(X=>S2,Y=>S1,Z=>S4);
process(clk)
       begin
           if (rising_edge(clk)) then
           if (rst = '1') then
           FS<='0';
           FCA<='0';
           else
           FS<=S3;
           FCA<=S4:
           end if;
       end if;
    end process;
end Structural;
Testbench
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
use IEEE.NUMERIC STD.ALL;
entity fa seq tb str is
     Port ( );
end fa seq tb str;
architecture Structural of fa seq tb str is
component full_adder_structural is
 Port(
 FA : in std logic;
 FB : in std logic;
 FC : in std logic;
 clk : in STD_LOGIC;
 rst : in STD LOGIC;
 FS : out std_logic;
 FCA : out std logic
 );
 end component;
 --Inputs
 signal FA : std logic := '0';
 signal FB : std logic := '0';
 signal FC : std logic := '0';
 signal clk : std logic := '1';
 signal rst : std_logic := '1';
 --Outputs
 signal FS : std_logic;
 signal FCA : std logic;
 constant clock period: time := 10 ns;
 constant clock num: integer := 1024;
begin
UUT: full_adder_structural port map (FA => FA,FB => FB,FC => FC,FS =>
 FS,FCA => FCA, clk=>clk, rst=>rst);
-- Process for generating the clock
    clk <= not clk after clock period / 2;
    process is
    begin
 rst <= '1';
 for i0 in 0 to 1 loop
    for il in 0 to 1 loop
        for i2 in 0 to 1 loop
            for i3 in 0 to 1 loop
                 FA <= not FA:
```


```
wait for clock_period;
    end loop;
    FB <= not FB;
    end loop;
    FC <= not FC;
    end loop;
rst <= not rst;
end loop;
wait;
    end process;</pre>
```

end Structural;

Όταν το reset = 1 τότε οι έξοδοι είναι 0.




Όταν το reset γίνει 0 τότε οι έξοδοι λαμβάνουν τις αντίστοιχες τιμές τους ανάλογα με την είσοδο, μετά από έναν κύκλο καθυστέρησης.




RTL

Το rtl σχηματικό του κυκλώματος παρουσιάζεται παρακάτω.




Κρίσιμο Μονοπάτι



Μέγιστη καθυστέρηση: **4.076ns**

Name	Slack ^1	Levels	Routes	High Fanout	From	To	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock
3 Path 1	00	2	2	1	FCA_reg/C	FCA	4.076	3.276	0.800	00	
3 Path 2	œ	2	2	1	FS_reg/C	FS	4.076	3.276	0.800	00	
3 Path 3	œ	2	3	2	FA	FS_reg/D	1.932	1.132	0.800	00	input port clock
3 Path 4	co	2	3	2	FA	FCA_reg/D	1.906	1.106	0.800	00	input port clock
3 Path 5	œ	1	2	2	rst	FCA_reg/R	1.782	0.982	0.800	00	input port clock
3 Path 6	00	1	2	2	rst	FS_reg/R	1.782	0.982	0.800	00	input port clock

Κατανάλωση πόρων FPGA



				Graph Table
Resource	Estimation		Available	Utilization %
LUT		1	17600	0.01
FF		2	35200	0.01
10		7	100	7.00
BUFG		1	32	3.13

Ερώτημα 2β

Συνδυαστικό κύκλωμα

Σ αυτό το ερώτημα καλούμαστε να υλοποιήσουμε και πάλι έναν πλήρη αθροιστή, αυτή τη φορά με behavioral περιγραφή και χρήση του τελεστή '+'

Κώδικας


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC unsigned.ALL;
use IEEE.NUMERIC STD.ALL;
entity full_adder_bhv is
    Port ( A : in STD LOGIC;
           B : in STD_LOGIC;
           Cin : in STD LOGIC;
           S : out STD LOGIC;
           Cout : out STD LOGIC);
end full adder bhv;
architecture Behavioral of full_adder_bhv is
signal tmp: std_logic_vector(1 downto 0);
begin
   process(A,B,Cin)
   begin
tmp \le ('0'\& A) + ('0'\& B) + ('0'\& Cin);
   end process;
   S \ll tmp(0);
   Cout \leq tmp(1);
end Behavioral;
```

Testbench

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity full adder bhv tb is
 -- Port ( );
end full adder bhv tb;
architecture Behavioral of full adder bhv tb is
component full_adder_bhv
   port(
 A, B, Cin : in std logic;
 S, Cout : out std_logic
 );
end component;
signal A,B,Cin: std_logic:='0';
signal S,Cout: std_logic;
begin
bhv_full_adder: full_adder_bhv port map
   (
   A \Rightarrow A
    B \Rightarrow B,
   Cin => Cin,
    S => S,
    Cout => Cout
   );
 process
  begin
   A <= '1';
   B <= '1';
   Cin <= '1';
   wait for 50 ns;
   A <= '1';
   B <= '1';
   Cin <= '0';
   wait for 50 ns;
   A <= '1';
   B <= '0';
   Cin <= '1';
   wait for 50 ns;
   A <= '0';
   B <= '0';
   Cin <= '0';
   wait for 50 ns;
   A <= '0';
   B <= '0';
   Cin <= '1';
   wait for 50 ns;
```


```
A <= '0';
B <= '1';
Cin <= '0';
wait for 50 ns;
A <= '0';
B <= '1';
Cin <= '1';
wait for 50 ns;
A <= '1';
B <= '0';
Cin <= '0';
wait for 50 ns;</pre>
```

end Behavioral;




RTL

Στο σχήμα είναι ξεκάθαρη η χρήση του τελεστή '+'.




Κρίσιμο Μονοπάτι



Η μέγιστη καθυστέρηση είναι **5.377 ns**

Name	Slack	Levels	Routes	High Fanout	From	То	Total V 1	Logic Delay	Net Delay	Requirement	Source Clock
3 Path 1	00	3	4	2	В	S	5.377	3.778	1.599	00	input port clock
3 Path 2	00	3	4	2	Α	Cout	5.351	3.752	1.599	00	input port clock

Κατανάλωση πόρων FPGA



				Graph Table
Resource	Estimation		Available	Utilization %
LUT		1	17600	0.01
10		5	100	5.00

Ακολουθιακό Κύκλωμα

Όμοίως με το αντίστοιχο ερώτημα του 2α καλούμαστε να υλοποιήσουμε ακολουθιακό κύκλωμα πλήρους αθροιστή με σύγχρονο reset, αυτή τη φορά με behavioral περιγραφή.

Κώδικας


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

use ieee.numeric_std.all;

```
use ieee.std logic unsigned.all;
entity fa_bhv_s is
    Port ( A : in STD LOGIC;
           B : in STD_LOGIC;
           Cin : in STD LOGIC;
           clk : in STD_LOGIC;
           rst : in STD LOGIC;
           S : out STD_LOGIC;
           Cout : out STD LOGIC);
end fa bhv s;
architecture Behavioral of fa_bhv_s is
signal tmp : std_logic_vector(1 downto 0);
begin
    process(clk)
       begin
           if (rising edge(clk)) then
           if (rst = '1') then
           tmp(0) \ll 0;
           tmp(1) <= '0';
           else
            tmp \ll ('0'\& A) + ('0'\& B) + ('0'\& Cin);
           end if;
       end if;
    end process;
        S \ll tmp(0);
     Cout \leftarrow tmp(1);
end Behavioral:
Testbench
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity fa_seq_tb_bhv is
 -- Port ();
end fa_seq_tb_bhv;
```


```
architecture Behavioral of fa seq tb bhv is
component fa bhv s
   port(
 A, B, Cin,clk,rst : in std logic;
 S, Cout : out std logic
  );
end component;
 signal A,B,Cin,rst: std logic:='0';
signal clk: std logic:='1';
signal S,Cout: std logic;
constant clock_period: time := 10 ns;
constant clock num: integer := 1024;
begin
UUT: fa bhv s port map (A=>A, B=>B, Cin=>Cin, S=>S, Cout=>Cout,
 clk=>clk, rst=>rst);
-- Process for generating the clock
    clk <= not clk after clock period / 2;</pre>
    process is
    begin
 rst <= '1';
for i0 in 0 to 1 loop
    for il in 0 to 1 loop
        for i2 in 0 to 1 loop
            for i3 in 0 to 1 loop
                 A \leq not A;
               wait for clock period;
            end loop;
        B \le not B;
        end loop;
    Cin <= not Cin;</pre>
    end loop;
 rst <= not rst;
end loop;
wait;
    end process;
end Behavioral:
```

Τα αποτελέσματα είναι ίδια ένα προς ένα με αυτά του ερωτήματος 2α του ακολουθιακού κυκλώματος.




RTL

Στο rtl σχηματικό φαίνεται και πάλι η χρήση του τελεστή '+' αλλά και η χρήση ενός D flipflop με σύγχρονο reset, το οποίο λειτουργεί ως καταχωρητής.




Κρίσιμο Μονοπάτι



Η μέγιστη καθυστέρηση είναι **4.076 ns**

Name	Slack	Levels	Routes	High Fanout	From	То	Total V 1	Logic Delay	Net Delay	Requirement	Source Clock
4 Path 1	00	2	2	1	tmp_reg[1]/C	Cout	4.076	3.276	0.800	00	
4 Path 2	00	2	2	1	tmp_reg[0]/C	S	4.076	3.276	0.800	00	
3 Path 3	00	2	3	2	Cin	tmp_reg[1]/D	1.932	1.132	0.800	00	input port clock
₁ Path 4	00	2	3	2	Cin	tmp_reg[0]/D	1.906	1.106	0.800	00	input port clock
3 Path 5	00	1	2	2	rst	tmp_reg[0]/R	1.782	0.982	0.800	00	input port clock
¹₄ Path 6	00	1	2	2	rst	tmp_reg[1]/R	1.782	0.982	0.800	00	input port clock

Κατανάλωση πόρων FPGA




Ερώτημα 3α

Ο κώδικας υλοποιεί τον αθροιστή με διάδοση κρατουμένου χρησιμοποιώντας τη δομική μονάδα full_adder_bhv του ερωτήματος 2b. Χρησιμοποιούνται 4 Full Adders που ο κάθε ένας υπολογίζει ένα bit της εξόδου και το Cout του τροφοδοτεί το Cin του

επόμενου. Η λειτουργία αυτή φαίνεται ξεκάθαρα στο RTL σχηματικό.

RTL




Κώδικας

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity rca 4bit comb is
    Port ( A, B : in std_logic_vector(3 downto 0);
           Cin : in std logic;
           S : out std logic vector(3 downto 0);
           Cout : out std logic);
end rca 4bit comb;
architecture structural of rca 4bit comb is
component full adder bhv is
    Port ( A : in std logic;
           B : in std logic;
           Cin : in std_logic;
           S : out std logic;
           Cout : out std logic);
end component;
signal C: std logic vector(4 downto 0);
begin
    C(0) \leq Cin;
    f1:for k in 0 to 3 generate
        u1: full adder bhv port map(A=>A(k), B=>B(k), Cin=>C(k),
 S=>S(k), Cout=>C(k+1);
   end generate f1;
    Cout \leftarrow C(4);
end structural;
```

Testbench

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use ieee.numeric std.all;
entity rca 4bit comb tb is
end rca 4bit comb tb;
architecture Behavioral of rca 4bit comb tb is
-- inputs
    signal A,B : std logic vector(3 downto 0);
    signal Cin : std_logic;
-- outputs
    signal S : std_logic_vector(3 downto 0);
    signal Cout : std logic;
begin
    UUT: entity work.rca 4bit comb port map (A=>A, B=>B, Cin=>Cin,
 S=>S, Cout=>Cout);
    process is
    begin
    A \le "0000";
    for Cval in std logic range '0' to '1' loop
        for Aval in 0 to 15 loop
             for Bval in 0 to 15 loop
               A <= std_logic_vector(to_unsigned(Aval,4));</pre>
               B <= std logic vector(to unsigned(Bval,4));</pre>
               Cin <= Cval;</pre>
              wait for 1 ns;
            end loop;
        end loop;
    end loop;
    wait;
    end process;
end Behavioral;
                       440.000 ns
                                             444.000 ns
 436.000 ns
            438.000 ns
                                  442.000 ns
                                                         446.00
                             11
         5
                                    10
                                          11
                                                12
                                                     13
                                                           14
                          8
                                                               ## Κρίσιμο
```


Το κρίσιμο μονοπάτι είναι αυτό μεταξύ της εισόδου A[0] και της εξόδου Cout.



Η μέγιστη καθυστέρηση είναι **5.970ns**.

Name	Slack	Levels	Routes	High Fanout	From	То	Total ^{∨ 1}	Logic Delay	Net Delay	Requirement	Source Clock
3 Path 1	∞	4	5	3	A[0]	Cout	5.970	3.904	2.066	00	input port clock
3 Path 2	00	4	5	3	A[0]	S[2]	5.970	3.904	2.066	00	input port clock
3 Path 3	00	4	5	3	A[0]	S[3]	5.964	3.898	2.066	00	input port clock
3 Path 4	00	3	4	3	Cin	S[0]	5.351	3.752	1.599	œ	input port clock
→ Path 5	00	3	4	3	A[0]	S[1]	5.351	3.752	1.599	00	input port clock

Κατανάλωση πόρων FPGA




		Gr	aph Table
Resource	Estimation	Available	Utilizatio
LUT	4	17600	0.02
10	14	100	14.00

Ερώτημα 3β

Σε αυτό το ερώτημα το προηγούμενο κύκλωμα τροποποιείται έτσι ώστε να γίνει χρήση της τεχνικής Pipeline. Υλοποιούνται 4 στάδια Pipeline, σε κάθε στάδιο υπολογίζεται ένα συγκεκριμένο bit της εξόδου (στο stage 0 το bit 0, στο stage 1 το bit 1 κλπ). Αξιοποιείται η δομική μονάδα full_adder_bhv_seq για τον Full Adder, η οποία είναι ακολουθιακή. Χρησιμοποιούνται σήματα για ενδιάμεσους registers τα οποία αποθηκεύουν και προωθούν στο επόμενο στάδιο είτε bits εισόδου είτε bits του αποτελέσματος. Αυτά μετατρέπονται από το εργαλείο σε flip-flops.

Το κύκλωμα τροφοδοτείται σε κάθε κύκλο ρολογιού με διαφορετικές εισόδους. Μετά από καθυστέρηση $T_{latency}=5$ κύκλους το αποτέλεσμα παρουσιάζεται στην έξοδο. Η καθυστέρηση οφείλεται στα 4 στάδια του pipeline συν των registers που χρησιμοποιούνται στην έξοδο. Μετά λοιπόν από τους 5 πρώτους κύκλους σε κάθε κύκλο υπάρχει και ένα νέο ορθό αποτέλεσμα που αντιστοιχεί στις εισόδους πριν 5 κύκλους.

RTL



Κώδικας

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity rca_4bit_pipeline is
    port ( A, B : in std_logic_vector(3 downto 0);
        Cin, clk, rst : in std_logic;
        S : out std_logic_vector(3 downto 0);
        Cout : out std_logic);
end rca_4bit_pipeline;

architecture Structural of rca_4bit_pipeline is
component full_adder_bhv_seq is
    Port ( A : in std_logic;
```


```
B : in std logic;
           Cin : in std logic;
           rst : in std logic;
           clk : in std logic;
           S : out std logic;
           Cout : out std logic);
end component;
-- Intermediate output S registers
signal s reg0 : std logic;
signal s reg1 : std logic vector(1 downto 0);
signal s_reg2 : std_logic_vector(2 downto 0);
signal s reg3 : std logic vector(3 downto 0);
-- Intermediate input A and B registers
signal a reg0, b reg0 : std logic vector(2 downto 0);
signal a reg1, b reg1 : std logic vector(1 downto 0);
signal a reg2, b reg2 : std logic;
-- Intermediate carries
signal c regs : std logic vector(4 downto 0);
begin
-- PIPELINE
-- Stage 0
u0:full adder bhv seq port map(
        A=>A(0)
        B=>B(0),
        Cin=>Cin,
        S=>s reg0,
        Cout=>c regs(0),
        rst=>rst,
        clk=>clk
    );
process(clk)
begin
if rising edge(clk) then
    a_{reg0(0)} <= A(1);
    a reg0(1) <= A(2);
    a_{reg0(2)} <= A(3);
    b_{reg0(0)} \le B(1);
    b reg0(1) \le B(2);
    b reg0(2) \leq B(3);
end if;
end process;
-- Stage 1
u1:full adder bhv seg port map(
        A=>a reg0(0),
        B=>b reg0(0),
        Cin=>c regs(0),
        S=>s reg1(1),
        Cout=>c regs(1),
        rst=>rst,
```

```
clk=>clk
    );
process(clk)
begin
if rising edge(clk) then
    s reg1(0) \le s reg0;
    a reg1(0) <= a reg0(1);
    a_{reg1(1)} \le a_{reg0(2)};
    b_{reg1(0)} \le b_{reg0(1)};
    b_reg1(1) <= b_reg0(2);
end if;
end process;
-- Stage 2
u2:full_adder_bhv_seq port map(
        A=>a reg1(0),
        B=>b reg1(0),
        Cin = > c regs(1),
        S=>s reg2(2),
        Cout=>c regs(2),
        rst=>rst,
        clk=>clk
    );
process(clk)
begin
if rising edge(clk) then
    s reg2(0) \le s reg1(0);
    s_{reg2(1)} \le s_{reg1(1)};
    a reg2 \ll a reg1(1);
    b reg2 <= b reg1(1);
end if;
end process;
-- Stage 3
u3:full adder bhv seq port map(
        A=>a_reg2,
        B=>b reg2,
        Cin=>c regs(2),
        S=>s reg3(3),
        Cout=>c regs(3),
        rst=>rst,
        clk=>clk
    );
process(clk)
begin
if rising edge(clk) then
    s_{reg3(0)} \le s_{reg2(0)};
    s_{reg3(1)} \le s_{reg2(1)};
```


```
s reg3(2) \le s reg2(2);
end if:
end process;
-- Output
process(clk)
begin
if rising edge(clk) then
    S \ll s reg3;
    Cout <= c_regs(3);
end if;
end process;
end Structural;
Testbench
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.numeric std.all;
entity rca 4bit pipeline tb is
end rca_4bit_pipeline_tb;
architecture Behavioral of rca 4bit pipeline tb is
-- inputs
    signal A ,B : std logic vector(3 downto 0);
    signal clk, Cin, rst : std logic;
-- outputs
    signal S : std logic vector(3 downto 0);
    signal Cout : std logic;
    constant clock_period: time := 10 ns;
    constant clock num: integer := 2048;
begin
    UUT: entity work.rca 4bit pipeline port map (A=>A, B=>B, Cin=>Cin,
 S=>S, Cout=>Cout, rst=>rst, clk=>clk);
process begin
    rst <= '0';
    for Cval in std logic range '0' to '1' loop
        for Aval in 0 to 15 loop
            for Bval in 0 to 15 loop
              A <= std logic vector(to unsigned(Aval,4));
              B <= std logic vector(to unsigned(Bval,4));</pre>
              Cin <= Cval;</pre>
              wait for clock period;
            end loop;
        end loop;
    end loop;
    wait:
end process;
```

```
clocking: process
  begin
    for i in 0 to clock_num loop
        clk <= '0', '1' after clock_period / 2;
        wait for clock_period;
    end loop;
  wait;
  end process;
end Behavioral;</pre>
```


Πέντε πρώτοι κύκλοι:




Αργότερα κατά την προσομοίωση:



Κρίσιμο μονοπάτι






Η μέγιστη καθυστέρηση είναι **4.076ns**.

Name	Slack	Levels	Routes	High Fanout	From	То	Total V1	Logic Delay	Net Delay	Requirement	Source Clock
3 Path 1	ω	2	2	1	Cout_reg/C	Cout	4.076	3.276	0.800	00	
3 Path 2	00	2	2	1	S_reg[2]/C	S[2]	4.076	3.276	0.800	00	
3 Path 3	00	2	2	1	S_reg[3]/C	S[3]	4.076	3.276	0.800	00	
3 Path 4	00	2	2	1	S_reg[0]/C	S[0]	4.058	3.258	0.800	00	
3 Path 5	00	2	2	1	S_reg[1]/C	S[1]	4.058	3.258	0.800	00	
3 Path 6	00	2	3	2	Cin	u0/tmp_reg[1]/D	1.932	1.132	0.800	00	input port clock
→ Path 7	ω	2	3	2	Cin	u0/tmp_reg[0]/D	1.906	1.106	0.800	00	input port clock
3 Path 8	00	1	2	1	A[1]	a_reg0_reg[0]/D	1.782	0.982	0.800	00	input port clock
3 Path 9	00	1	2	1	A[2]	a_reg0_reg[1]/D	1.782	0.982	0.800	00	input port clock
3 Path 10	00	1	2	1	A[3]	a_reg0_reg[2]/D	1.782	0.982	0.800	00	input port clock

Κατανάλωση πόρων FPGA




		OI.	aph Table
Resource	Estimation	Available	Utilizatio
LUT	6	17600	0.03
LUTRAM	2	6000	0.03
FF	26	35200	0.07
10	16	100	16.00
BUFG	1	32	3.13

Ερώτημα 4

Ο αθροιστής BCD υλοποιείται χρησιμοποιώντας δύο συνδυαστικούς RCA (ερώτημα 3a) και επιπλέον συνδυαστική λογική (πύλες AND και OR). Αρχικά γίνεται η πρόσθεση των δύο BCD ψηφίων (πρώτος RCA). Στη συνέχεια, αν το ψηφίο που προκύπτει είναι μεγαλύτερο από 9 τότε στον δυαδικό αριθμό προστίθεται το 6 (με τον δεύτερο RCA) και προκύπτει το τελικό αποτέλεσμα που μπορεί να έχει και κρατούμενο.

RTL



Κώδικας


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

- -- Uncomment the following library declaration if using
- -- arithmetic functions with Signed or Unsigned values
- --use IEEE.NUMERIC_STD.ALL;
- -- Uncomment the following library declaration if instantiating

```
-- any Xilinx leaf cells in this code.
-- library UNISIM;
--use UNISIM. VComponents.all;
entity AND2 is
    PORT (A: in STD LOGIC;
        B: in STD LOGIC;
        AnB: out STD LOGIC);
end AND2;
architecture trivial of AND2 is
begin
    AnB \le A and B;
end trivial;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity OR3 is
    PORT (A: in STD LOGIC;
        B: in STD LOGIC;
        C: in STD_LOGIC;
        AoBoC: out STD LOGIC);
end OR3;
architecture trivial of OR3 is
begin
    AoBoC <= A or B or C;
end trivial;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity BCD comb is
    Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
           B : in STD LOGIC VECTOR (3 downto 0);
           Cin: in STD LOGIC;
           S : out STD_LOGIC_VECTOR (3 downto 0);
           Cout : out STD LOGIC);
end BCD comb;
architecture structural of BCD comb is
signal sum: std logic vector(3 downto 0);
signal Cint: std logic;
signal o1,o2,o3:std logic;
signal int cout: std logic;
begin
```


```
adder1: entity work.rca 4bit comb port
 map(A=>A,B=>B,Cin=>Cin,S=>sum,Cout=>int cout);
    u1: entity work.AND2 port map(A=>sum(3),B=>sum(2),AnB=>o1);
    u2: entity work.AND2 port map(A=>sum(3), B=>sum(1), AnB=>o2);
    u3: entity work.OR3 port map(A=>o1,B=>o2,C=>int cout,AoBoC=>Cint);
    adder2: entity work.rca 4bit comb port map(A=>sum,B(3)=>
  '0',B(2)=>Cint,B(1)=>Cint,B(0)=>'0',Cin=>'0',S=>S);
    Cout <= Cint;
end structural:
Testbench
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use ieee.numeric_std.all;
entity bcd FA tb is
end bcd FA tb;
architecture Behavioral of bcd FA tb is
-- inputs
    signal A,B : std logic vector(3 downto 0);
    signal Cin : std logic;
-- outputs
    signal S : std logic vector(3 downto 0);
    signal Cout : std logic;
begin
    UUT: entity work.BCD comb port map (A=>A, B=>B, Cin=>Cin, S=>S,
 Cout=>Cout);
    process is
    beain
    for Cval in std logic range '0' to '1' loop
        for Aval in 0 to 9 loop
            for Bval in 0 to 9 loop
              A <= std logic vector(to_unsigned(Aval,4));
              B <= std logic vector(to unsigned(Bval,4));</pre>
              Cin <= Cval;</pre>
              wait for 1 ns;
            end loop;
        end loop;
    end loop;
    wait:
    end process;
```

end Behavioral;



Κρίσιμο μονοπάτι


Το κρίσιμο μονοπάτι είναι αυτό μεταξύ της εισόδου B[1] και της εξόδου Cout.



Η μέγιστη καθυστέρηση είναι **5.976ns**.

Name	Slack	Levels	Routes	High Fanout	From	То	Total ^{∨ 1}	Logic Delay	Net Delay	Requirement	Source Clock
3 Path 1	00	4	5	4	B[1]	Cout	5.976	3.904	2.072	∞	input port clock
3 Path 2	00	4	5	4	B[1]	S[2]	5.976	3.904	2.072	00	input port clock
3 Path 3	00	4	5	4	B[1]	S[3]	5.976	3.904	2.072	00	input port clock
3 Path 4	00	4	5	4	A[1]	S[1]	5.948	3.876	2.072	00	input port clock
3 Path 5	00	3	4	3	Cin	S[0]	5.351	3.752	1.599	00	input port clock

Κατανάλωση πόρων FPGA



		Gr	aph Table
Resource	Estimation	Available	Utilizatio
LUT	6	17600	0.03
10	14	100	14.00

Ζήτημα 5

Η υλοποίηση του ερωτήματος έγινε με χρήση χρήση τεσσάρων bcd full adders του ερωτήματος 4.

Κώδικας ερωτήματος

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

package bcd_arr_pkg is
    type bcd_arr is array(3 downto 0) of std_logic_vector(3 downto 0);
end package;

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```


```
use work.bcd arr pkg.all;
entity bcd 4pa is
port(
    A, B: in bcd arr;
    Cin : in std logic;
    S: out bcd arr;
    Cout : out std logic
);
end entity;
architecture structural of bcd 4pa is
signal C: std_logic_vector(4 downto 0);
begin
    C(0) \ll Cin;
    gen: for I in 0 to 3 generate
        adder: entity work.BCD comb port map(
            A=>A(I),
            B=>B(I),
            Cin=>C(I),
            S=>S(I),
            Cout = > C(I+1)
        );
    end generate;
    Cout \leftarrow C(4);
end structural;
Testbench ερωτήματος
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use ieee.numeric std.all;
entity bcd 4pa tb is
end bcd 4pa tb;
use work.bcd arr pkg.all;
architecture Behavioral of bcd_4pa_tb is
-- inputs
    signal A, B : bcd_arr;
    signal Cin : std_logic;
-- outputs
    signal S : bcd_arr;
    signal Cout : std logic;
begin
    UUT: entity work.bcd 4pa port map (A=>A, B=>B, Cin=>Cin, S=>S,
 Cout=>Cout);
    process is
    begin
```

```
Cin <= '1';
A(0) \ll 1000;
A(1) \le "1001";
A(2) \ll "0100";
A(3) \ll "0001";
B(0) \ll "1000";
B(1) \le "0011";
B(2) \ll "0110";
B(3) \ll "0000";
wait for 1 ns;
Cin <= '0';
A(0) \ll 1001;
A(1) \ll 1000;
A(2) \ll 1000;
A(3) \ll 1000;
B(0) \ll "0101";
B(1) \ll "0101";
B(2) \ll 1001;
B(3) \ll 0101;
wait for 1 ns;
Cin <= '0';
A(0) <= "0100";
A(1) \le "0001";
A(2) \ll "0010";
A(3) \ll 0.011;
B(0) \ll "0111";
B(1) \le "1001";
B(2) \ll "1000";
B(3) \ll "0111";
wait for 1 ns;
Cin <= '1';
A(0) \ll 1001;
A(1) \ll "1001";
A(2) \ll "1001";
A(3) \ll 1001;
B(0) \ll 1001;
B(1) \ll "1001";
B(2) \ll "1001";
```

```
B(3) <= "1001";


wait;
end process;
end Behavioral;</pre>
```

Σχηματικό



Αποτελέσματα υλοποίησης


- LUTs 24
- Καθυστέρηση 15.6 ns, Λογική 5.4 ns, Δικτύου 10.2 ns




Κρίσιμο μονοπάτι

Ζήτημα 6

Σε αυτό το ερώτημα ζητείται η σχεδίαση ενός συστολικού πολλαπλασιαστή με διάδωση κρατουμένου.



Συστολικός πολλαπλασιαστής με διάδωση κρατουμένου. Στο σχήμα φαίνονται οι τομές



Δομικό στοιχείο του πολλαπλασιαστή

Για την απλοποίηση της υλοποίησης σχεδιάστηκε το παραμετρικό entity delay που είναι ουσιαστικά ένας καταχωρητής ολίσθησης.

Κάτι που δε φαίνεται στο σχήμα είναι ότι στα τελευταία δομικά στοιχεία κάθε γραμμής, απαιτείται ένα επιπλέον flip flop για καθυστέρηση επιπλέον ενός κύκλου (σύνολο 2).

Κώδικας ερωτήματος

```
-- Multiplier cell
--
-- (co,so) <= (a*b) + si + ci
```

```
-- (ao,bo) <= (ai,bi)
library IEEE;
use IEEE.std logic 1164.all;
entity mul cell is
    port
    (
        ai : in std logic;
        bi : in std logic;
        si : in std_logic;
        ci : in std_logic;
        clock: in std_logic;
        rst: in std logic;
        ao : out std logic;
        bo : out std logic;
        so : out std logic;
        co : out std_logic
    );
end mul cell;
architecture dataflow of mul cell is
    signal ab,a_o,a2_o,b_o,s_o,c_o : std_logic;
begin
    ab <= ai and bi;
    s o <= ab xor si xor ci;
    c o <= (ab and si) or (ab and ci) or (si and ci);
    a o <= ai;
    b o <= bi;
    -- flip flops
    process (clock)
    begin
        if rising_edge(clock) then
            if rst = '1' then
                so <= '0';
                co <= '0';
                a2 o <= '0';
                ao <= '0';
                bo <= '0';
            else
                SO <= S_0;
                co <= c_o;</pre>
                a2_o <= a_o; -- 2 cycles delay for a
                ao <= a2_o;
                bo <= b o;
            end if;
        end if;
    end process;
end dataflow;
```

```
library IEEE;
use IEEE.std logic 1164.all;
entity delay is
generic
    (
        stages : positive := 4
    );
    port (
        input: in std logic;
        clock: in std logic;
        rst: in std logic;
        output: out std logic
    );
end delay;
architecture D of delay is
signal ff: std_logic_vector(stages-1 downto 0);
begin
    output \leftarrow ff(0);
    process(clock)
    begin
        if rising edge(clock) then
            if rst = '1' then
                ff <= (others => '0');
            else
                ff(stages-1) <= input;</pre>
                for i in 0 to stages-2 loop
                     ff(i) <= ff(i+1);
                end loop;
            end if:
        end if;
    end process;
end D;
-- Unsigned Parallel Carry-Propagate Multiplier
-- p <= a * b;
- -
library IEEE;
use IEEE.std_logic_1164.all;
entity mul u cp is
    generic
        NA : positive := 4; -- bits of multiplier
        NB : positive := 4 -- bits of multiplier
    );
    port
    (
```

```
a : in std logic vector(NA-1 downto 0);
        b : in std logic vector(NB-1 downto 0);
        clock: std logic;
        rst: std logic;
        p : out std logic vector(NA+NB-1 downto 0)
    );
end mul u cp;
architecture structural of mul u cp is
    subtype a word is std logic vector(NA-1 downto 0);
    type a word array is array(natural range <>) of a word;
    signal b input: std logic vector(NB-1 downto 0);
    signal a ff: std logic vector(NA-1 downto 0);
 ai,ao,bi,bo,si,so,ci,co,b_delay,s_delay,b2_delay,s2_delay,p_delay
    : a word array(NB-1 downto 0);
begin
-- cell generation
    gcb:for i in 0 to NB-1 generate
        gca:for j in 0 to NA-1 generate
             gc:entity work.mul cell port map
                 ai => ai(i)(j),
                 bi \Rightarrow bi(i)(j),
                 si \Rightarrow si(i)(j),
                 ci \Rightarrow ci(i)(j),
                 clock => clock,
                 rst => rst,
                 ao => ao(i)(j),
                 bo => bo(i)(j),
                 so => so(i)(j),
                 co \Rightarrow co(i)(j)
            );
        end generate;
    end generate;
-- intermediate wires generation
    gasw:for i in 1 to NB-1 generate
        ai(i) \le ao(i-1);
        si(i)(NA-2 \text{ downto } 0) \le so(i-1)(NA-1 \text{ downto } 1);
    end generate;
    gbciw: for i in 0 to NB-1 generate
        gbcjw:
        for j in 1 to NA-1 generate
            bi(i)(j) \le bo(i)(j-1);
            ci(i)(j) \le co(i)(j-1);
        end generate;
    end generate;
-- input connections
```


```
qsi: si(0) \ll (others => '0');
    gci:for i in 0 to NB-1 generate
        ci(i)(0) <= '0';
    end generate;
-- output connections
    -- flip flops
    al2: for i in 1 to NA-1 generate
        pipe1: entity work.delay
        generic map(i) port map(input => a ff(i),output =>
 ai(0)(i),clock => clock,rst => rst);
        pipe2: entity work.delay
        generic map(i) port map(input => so(NB-1)(NA-i-1),output =>
 p(NA+NB-2-i),clock => clock, rst => rst);
    end generate;
    p(NA+NB-1 \text{ downto } NA+NB-2) \le co(NB-1)(NA-1) \& so(NB-1)(NA-1);
    -- zero delav
    ai(0)(0) \le aff(0);
    bi(0)(0) \le b input(0);
    bi delay: for i in 1 to NB-1 generate
        b pipe: entity work.delay
        generic map(2*i) port map(input => b input(i),output =>
 bi(i)(0),clock => clock,rst => rst);
    end generate;
    so delay: for i in 0 to NB-2 generate
        so pipe:entity work.delay
        generic map(9-2*i) port map(input \Rightarrow so(i)(0),output \Rightarrow
 p(i),clock => clock,rst => rst);
    end generate;
    last carry:for i in 0 to NB-2 generate
        carry pipe: entity work. delay
        generic map(1) port map(input => co(i)(NA-1),output => si(i+1)
 (NA-1),clock => clock,rst => rst);
    end generate;
    process (clock)
    begin
        if rising edge(clock) then
            if rst = '1' then
                a ff <= (others => '0');
                b input <= (others => '0');
```

```
else
                -- flip flop for input
                a ff <= a; -- TODO
                -- flip flop for input
                b input <= b;
            end if;
        end if;
    end process;
end structural;
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
use std.textio.all;
entity tb mul u cp is
    generic
    (
        NA : positive := 4;
        NB : positive := 4
    );
end tb mul u cp;
architecture tb_arch of tb_mul_u_cp is
    component mul_u_cp
        generic
        (
            NA : positive := 4;
            NB : positive := 4
        );
        port
        (
            a : in std logic vector(NA-1 downto 0);
            b : in std_logic_vector(NB-1 downto 0);
            p : out std_logic_vector(NA+NB-1 downto 0)
        );
   end component;
    signal a : std_logic_vector(NA-1 downto 0);
    signal b : std_logic_vector(NB-1 downto 0);
    signal p cp : std logic vector(NA+NB-1 downto 0);
    constant TIME_STEP : time := 1 ns;
    constant clock period: time := 10 ns;
    constant clock num: integer := 256;
    signal clock,rst: std_logic;
begin
    entity work.mul_u_cp generic map(NA,NB) port map
 (a,b,clock,rst,p cp);
    comment1:if false generate
```

```
process
    begin
        --rst <= '1';
        wait for clock period;
        rst <= '0';
        a <= "11111";
        b <= "1111";
        wait for clock period;
        wait for clock period;
        rst <= '0';
        a <= "0000";
        b \le "0000";
        wait for clock period;
        rst <= '0';
        a <= "11111";
        b <= "1111";
        wait for clock period;
        wait for clock period;
        rst <= '0';
        a \le "0000";
        b \le "0000";
        wait for clock period;
        wait:
    end process;
clocking: process
    begin
        for i in 0 to clock num loop
            clock <= '1', '0' after clock_period / 2;</pre>
            wait for clock period;
        end loop;
    wait;
    end process;
   end generate comment1;
    comment2:if true generate
    process
        function reportline(a,b,p:in std_logic_vector)
        return string is
            variable report line : line;
            variable return str : string(1 to 160);
        begin
            write(report line,conv integer(a));
            write(report line,string'(" * "));
            write(report line,conv integer(b));
            write(report line,string'(" = "));
            write(report line,conv integer(a)*conv integer(b));
            write(report_line,string'(" /= "));
            write(report line,conv integer(p));
            for i in report line range loop
                return str(i) := report line(i);
            end loop;
```

```
return return str;
        end reportline;
    begin
        clock <= '0';
        rst <= '0';
-- create new test vector
        if a(0) = 'U' then
-- initialize a and b if uninitialized
            a <= (others => '0');
            b <= (others => '0');
        else
            if (a = 2**NA-1) then
                assert (b /= 2**NB-1)
-- end if b is maximum
                report "End of simulation"
                severity failure;
-- increase b if a is maximum
                b \le b + 1;
            end if;
            a \le a + 1;
-- increase a
        end if;
        wait for TIME STEP/2;
        clock <= '1';
        wait for TIME STEP/2;
        clock <= '0';
-- test the new vector
        assert (p cp = a*b)
        report reportline(a,b,p cp)
        severity error;
   end process;
    end generate comment2;
end tb arch;
```

Σχηματικό




σχηματικό συστολικού πολλαπλασιαστή

Αποτελέσματα σύνθεσης και υλοποίησης

- Περίοδος ρολογιού **2.1 ns** δηλαδή **476 MHz**
- Slice LUTs 33, Slices 26, Slice Registers 98

Critical Path



κρίσιμο μονοπάτι

Παρατηρούμε ότι κρίσιμο μονοπάτι βρίσκεται στο κάτω δεξιά δομικό κομμάτι. Κυρίως λόγω Net Delay.

• Logic Delay 0.58 ns, Net Delay 1.343 ns

Ερωτήματα Θεωρίας

ı

Τα ακολουθιακά κυκλώματα με σύγχρονα σήματα ελέγχου, δρουν μόνο στην (επόμενη κάθε φορά) θετική ακμή του ρολογιού, ανάλογα βέβαια με την τιμή που θα έχουν πάρει τα σήματα πριν την ακμή αυτή. Αντιθέτως στα ασύγχρονα ακολουθιακά κυκλώματα, τα σήματα ελέγχου δρουν οποιαδήποτε στιγμή επηρεάζοντας το κύκλωμα. Από άποψη κώδικα,διαφοροποιούνται ως εξης.

Στα σύγχρονα κυκλώματα μόνο το ρολόι μπαίνει στο sensitivity list της διαδικασίας, κι ως εκ τούτου αυτή ενεργοποιείται μόνο με αλλαγή στο ρολόι. Όταν διαπιστωθεί η αλλαγή αυτή, τότε μόνο ελέγχονται περαιτέρω τα σήματα ελέγχου για τον πλήρη καθορισμό της λειτουργίας του κυκλώματος.

Στα ασύγχρονα κυκλώματα τόσο το ρολόι, όσο και τα σήματα ελέγχου δηλώνονται στο sensitivity list της διαδικασίας, επηρεάζοντας την οποιαδήποτε στιγμή εξίσου. Έτσι όταν κάποιο από αυτά αλλάζει, ασύγχρονα το κύκλωμα συμπεριφέρεται αναλόγως.

Ш

Η λειτουργία της σύνθεσης παίρνει τον κώδικα σε VHDL και βγάζει κύκλωμα αποτελούμενο από πύλες, flip flops, κτλ μαζί με τον τρόπο που συνδέονται. Αυτό έχει διαφορά με την προσομοίωση η οποία δεν ασχολείται με το πως θα υλοποιηθεί το κύκλωμα στο υλικό, αλλά με το πως θα συμπεριφερόταν αυτό σε διάφορους συνδυασμούς τιμών της εισόδου.

Ш

Στα συνδυαστικά κυκλώματα αρκεί η παραγωγή σημάτων εισόδου. Στα ακολουθιακά κυκλώματα πρέπει να παραχθεί και το σήμα του ρολογιού καθώς και άλλα

συμπληρωματικά σήματα(reset, enable, clear etc). Στα συνδυαστικά κυκλώματα για να αποφανθούμε αν είναι σωστά πρέπει να εξετάσουμε όλες τις δυνατές εισόδους. Αντιθέτως στα ακολουθιακά, καθώς αυτά έχουν μνήμη πρέπει εκτός από όλες τις δυνατές εισόδους να εξετάζουμε διάφορες ακολουθίες αυτών των εισόδων.

IV

Στην περίπτωση του ερωτήματος 3α έχουμε ένα συνδυαστικό κύκλωμα ενός αθροιστή διάδοσης κρατουμένου (4RCA). Το critical path είναι τύπου είσοδος-έξοδος, είναι κατά μήκος όλου του κυκλώματος με συνολική καθυστέρηση 5,97 ns. Το fpga καταναλώνει πόρους τύπου LUT(1%) και IO(14%).

Στην περίπτωση του ερωτήματος 3β έχουμε εφαρμόσει την τεχνική pipeline για τη δημιουργία ακολουθιακού 4RCA. Το critical path είναι τύπου καταχωρητής(flip-flop) - έξοςδος, με συνολική καθυστέρηση 4,076ns. Το fpga καταναλώνει πόρους τύπου LUT(1%), LUTRAM(1%), FF(1%), IO(16%) και BUFG(3%).

Παρατηρούμε, επομένως, πως στην πρώτη περίπτωση χρησιμοποιείται λιγότερο υλικό στο fpga σε σχέση με τη δεύτερη, αλλά το κύκλωμα έχει μεγαλύτερη συνολική καθυστέρηση. Αυτό γίνεται γιατί έχουμε τοποθετήσει παραπάνω καταχωρητές στα κατάλληλα σημεία ώστε να επιτύχουμε τον κατάλληλο χρονισμό του κυκλώματος. Έτσι σε κάθε κύκλο έχουμε καθυστέρηση μικρότερη κατά 31,5%!