

طراحی کامپیوتری سیستم های دیجیتال تمرین شماره 2 باییز 1400


1 - قطعه كدي به زبان Verilog براي شبيه سازي يكLatch-SR و Latch-SK با استفاده از گيت هاي منطقي بنويسيد.

- 2

الف - يك ماژول Flop-Flip JK طراحي كنيد .سپس با استفاده از آن و به كمك دياگرام زير يك شمارندة به بالا 5 بيتي را طراحي كنيد.


ب حيك شمارندة به باال5 بيتي را مستقيما با استفاده از بلوك always طراحي كنيد

پ -طراحي هاي دو قسمت قبل را از نظر Schematic RTL و Schematic Technology از نظر حداكثر سرعت كالك و حجم منابع بر روي CPLD دلخواه توليد شركت Xilinx مقايسه كنيد(با مطالعه جزئيات گزارش سننز.)




3 - الف -يك ما ول مبدل اعداد decimal بين 0 تا 99 به BCD بنويسيد .

ب جه ماژول قبل یك decoder نمایش اعداد دو رقمي بر روي نمایشگر segment-7 را اضافه كنید



4 – کد Verilog معادل مدار زیر را بنویسید.



Mux Truth Table:

Start Overflow: Output

0 0 : Cout

01:1

10:0

11:0

تیم گریدری:

محمد حسين اله اكبرى

بهاره شیرکانی

محمد عباسي