

## به نام خدا

## طراحی کامپیوتری سیستم های دیجیتال یاییز ۱۳۹۹

تمرین ۵

موعد تحويل:

۱-کد زیر را در نظر بگیرید

```
module Adder4to1(
  input clk, reset,
  input [9:0] A1, A2, A3, A4,
  output reg [11:0] Sum
);
reg [9:0] A1L, A2L, A3L, A4L;
reg [11:0] P1;
always@ (posedge clk) begin
  if (reset) begin
    A1L \le 0;
    A2L <= 0;
    A3L <= 0;
    A4L <= 0;
    P1 \le 0;
    Sum \le 0:
  end
  else begin
    A1L \le A1;
    A2L \le A2;
    A3L \le A3;
    A4L \le A4;
    P1 \le A1L + A2L + A3L + A4L;
    Sum <= P1;
  end
end
```


## endmodule

با استفاده از تکنیک جابجایی رجیسترهای درونی(retiming)و بدون در نظر گرفتن قابلیت ابزار سنتز برای استفاده خودکار از این تکنیک، کد را به شکلی بازنویسی کنید که حداکثر فرکانس ماژول افزایش یابد. حداکثر فرکانس را در دو حالت روی Spartan3 XC3S400 FPGA بررسی کنید.

۲- فرمول بازگشتی زیر را در نظر بگیرید

$$Y_N = \frac{1}{4}X_N + \frac{3}{4}Y_{N-1}$$
  $N \ge 1$ ,  $Y_0 = 0$ 

بلوک دیاگرام زیر یک شکل پیاده سازی این فرمول را نشان میدهد(R نماد رجیستر و بنابرین معادل یک واحد زمانی تاخیر، و  $\ll$ نماد شیفت به راست است):



این شکل توسط کد زیر پیاده سازی شده است:


```
module RecursiveFormula(
  input clk, reset,
  input [5:0] Xn,
  output [9:0] Yn
);
reg [9:0] Ynm1 = 0; //initial condition
always @(posedge clk) begin
  if(reset) begin
    Ynm1 <= 0; //set to initial condition
  end
  else begin
    Ynm1 <= Yn;
  end</pre>
```

end
assign Yn = (Xn>>2)+((Ynm1\*3)>>2);
endmodule

با جانشانی ،  $Y_N$ فرمول را بر اساس  $Y_N$ بازنویسی میکنیم:

$$Y_N = \frac{1}{4}X_N + \frac{3}{16}X_{N-1} + \frac{9}{16}Y_{N-2} \quad N \ge 1, \quad X_0 = Y_0 = Y_{-1} = 0$$

و بلوک دیاگرام زیر را برای آن در نظر میگیریم.



کد این بلوک دیاگرام پیاده سازی کنید (توجه داشته باشید که ورودی ها و خروجی نسبت به ماژول قبل تغییری ندارند).

به منظور مقایسه حداکثر فرکانس این دو شکل پیادهسازی، یک ماژول سطح بالاتر بنویسید که ورودی ماژول RecursiveFormulaرا پس از ذخیره در یک رجیستر (از خروجی رجیستر) به آن تحویل دهد و خروجی ماژول را هم در یک رجیستر ذخیره کند (توجه داشته باشید علت این کار آن است که حداکثر فرکانس بر اساس منابع combinationalمیان دو رجیستر محاسبه میشود،) سپس حداکثر فرکانس دو شکل پیادهسازی را رویSpartan3 XC3S400 FPGA بررسی کنید.

Header (8'hCC)

Block Length (N)

D<sub>1</sub>

D<sub>2</sub>

D<sub>3</sub>

...

D<sub>N</sub>

Parity Byte

Footer (8'hFF)

۳-در یک سیستم انتقال داده، مطابق شکل روبرو، هر بسته دادهٔ ارسال شده، از یک بایت Parity که Header ثابت (8'hCC)،تعداد البایت داده، یک بایت طول بسته (N)،تعداد البایت داده، یک بایت Parity که حاصل XORدادههای ارسالی است و یک بایت Footer ثابت (8'hFF) تشکیل میشود. پروسهٔ تولید داده با آمدن پالس Startآغاز میشود (D1,D2,...,Dn) و تا اتمام بسته و یا آمدن سیگنال PataPacker داده مییابد. میخواهیم یک ماژول تحت عنوان DataPackerرا به زبان سیگنال Verilogطراحی نماییم که با دریافت دادههای ورودی بصورت سنکرون با سیگنال clockاین بسته دادهها را تولید کند.

ورودیهای ماژول عبارتند از:

Clock: كلية عمليات با آن سنكرون ميباشند

Reset:بصورت آسنكرون باعث resetشدن ماژول ميشود

Start:پالس سنكرون با Clockكه با يک شدن آن توليد بسته دادهها آغاز ميشود

DataIn:رشتهٔ دادههای ورودی سنکرون با DataIn

N:عدد 8بیتی معرف تعداد نمونه های هر بسته

خروجیهای ماژول عبارتند از:

DataOut:رشتهٔ 8بیتی خروجی سنکرون با DataOut

تذكر 1:ماژول نوشته شده باید قابل سنتز بر روی سخت افزار باشد.

تذكر 2:نوشتن یک Test Benchمناسب جهت تست کد نوشته شده الزامی است.