دانشگاه شیراز

دانشکده علوم و مهندسی کامپیوتر



طراحي كامپيوتري سيستم هاي ديجيتال

پاییز ۱۳۹۹ تمرین شماره ی چهار موعد تحویل: ۷ آذر ماه

۱- یک مدار FFSM کالته را به سه روش Gray Encoding ، One-Hot Encoding بر روی یک نمونه FPGA و ENUM_EXTRACT و STAP و الته را به سه روش ENUM_EXTRACT و ENUM_EXTRACT یک نمونه CPLD پیاده سازی با استفاده از قیود ENUM_EXTRACT یک نمونه PPGA و CPLD و FPGA و FPGA) گزارش سنتز و پیاده سازی را از نظر حجم اشغال شده و سرعت کلاک خوردن با یکدیگر مقایسه کنید.

کدامیک سریعتر کلاک میخورد؟ کدامیک حجم کمتری را اشغال میکند؟

۲ - یک حافظه با دو درگاه (dual port) تعریف کنید، که یک درگاه آن مخصوص نوشتن داده در لبه بالارونده کلاک و درگاه
دیگر مخصوص خواندن داده است و خواندن داده از حافظه به دو صورت زیر باشد:

a .وابسته به کلاک نبوده و خروجی با تغییر آدرس خواندن در همان لحظه عوض شود(Asynchronous Read) b .در لبه بالارونده کلاک انجام شده، یعنی خروجی متناسب با آدرس وارد شده در لبه بالارونده کلاک روی درگاه خروجی رجیستر شود.

با مراجعه به گزارش سنتز بررسی کنید که کدام یک از دو پیاده سازی قسمت قبل، در حالت عادی روی (Distributed RAM) بیاده سازی میشود و کدام یک فقط روی CLB ها (Distributed RAM) پیاده سازی های مخصوص حافظه (Synthesis Attribute و به کمک XST و به کمک Synthesis Attribute به نام RAM_STYLE کاری کنید که مورد اول هم به شکل Distributed پیاده سازی شود.

با مراجعه به راهنمای XST ، بررسی کنید که برای آن نوع از حافظه که خواندن و نوشتن داده هر دو در لبه بالارونده کلاک انجام میشوند، مفهوم Read First و Write First چیست (توضیح دهید)

۳ – مدار Shift Register ۴ بیتی با قابلیتهای reset و Parallel Load و Shift right و Shift right تعریف کنید. برای ورود داده ورودی یک بیتی ShiftOut را در نظر بگیرید . اولویت سیگنالهای کنترلی مدار به ترتیب زیر است:

Shift right-4 Shift Left-3 Parallel Load-2 reset-1

اولویت Shift Left و Shift Right را جا به جا کنید.

تغییراتی را اعمال کنید که اولویت سیگنال های کنترلی عوض نشود، اما چنانچه سیگنال های Reset و Parallel Load هر دو صفر و سیگنال های Shift Left و Shift Right هر دو یک باشند، محتوی و خروجی Shift Register بدون تغییر باقی بماند.