



دانشکده مهندسی کامپیوتر

دکتر مهدی فاضلی

بهار ۱۴۰۰

تمرین اول

طراحی سیستم های دیجیتال

مبینا کاشانیان- امیرحسین قاسمی

تاریخ تحویل : ۶ اردیبهشت ۱۴۰۰ ساعت ۲۳:۵۹:۵۹



نکات

- در صورت مشاهده ی هرگونه تقلب یا کپی از اینترنت، نمره تمرین هر دو گروه ۱۰۰- منظور خواهد شد.
- سوالات خود را از طریق گروه تلگرام مطرح کنید.
- انجام تمرین به صورت گروهی میباشد.
- مهلت تحویل تمرین قابل تمدید نخواهد بود.
- تحویل تمرین از طریق سایت می باشد



Questions

۱ Multiplexer (20)

یک multiplexer ۳۲ بیتی ۴ به ۱ طراحی کنید . دقت داشته باشید که نیازی نیست Test bench بنویسید.

۲ Priority Encoder (20)

فرض کنید ورودی ما هشت بیتی است و priority encoder بگونه ای عمل میکند که بیت MSB (هفت) بالاترین الویت را دارد و بیت LSB (صفر) کمترین الویت را دارد حال یک priority encoder ۸ به ۳ با enable طراحی کنید و truth table آن را رسم کنید.

۳ Circuit Design (25)

در این سوال قرار است مدارات زیر را طراحی کنید.

- RS latch
- طراحی D latch با استفاده از RS latch طراحی شده در قسمت قبلی
- طراحی D Flip flop با استفاده از D latch طراحی شده در قسمت قبلی

۴ First-In First-Out (35)

در این سوال قرار است یک FIFO پیاده سازی کنید که از یک RAM(random access memory) برای ذخیره سازی داده استفاده میکند.

راهنمایی: ورودی و خروجی هر دو ۸ بیتی هستند و سائز RAM نیز ۸ بیتی است و دو pointer برای نوشتن و خواندن در RAM نظر بگیرید یک سیگنال با نام ready برای نشان دادن اینکه FIFO خالی نیست . همچنین یک سیگنال دیگر برای overflow در نظر بگیرید و رخ دادن آن زمانی است که FIFO پر میشود و داده هایی که در آن قرار میگیرد از بین میرود.

موفق باشید.