



دانشکده مهندسی کامپیوتر

دکتر مهدی فاضلی

بهار ۱۴۰۰

---

تمرین دوم

طراحی سیستم های دیجیتال

مبینا کاشانیان- امیرحسین قاسمی

تاریخ تحویل : ۱۷ اردیبهشت ۱۴۰۰ ساعت ۲۳:۵۹:۵۹

---



## نکات

- در صورت مشاهده‌ی هرگونه تقلب یا کپی از اینترنت، نمره تمرین هر دو گروه ۱۰۰- منظور خواهد شد.
- سوالات خود را از طریق گروه تلگرام مطرح کنید.
- انجام تمرین به صورت گروهی می باشد.
- مهلت تحویل تمرین قابل تمدید نخواهد بود.
- تحویل تمرین از طریق سایت می باشد

## Questions


### ۱ Full Adder | 4-bit ripple adder (20)

یک Full Adder با سطوح زیر طراحی کنید :

- Structural
  - Data flow
  - Behavioral
  - 4-bit ripple adder با استفاده از Full Adder طراحی شده با طراحی Data flow
- برای طراحی های فوق Test bench بنویسید.

### ۲ Circuit Design (20)

مدار زیر را در سطح Structural پیاده سازی کنید و توضیح دهید که چه عملکردی دارد.



شکل ۱: مدار خواسته شده

### ۳ Carry-Lookahead Adder Design (20)

یک Carry-Lookahead Adder ۱۶ بیتی را طراحی کنید و Test bench را بنویسید.



## ۴ Signed Multiplier (20)

فرض کنید دو عدد ۸ بیتی علامت دار (Signed) داریم ضرب این دو را پیاده سازی کنید.  
در طراحی خود باید استفاده از گیت های AND و NAND استفاده کنید همچنین برای این سوال باید Test bench بنویسید .

## ۵ Divider Design (20)

با توجه به رابطه ی زیر

$$a = q \times b + r \quad (۱)$$

با داشتن مقادیر  $a, b$  می خواهیم مقادیر  $q, r$  را به دست بیاوریم با توجه به توضیحات بالا پیاده سازی خود را انجام دهید. برای این سوال Test bench بنویسید.  
راهنمایی: سیگنال start برای نشان دادن شروع تقسیم می باشد و سیگنال busy نشان دهنده ی این است که تقسیم کننده نمیتواند عملیات تقسیم جدیدی را شروع کند سیگنال ready نشان دهنده ی این است که  $q, r$  آماده شده است و سیگنال count برای این استفاده میشود که تعداد دفعات تقسیم را کنترل کند.

موفق باشید.