


Disseny digital Gru	p 23
Pràctica P4	
Data: 19 de desembre	
Nom:	
Aula:	Lloc de treball:


a) Proposeu una simulació que mostri el correcte funcionament del registre de desplaçament descrit amb el següent codi vhdl (donat). Cal que es vegin clares les entrades asíncrones i la prioritat entre entrades de control.

```
library ieee;
use ieee.std logic 1164.all;
entity regdesp 6 is
 port( e : in std logic vector(5 downto 0);
        nrst, clk, ld, sh, es : in std logic;
        q : out std logic vector (5 downto 0));
end regdesp 6;
architecture arq of regdesp 6 is
signal qq :std logic vector (5 downto 0);
begin
 process(clk, nrst)
 begin
    if nrst='0' then qq <= "0000000";
    elsif (clk'event and clk='1') then
       if ld = '1' then qq <= e; elsif
          sh = '1' then qq \ll es & qq(5 downto 1);
    end if;
  end process;
  q <= qq;
end arg;
```


b) Dissenyeu en vhdl una màquina d'estats sincronitzada per flanc de pujada de rellotge, sense entrades síncrones, amb dues sortides, ld i sh, i amb el següent diagrama d'estats:



- c) Feu-ne una simulació de, com a mínim, una seqüència completa.
- d) Finalment combineu en un sol esquemàtic dos registres de desplaçament com el donat, la unitat de control dissenyada i un biestable i portes lògiques addicionals, tal com mostra la figura, per fer un calculador de complement a 2:



e) Feu la simulació de conjunt excitant les entrades amb el patró descrit:



Lliureu captures de pantalla de les simulacions i descripcions demanades dins d'un únic document penjantles abans d'acabar el termini a la tasca oberta a Atenea a tal efecte.