

Disseny digital Grup 12
Pràctica P4
Data: 18 de maig
Nom:
Aula: Lloc de treball:


Proposeu una simulació que mostri el funcionament del comptador descrit amb el següent codi VHDL (donat). Cal que es vegi el funcionament dels senyals de control asíncrons i síncrons, i la seva prioritat.

```
library ieee;
use ieee.std_logic_l164.all;
use ieee.std_logic_unsigned.all;


=entity Cmpt_4_LD is
= port( rst,clk,ld,ce : in std_logic;
d : in std_logic_vector(3 downto 0);
end Cmpt_4_LD;

=architecture a of Cmpt_4_LD is
signal qq : std_logic_vector(3 downto 0);
=begin
= process(clk,rst) begin
= if rst='l' then qq <= x"0";
= elsif clk'event and clk='l' then
if ld='l' then qq <= d;
elsif (ce='l') then qq <= qq+1;
end if;
end if;
end if;
end process;
q <= qq;
```


Dissenyeu en VHDL una màquina d'estats amb el diagrama d'estats donat, síncrona per flanc de pujada.



Feu-ne una simulació en que les entrades segueixin l'evolució proposada a la figura:



Finalment combineu en un sol esquemàtic els dos blocs anteriors juntament amb una porta lògica, connectats com mostra la figura:



Feu la simulació de conjunt excitant l'entrada amb el patró descrit:



Lliureu captures de pantalla de les simulacions i descripcions demanades dins d'un únic document penjantles abans d'acabar el termini a la tasca oberta a Atenea a tal efecte.