

دانشکده مهندسی کامپیوتر - گروه معماری و شبکه‌های کامپیوتری

طرح درس: معماری کامپیوتر نیمسال اول ۱۴۰۵-۱۴۰۴

مدرس: حمیدرضا زرندی	محل یا دفتر کار: طبقه چهارم	سایر اطلاعات (مانند Tel, Homepage و Email):	http://www.aut.ac.ir/h_zarandi Tel: 645 42702 Email: h_zarandi@aut.ac.ir Course Homepage: http://courses.aut.ac.ir/ http://fileserver/common/zarandi/Computer Architecture (BS)
---------------------	-----------------------------	---	--

هدف از درس:

هدف از ارایه این درس آشنایی با ساختار و سازمان کامپیوتر، واحدهای حافظه، پردازنده و دستگاه‌های IO است. در این درس دانشجویان با ساختار داخلی پردازنده، با زبان توصیف سخت‌افزار، زبان انتقال ثبات (RTL)، طراحی واحد حسابی/منطقی، الگوریتم‌های جمع، تفریق، ضرب و تقسیم، نمایش اعشاری ممیز ثابت و شناور، الگوریتم فون-نیومن، طراحی مسیر داده، طراحی واحد کنترل سیم‌بندی شده، خط لوله، دستگاه‌های IO، سلسله مراتب حافظه، حافظه‌های ایستا و پویا آشنا خواهند شد.

درس مدار منطقی

پیش‌نیاز:

منابع اصلی:

1. D. Patterson, J. Hennessy, **Computer Organization and Design: The Hardware/Software Interface**, Morgan Kaufmann Publishers, Inc., 6th edition, 2020.
2. M. Mano, **Computer System Architecture**, Revised 3rd Edition, Prentice-Hall, 2017.
3. M. Mano, C.R. Kime, **Logic and Computer Design Fundamentals**, 5th Edition, Prentice-Hall, 2015.
4. W. S. Stallings, **Computer Organization and Architecture**, 11th Edition, Prentice-Hall, 2019.
5. V. C. Hamacher, Z. G. Vrasenic, and S. G. Zaky, **Computer Organization**, McGraw-Hill, 5th edition, 2002.

نحوه ارزیابی	پایان ترم (و کوییز): ۲۵٪ / تمرینات: ۱۵٪ / پروژه و تحقیق: ٪ ۰
	حضور و نظم: ۵٪ (قانون حذف ۳/۱۶ اجرا می‌شود) پروژه آزمایشگاه: - سایر: ٪ ۱۰ + جهت پروژه دیگر که نسبتاً سخت تر خواهد بود.

برنامه درس / آزمایشگاه (حداقل در ۱۰ بند)

ردیف	موضوع	تعداد جلسات	امکانات مورد نیاز/منابع/توضیحات/تمرینات
۱	تعاریف معماری کامپیوتر، یادآوری اجزای سازنده مدار منطقی و تاریخچه کامپیوتر	۲	
۲	آشنایی با سلسله مراتب حافظه، محاسبه تاخیر دسترسی، حافظه‌های ایستا و پویا و ساختار داخلی آنها و حافظه‌های ROM, EPROM, E2PROM	۲	
۳	حافظه‌های نهان، مکانیزم‌های جایده‌ی، جایگزینی، کارایی	۳	
۴	طراحی واحد حسابی و منطقی، جمع کننده‌ها، تفریق کننده‌ها و محاسبه تاخیر و مساحت	۲	
۵	طراحی واحد ضرب کننده (ضرب کننده ترتیبی، آرایه‌ای، بوث) و تقسیم کننده	۲	
۶	نمایش اعداد اعشاری ممیز ثابت و شناور و الگوریتم‌های جمع و تفریق، ضرب و تقسیم آنها	۲	
۷	آشنایی با زبان توصیف ساخت افزار و RTL	۱	
۸	کنترل انواع گذرگاه و مسیریابی، طراحی قالب دستورالعمل، ریز عملیات و ارتباطات مبتنی بر گذرگاه	۱	
۹	معماری RISC و CISC و شیوه‌های آدرس‌دهی الگوریتم فون-نیومن و طراحی مسیر داده	۲	
۱۰	طراحی واحد کنترل سیم‌بندی شده	۲	
۱۱	خط لوله، محاسبه میزان افزایش سرعت و مشکلات و راه حل‌های آن	۱	
۱۲	کارایی در حافظه نهان و کامپیوتر، محاسبه آن، قانون آمدال	۲	

۱	شیوه‌های دسترسی به دستگاه‌های IO، انواع وقفه و پیاده‌سازی وقفه در پردازنده	۱۳
۱	دسترسی مستقیم به حافظه (DMA) و انواع انتقال ناهمگام	۱۴
۱	اشاره به روند توسعه کامپیوتر، Multi-Processors, Multi-Computers, Multi-Cores	۱۵
۱	پردازش موازی، پردازش گرافیکی و GPU	۱۶

ضمایم (در صورت وجود): الف) لیست کامل منابع ب) لیست تمرینات ج) لیست و توصیف پروژه ها، تحقیق و ارائه درس

الف) لیست کامل منابع: (به ترتیب اولویت)

1. D. Patterson, J. Hennessy, **Computer Organization and Design: The Hardware/Software Interface**, Morgan Kaufmann Publishers, Inc., 6th edition, 2020.
2. M. Mano, **Computer System Architecture**, Revised 3rd Edition, Prentice-Hall, 2017.
3. M. Mano, C.R. Kime, **Logic and Computer Design Fundamentals**, 5th Edition, Prentice-Hall, 2015.
4. W. S. Stallings, **Computer Organization and Architecture**, 11th Edition, Prentice-Hall, 2019.
5. V. C. Hamacher, Z. G. Vrasenic, and S. G. Zaky, **Computer Organization**, McGraw-Hill, 5th edition, 2002.
6. B. Parhami, **Computer Arithmetic-Algorithms and Hardware Designs**, Oxford Univ. Press, 2010.
7. J. Bhasker, **Verilog HDL Primier**, 2003.
8. G. Moore paper, 1965.

* بخش عمده‌ای از مراجع به صورت الکترونیکی بر روی سرور **fileserver** قابل دسترسی می‌باشد.

ب) لیست تمرینات

1. تعاریف Write time, Read time, Cycle time, Access time و مشخص کردن تفاوت آنها
2. شبیه سازی انواع حافظه نهان
3. نمونه برداری از آدرس‌های درخواستی حافظه، تحلیل با استفاده از شبیه ساز و محاسبات آماری و نتیجه گیری
4. حافظه مجازی و حافظه برگ برگ شده
5. پیاده سازی مدار جمع کننده و تفریق کننده در proteus
6. پیاده سازی مدار ضرب کننده و تقسیم کننده در proteus
7. پیاده سازی مدارهای جمع، تفریق، ضرب و تقسیم ممیز شناور در proteus
8. پیاده سازی واحد کنترل پردازنده به روش سیم بندی شده در proteus
9. محاسبه تقریبی MIPS و کارایی سیستم و بررسی قانون آمدال
10. خط لوله، محاسبه میزان افزایش سرعت
11. سیستم های چند پردازنده ای، پردازش موازی و GPU

ج) لیست و توصیف پروژه های درس

1. طراحی و پیاده سازی کامل مدار یک حافظه نهان در proteus
2. طراحی و پیاده سازی کامل واحد محاسبات منطقی ALU در proteus
3. طراحی و پیاده سازی یک سیستم کامپیوتری کامل و بارگذاری و اجرای یک برنامه نمونه بر روی آن در proteus
4. ارتقای سیستم کامپیوتری طراحی شده در مرحله قبل برای پشتیبانی در خط لوله، وقفه و دستگاههای ورودی/خروجی