



درس مدارهای منطقی

تکلیف کامپیوتری اول: آشنایی با زبان توصیف سخت افزار SystemVerilog و نرمافزار شبیهساز Modelsim

دانشکدگان فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده

نيمسال اول سال تحصيلي ۲۴۰۳-۴


دستياران آموزشى: مهراب محمدحسينى، اميرحسين ياورىخو

mehrab.mhosseini@ut.ac.ir amirhoseinyavari13@gmail.com

سوال ۱: طراحی ماژول Seven Segment Decoder

یکی از راههای رایج برای نمایش اعداد Decimal در مدارهای دیجیتال استفاده از نمایشگر هفت قسمتی است که در بخشهای مختلفی از صنعت مثل ساعتهای دیجیتالی، چراغ راهنما، آسانسور و کاربرد دارد. هدف از این سوال، طراحی و شبیه سازی این ماژول با استفاده از زبان توصیف سخت افزار System Verilog می باشد.

این ماژول در ورودی یک عدد \mathfrak{F} بیتی دریافت کرده و در خروجی \mathfrak{F} بیت مختلف \mathfrak{F} تا \mathfrak{F} را نمایش می دهد. در شکل \mathfrak{F} نحوه خروجی آن به ازای اعداد صفر تا \mathfrak{F} مشخص شده است. به عنوان مثال برای نمایش عدد \mathfrak{F} روی نمایشگر باید خروجی های \mathfrak{F} و \mathfrak{F} یک شوند. در این ماژول به دلیل استفاده از تنها یک \mathfrak{F} فقط نمایشگر باید خروجی های \mathfrak{F} فرد \mathfrak{F} و \mathfrak{F} یک شوند. در این ماژول به دلیل استفاده از تنها یک don't care این آزمایش مقادیر \mathfrak{F} تا \mathfrak{F} را می توان نمایش داد. به همین دلیل در این آزمایش مقادیر \mathfrak{F} تا \mathfrak{F} را می گیریم.



شکل ۱: نحوه نمایش اعداد صفر تا ۹ با نمایشگر هفت قسمتی

_

¹ Seven segment display

الف) در این مدار y ،x ،w و z را به عنوان ورودی در نظر گرفته و برای هر کدام از v خروجی، با استفاده از جدول کارنو عبارت منطقی توصیف کننده ی آن را به فرم SOP بنویسید. توجه شود که v ،v و v بعنوان یک عدد v بیتی دیده می شود، به طوریکه v پرارزش ترین بیت (MSB) و v کم ارزش ترین بیت (LSB) می باشند. سپس با استفاده از گیت های AND ،NOT و OR شماتیک مدار در سطح گیت را ترسیم کنید. جدول کارنو و شماتیک نهایی مدار به ازای هر خروجی در گزارش آورده شود. (۲۰ درصد نمره)

ب) طراحی این ماژول را با زبان SystemVerilog به صورت Structural انجام دهید (تاخیر گیتهای NOT باشد. OR و OR را به ترتیب برابر ۱، ۲ و ۳ نانو ثانیه در نظر بگیرید). دقت کنید که فرم ماژول مانند شکل ۲ باشد. LSB یعنی خروجی را به صورت یک بردار ۷ بیتی gfedcba در نظر بگیرید به طوری که خروجی g تا g به ترتیب تا MSB را شامل شوند. همچنین عدد ورودی چهاربیتی را به صورت w در نظر بگیرید و w تا g به ترتیب MSB تا LSB را شامل شوند. (۳۰ درصد نمره)

```
module sevenSegmentDecoder(input w,x,y,z, output[6:0] out);

/* Write your code here */
endmodule
```

شكل ٢: ساختار ماژول خواستهشده

ج) حال میخواهیم درستیسنجی (Verification) ماژولی که در قسمت ب نوشته شد را انجام دهیم. برای این کار، با استفاده از شبیه ساز Modelsim و نوشتن testbench با نمایش شکل موجهای ورودی و خروجی، صحت عملکرد ماژول را برای تمام مقادیر ورودی نشان دهید. برای ۳ ورودی مختلف، خروجی مدار را بازبینی و تحلیل کنید. ذکر مقدار دقیق تأخیرها و محاسبات آنها به ازای هر خروجی تولید شده در گزارش اجباری است. (۳۰ درصد نمره)

د) مدار بدست آمده در قسمت الف را به صورت Behavioral با زبان SystemVerilog طراحی کنید. سپس با همان testbench نوشته شده در قسمت ج، عملکرد این ماژول را نیز بررسی کرده و نتایج را با شکل موجهای قسمت ج مقایسه کنید. بدین منظور، با استفاده از کلیدواژه assign به ازای هر کدام از خروجیها، رفتار ورودی را توصیف کنید. (۲۰ درصد نمره)

نكات تحويل:

- ۱. در صورت وجود مشکل یا ابهام به ایمیل دستیاران آموزشی مراجعه کنید.
- متن گزارش به صورت تایپ شده باشد ولی رسم گیتها و جدول کارنو می تواند دستی باشد. دو پوشه مجزا برای کدها و گزارش در نظر گرفته شود. از مراحل مختلف شبیه سازی و صحت سنجی تصاویر کافی قرار دهید.
- ۳. گزارش و فایلهای مربوط به تمرین را در یک فولدر zip کنید و با نام DLD_CA#1_StudentNumber. تحویل دهید.
 - ۴. در صورت مشاهده هرگونه شباهت در کدها نمره صفر لحاظ می گردد.

با آرزوی بهترینها برای شما