# 6. Alt Devreler, Alt Programlar ve Paketler

VHDL dili tasarımcılar için pek çok kolaylık sağlamaktadır. Özellikle tasarımcıların sıklıkla kullandığı bileşenleri tekrar tekrar yazmasını engelleyen, genel tasarım akışını kolaylaştırıp tasarımda modülerlik sağlayan alt devreler (component) son derece faydalı bir özelliktir.

Tasarımda kolaylık sağlayan bir diğer önemli özellik ise **generic** tanımlamasıdır. Bu sayede tasarımdaki **generic** olarak tanımlanan özellikler kolayca değiştirmek mümkün olmaktadır. Bu bölümde anlatılacak diğer tasarım bileşenleri ise **function**, **procedure** ve **package** kullanımı olacaktır. Bu tasarım bileşenleri kullanılarak yapılan çalışmalar hem modüler hem de istendiği anda ihtiyaçlara uygun olarak güncellenebilir şekilde tasarlanabilecektir.

# 6.1. VHDL'de Alt Devre Tanımlama – PORT MAP Kullanımı

VHDL varlığında, bir kaynak kod dosyası başka bir kaynak dosyası altında alt devre olarak kullanılabilir. VHDL dilinde alt devre **component** olarak adlandırılır. Giriş çıkış portlarından oluşan bileşenlerin tanımı, **component** tanımlamaya uygun olarak yapılmalıdır. Bu tanımlama, ana kod içerisinde tanımlama bölgesinde (architecture Behavioral of varlik\_adi is ile begin arasında) veya package içerisinde tanımlanabilmektedir. Ana kod içerisinde alt devre aşağıdaki gibi tanımlanabilmektedir.


```
durum_adi : component_adi port map (
   asil_ad => mevcut_ad
{, asil_ad => mevcut_ad} ) ;
```

asil\_ad, alt devre varlığında tanımlı portların isimleridir. mevcut\_ad ise sinyal veya ana kod portlarıdır. port map tanımlama içerisinde asil\_ad kullanmak zorunlu değildir. Aşağıda component tanımlama şekli gösterilmiştir.

```
architecture Behavioral of varlik_adi is
    ..
    ..
component bilesen_adi
    generic (parametre_adi : integer := varsayilan_deger{;
        parametre_adi : integer := varsayilan_deger} ) ;
    port( port_adi {, port_adi} : [port_modu] tip_adi {;
        port_adi {, port_adi} : [port_modu] type_adi} ) ;
end component;
...
```

begin

Şekil 6-1'de 4 bitlik toplayıcı devresinin, tam\_toplayici alt devresinin kullanımı ile tasarlanmasına ilişkin blok şema gösterilmiştir. Şekilden de görüleceği üzere dort\_bit\_toplayici 4 bitlik in\_giris\_1 ve in\_giris\_2 giriş portlarına, 1 bitlik in\_giris\_elde giriş portuna, 4 bitlik out\_cikis çıkış portuna ve 1 bitlik out\_cikis\_elde çıkış portuna sahiptir. tam\_toplayici varlığı ise 1 bitlik 3 giriş portuna ve 1 bitlik 2 çıkış portuna sahiptir.



Şekil 6-1 4 bitlik tam toplayıcı devresinin alt devre kullanılarak gösterimi

in\_giris\_elde girişi ile birlikte in\_giris\_1 ve in\_giris\_2 girişlerinin en anlamsız bitleri (in\_giris\_1(0) ve in\_giris\_2(0)) adim\_0 ile tanımlanan tam\_toplayici alt devresine giriş olarak verilmektedir. adim\_0 alt devrenin sonucunda elde edilen ilk çıkış biti out\_cikis çıkış değerinin en anlamsız biti (out\_cikis(0)) olmaktadır. Diğer çıkış parametresi olan elde değeri r\_elde sinyalinin 1. bitine atanmakta ve bu bit değeri aynı zamanda adim\_1 ile tanımlanan tam\_toplayici alt devresine giriş olarak verilmektedir.

r\_elde(1) girişi ile birlikte in\_giris\_1(1) ve in\_giris\_2(1) bitleri adim\_1 ile tanımlanan tam\_toplayici alt devresine giriş olarak verilmektedir. Bu alt devrenin sonucunda elde edilen ilk çıkış biti out\_cikis(1) çıkış değerine atanımaktadır. Diğer çıkış parametresi olan elde değeri r\_elde sinyalinin 2. bitine atanımakta ve bu bit değeri aynı zamanda adim\_2 ile tanımlanan tam\_toplayici alt devresine giriş olarak verilmektedir.

r\_elde(2) girişi ile birlikte in\_giris\_1(2) ve in\_giris\_2(2) bitleri adim\_2 ile tanımlanan tam\_toplayici alt devresine giriş olarak verilmektedir. Bu alt devrenin sonucunda elde edilen ilk çıkış biti out\_cikis(2) çıkış değerine atanımaktadır. Diğer çıkış parametresi olan elde değeri r\_elde sinyalinin 3. bitine atanımakta ve bu bit değeri aynı zamanda adim\_3 ile tanımlanan tam\_toplayici alt devresine giriş olarak verilmektedir.

r\_elde(3) girişi ile birlikte in\_giris\_1(3) ve in\_giris\_2(3) bitleri adim\_3 ile tanımlanan tam\_toplayici alt devresine giriş olarak verilmektedir. Bu alt devrenin sonucunda elde edilen ilk çıkış biti

out\_cikis (3) çıkış değerine atanmaktadır. Diğer çıkış parametresi olan elde değeri ise out\_cikis\_elde çıkışına atanarak toplama işleminin sonucu elde edilmektedir.

Uygulamada dikkat edilmesi gereken husus, adım\_1 ile tanımlanan alt devrenin doğru sonuç üretebilmesi için adım\_0 ile tanımlanan alt devrenin sonucunu bekleyeceğidir. Aynı şekilde adım\_2 ile tanımlanan alt devrenin adim\_1 ile tanımlanan alt devrenin, adim\_3 ile tanımlanan alt devre ise adim\_2 ile tanımlanan alt devrenin sonucunu beklemektedir.

Örnek 6:1: Şekil 5.1'de verilen blok şemaya ait dort\_bit\_toplayici.vhd VHDL kodu aşağıda verilmiştir. dort\_bit\_toplayici varlığının port tanımlamaları 5-11. satırlar arasında yapılmıştır. in\_giris\_elde portu in modunda std\_logic tipindedir. in\_giris\_1 ve in\_giris\_2 portları in modunda 4 bitlik std\_logic\_vector tipindedir. out\_cikis portu out modunda 4 bitlik std\_logic\_vector tipindedir. out\_cikis\_elde portu out modunda std\_logic tipindedir. tam toplayici alt devresinin tanımlama işlemleri 17-25. satırlar arasında yapılmıştır.

30-31. satırlarda adim\_0 isimli tam\_toplayici alt devresin port atamaları yapılmıştır. Görüleceği üzere atam işlemleri yapılırken asil\_ad kullanılmamıştır. Şekil 5.1'de gösterildiği gibi adim\_0 alt devresinde in\_giris\_elde, in\_giris\_1(0) ve in\_giris\_2(0) giriş portları alt devreye giriş olarak verilmiştir. adim\_0 alt devresi çıkışlarından sonuç değerini tutan port direk olarak out\_cikis(0) çıkış portuna bağlanmıştır. Elde değerini tutan çıkış portu r\_elde sinyalinin 1. bitine atanarak adim\_1 alt devresine elde girişi olarak verilmektedir.

32-33. satırlarda adim\_1 isimli tam\_toplayici alt devresin port atamaları yapılmıştır. Görüleceği üzere atam işlemleri yapılırken asil\_ad kullanılmamıştır. adim\_1 alt devresinde r\_elde(1) sinyali ile birlikte in\_giris\_1(1) ve in\_giris\_2(1) giriş portları alt devreye giriş olarak verilmiştir. adim\_1 alt devresi çıkışlarından sonuç değerini tutan port direk olarak out\_cikis(1) çıkış portuna bağlanmıştır. Elde değerini tutan çıkış portur elde sinyalinin 2. bitine atanarak adim 2 alt devresine elde girişi olarak verilmektedir.

34-35. satırlarda adim\_2 isimli tam\_toplayici alt devresin port atamaları yapılmıştır. Görüleceği üzere atam işlemleri yapılırken asil\_ad kullanılmamıştır. adim\_2 alt devresinde r\_elde(2) sinyali ile birlikte in\_giris\_1(2) ve in\_giris\_2(2) giriş portları alt devreye giriş olarak verilmiştir. adim\_2 alt devresi çıkışlarından sonuç değerini tutan port direk olarak out\_cikis(2) çıkış portuna bağlanmıştır. Elde değerini tutan çıkış portu r\_elde sinyalinin 3. bitine atanarak adim\_3 alt devresine elde girişi olarak verilmektedir.

36-41. satırlarda adim\_3 isimli tam\_toplayici alt devresin port atamaları yapılmıştır. Görüleceği üzere atam işlemleri yapılırken asil\_ad kullanılmıştır. Kullanımdan da görüleceği üzere önce component içerisinde tanımlanan giriş çıkış değerlerine karşılık gelen atamalarının yapıldığı görülmektedir. Örneğin r\_elde(3) sinyali tam\_toplayici alt devresinin in\_giris\_elde giriş portuna bağlanmıştır. adim\_3 alt devresinde r\_elde(3) sinyali ile birlikte in\_giris\_1(3) ve in\_giris\_2(3) giriş portları alt devreye giriş olarak verilmiştir. adim\_3 alt devresi çıkışlarından sonuç değerini tutan port direk olarak out\_cikis(3) çıkış portuna bağlanmıştır. Elde değerini tutan çıkış portu out\_cikis\_elde çıkış portuna bağlanmıştır.

```
1. library IEEE;
2. use IEEE.STD_LOGIC_1164.all;
3.
4. entity dort_bit_toplayici is
5. Port(
6.    in_giris_elde : in std_logic;
7.    in_giris_1 : in std_logic_vector(3 downto 0);
8.    in_giris_2 : in std_logic_vector(3 downto 0);
9.    out_cikis : out std_logic_vector(3 downto 0);
10.    out cikis elde : out std_logic
```

```
11. );
12.end dort bit toplayici;
14.architecture Behavioral of dort bit toplayici is
15.
16.
     component tam toplayici
17. Port (
18.
      in giris elde : in std logic;
19.
      in giris 1 : in std logic;
      in giris 2 : in std logic;
20.
      out cikis : out std logic;
21.
      out cikis elde : out std logic
22.
23. );
24.
     end component;
25.
     signal r elde : std logic vector(1 to 3) ;
26.
27.
28.begin
29.
30.
    adim 0: tam toplayici port map (in giris elde, in giris 1(0),
31.
             in giris 2(0), out cikis(0), r elde(1));
32.
     adim 1: tam toplayici port map (r elde(1), in giris 1(1),
33.
             in giris 2(1), out cikis(1), r elde(2));
     adim 2: tam toplayici port map (r elde(2), in giris 1(2),
35.
             in giris 2(2), out cikis(2), r elde(3));
36.
    adim 3: tam toplayici port map (
37.
             in giris elde => r elde(3),
             in_giris_1 => in giris 1(3),
38.
             in giris 2 \Rightarrow in giris 2(3),
39.
             out cikis => out_cikis(3),
40.
41.
             out cikis elde => out cikis elde) ;
42.
43.end Behavioral;
```

Örnekte alt devre olarak tam toplayıcı devresine ait tam\_toplayici.vhd VHDL kodu aşağıda verilmiştir.

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    entity tam_toplayici is
```

```
5. Port (
6.
      in giris elde : in std logic;
7.
      in giris 1 : in std logic;
8.
      in giris 2 : in std logic;
      out cikis : out std logic;
       out cikis elde : out std logic
10.
11.
    );
12.end tam toplayici;
13.
14.architecture Behavioral of tam toplayici is
15.
16.begin
17.
18.
    out cikis <= in giris elde xor in giris 1 xor in giris 2;
19.
   out cikis elde <= (in giris elde and in giris 1) or
20.
                        (in giris elde and in giris 2) or
                        (in giris 1 and in giris 2);
21.
22.
23.end Behavioral;
```

### 6.2. GENERIC Kullanarak ENTITY Tanımlama


4 bitlik bir toplayıcı için art arda 4 adet tam toplayıcı devresinin birbirine bağlanması gerekmektedir. Eğer tasarlanan sistem 4 bitlik yerine artık 8 bitlik bir toplayıcı olarak kullanılacaksa bu sefer 8 adet tam toplayıcı devresinin birbirine bağlanması gerekmektedir. Bu sayı arttıkça kod içerisinde yapılacak değişikliklerin sayısı da artmaktadır (Şekil 6-2). Bu durumu kontrol altına alabilmek amacı ile VHDL dilinde parametrik tasarım yapılabilmesi için **generic** tanımlama mevcuttur.

**generic** tanımlaması yapılarak tasarlanan devre parametrik özelliğe sahip olmaktadır. Özellikle büyük tasarımlarda **generic** kullanımıyla yapılmak istenen değişiklikler kolaylıkla yapılabilmektedir.

**generic** olarak tanımlanan ifadeler yapılacak değişikliklerle tasarlanan tasarımın tamamı değiştirilmektedir. Bu nedenle kullanıcı tasarım içerisinde yapacağı değişiklikleri tek tek yapmak yerine **generic** ile daha kolay yapma imkânına sahip olmaktadır.

Örnek 6:2: Şekil 6-2'de verilen blok şemaya ait **generic\_toplayici.vhd** VHDL kodu aşağıda verilmiştir. Kodda parametrik yapıda tam toplayıcı işlemi gerçekleştirilmiştir. Parametrik işlem kodda 5-7. satırlar arasında tanımlanan **n** bit parametresi ile sağlanmaktadır.

generic\_toplayici varlığımızın port tanımlama işlemleri 8-14. satırlar arasında yapılmaktadır. in\_giris\_elde portu in modunda std\_logic tipindedir. in\_giris\_1 ve in\_giris\_2 portları in modunda n\_bit bitlik std\_logic\_vector tipindedir. out\_cikis portu out modunda n\_bit bitlik std\_logic\_vector tipindedir. out\_cikis\_elde portu out modunda std\_logic tipindedir.



Şekil 6-2 n bitlik tam toplayıcı devresinin alt devre kullanılarak gösterimi

6. satırda tanımlanan n\_bit : integer := 8 söz dizimi ile tasarlanacak sistemimizde kullanılacak olan n\_bit değişkeni 8 değerini alacaktır. n\_bit değerini belirlenmesi ile birlikte generic\_toplayici varlığımıza ait in giris 1, in giris 2 ve out cikis portları 8 bit olacaktır.

Mimari içerisinde 35. satırda tanımlanan **for n\_i in 0 to n\_bit - 1 generate** ifadesi ile döngü içerisinde tanımlanacak olan ifade ile oluşturulacak devreden **n\_bit** adedinin birbirine bağlanacağı ifade edilmektedir. 36. satırda **adim:** tam\_toplayici port map ifadesi ile n\_bit adet tam toplayici devresinin bir biri ardına bağlanacağı anlaşılmaktadır.

Tasarımımızda toplayıcının bit uzunluğunu değiştirmek istediğimizde kod içersinde **n\_bit** ve **n\_bit** - **1** gördüğümüz yerlerdeki tüm değerleri ayrı ayrı değiştirmemiz gerekmektedir. Tasarlanın devrenin de büyüklüğü düşünüldüğü zaman yapılacak değişiklikler daha da karmaşık hale gelebilmektedir. Bu nedenle **generic** kullanımı ile tasarımda değişikliklerin kolayca yapılabildiği görülmektedir.

```
1. library IEEE;
2. use IEEE.STD_LOGIC_1164.all;
3.
4. entity generic_toplayici is
5. Generic(
6.    n_bit : integer := 8
7. );
8. Port(
9. in giris elde : in std logic;
```

```
in giris 1 : in std logic vector(n bit - 1 downto 0);
10.
      in giris 2 : in std logic vector(n bit - 1 downto 0);
11.
       out cikis : out std logic vector(n bit - 1 downto 0);
12.
13.
       out cikis elde : out std logic
14.
    );
15.end generic toplayici;
17.architecture Behavioral of generic toplayici is
18.
19. component tam toplayici
20. Port (
      in giris elde : in std logic;
21.
22.
      in giris 1 : in std logic;
      in giris 2 : in std logic;
23.
      out cikis : out std logic;
24.
      out cikis elde : out std logic
25.
26.);
27.
     end component;
28.
29.
     signal r elde : std logic vector(0 to n bit) ;
30.
31.begin
32.
33. r elde(0) <= in giris elde;
34.
    for kontrol: for n i in 0 to n_bit - 1 generate
35.
      adim: tam toplayici port map (
36.
37.
             in giris elde => r elde(n i),
           in giris 1 \Rightarrow in giris 1(n i),
38.
39.
           in giris 2 => in giris 2(n i),
40.
           out cikis => out cikis(n i),
41.
           out cikis elde \Rightarrow r elde(n i + 1)
42.
    );
43.
    end generate for kontrol;
44.
45.
    out_cikis_elde <= r_elde(n_bit);</pre>
46.
47.end Behavioral;
```

Aşağıda verilen tb\_toplayici.vhd VHDL kodunda farklı bit uzunluklarında generic\_toplayici alt devreleri oluşturulmaktadır. generic\_toplayici\_4\_bit etiketli alt devre de görüleceği üzere generic içerisinde n\_bit => 4 atama işlemi yapılmıştır. Bu nedenle bu alt devre 4 bitlik olacaktır. generic\_toplayici\_8\_bit etiketli alt devre de ise generic atama işlemi yapılmamıştır. Bu durumlarda ise component içerisinde tanımlanan n\_bit değeri varsayılan değer olarak atanımaktadır. Bu tasarım için 8 bitlik bir toplayıcı oluşturacaktır. port map içerisinde çıkış değerleri kullanılmayacak ise uygulamada görüldüğü gibi open ile açık hale getirilebilmektedir.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.all;
3.
4. entity tb toplayici is
5. end tb toplayici;
6.
7. architecture Behavioral of tb toplayici is
8.
9.
    component generic toplayici
10.
    Generic (
11.
     n bit : integer := 8
12.
     );
13.
    Port (
14.
       in giris elde : in std logic;
       in giris 1 : in std logic vector(n bit - 1 downto 0);
15.
      in giris 2 : in std logic vector(n bit - 1 downto 0);
16.
17.
       out cikis : out std logic vector(n_bit - 1 downto 0);
18.
       out cikis elde : out std logic
19.
     );
20.
     end component;
21.
22.
     signal in giris4 1 : std logic vector(3 downto 0) := X"2";
23.
     signal in giris4 2 : std logic vector(3 downto 0) := X"1";
24.
     signal out cikis4 : std logic vector(3 downto 0);
     signal out cikis elde4 : std logic;
25.
26.
27.
     signal in giris8 1 : std logic vector(7 downto 0) := X"12";
28.
     signal in giris8 2 : std logic vector(7 downto 0) := X"22";
29.
     signal out cikis8 : std logic vector(7 downto 0);
30.
31.begin
32.
33.
    generic toplayici 4 bit : generic toplayici
```

```
34.
     Generic map ( n bit => 4 )
35.
    Port map (
36.
       in giris elde => '0',
       in giris 1 => in giris4 1,
37.
       in giris 2 => in giris4 2,
38.
       out cikis => out cikis4,
39.
40.
       out cikis elde => out cikis elde4
     );
41.
42.
43.
     generic toplayici 8 bit : generic toplayici
44.
     Port map (
45.
       in giris elde => '0',
       in giris 1 => in giris8 1,
46.
       in giris 2 => in giris8 2,
47.
48.
       out cikis => out cikis8,
       out cikis elde => open
49.
50.
51.
52.end Behavioral;
```

#### 6.3. Function

Fonksiyon hesaplama değerleri veya davranış tanımlaması için bir algoritmanın tanımlı olduğu alt programdır. Fonksiyonun önemli özelliği belirli bir tipe ait değerde dönüş sağlamasıdır. Fonksiyonun bu özelliği diğer alt program tiplerinden en önemli farkıdır. Aşağıda VHDL dilinde fonksiyon tanımlama sözdizimi verilmiştir.

Aşağıda ayni\_giris isimli fonksiyonda 4 bitlik giriş sinyallerinin bir biri ile aynı olması durumunda 1 aksi durumda 0 döndürülmektedir. ayni\_giris fonksiyonun in\_giris\_1 ve in\_giris\_2 bitleri std\_logic\_vector tipinde 4 bit olarak tanımlanmıştır. Fonksiyonun döndürdüğü değer ise std\_logic tipindedir.

```
function ayni_giris(in_giris_1, in_giris_2 : std_logic_vector(3
downto 0)) return std_logic is

begin
  if in_giris_1 = in_giris_2 then
    return '1';
```

```
else
    return '0';
end if;
end ayni giris;
```

Bir başka örnekte ise toplayici\_4\_bit fonksiyonu ile 4 bitlik toplayıcı işlemi gerçekleştirilmektedir. 1. satırda fonksiyon tanımlama işlemi yapılmıştır. Tanımlama işleminde in\_giris\_1 ve in\_giris\_2 ifadeleri 4 bitlik std\_logic\_vector tipinde ve in\_giris\_elde ifadesi bir bitlik std\_logic tipindedir. Fonksiyon std\_logic\_vector tipinde değer döndürmektedir. 19. satırda ise toplama sonucun tutulduğu 5 bitlik std\_logic\_vector tipindeki v toplam değişkeni döndürülmektedir.

```
1. function toplayici 4 bit (in giris 1, in giris 2 : std logic vector(3
  downto 0); in giris elde: std logic) return std logic vector is
2.
    variable v elde : std logic;
3.
4.
    variable v toplam : std logic vector(4 downto 0);
5.
6. begin
7.
8.
     v elde:= in giris elde;
9.
    v toplam := (others => '0');
10.
11.
     for n i in 0 to 3 loop
12.
       v toplam(n i) := in giris 1(n i) xor in giris 2(n i) xor v elde;
13.
      v elde := (in giris 1(n i) and in giris 2(n i)) or
14.
                  (in giris 1(n i) and v elde) or
                  (in giris 2(n i) and v elde);
15.
16.
     end loop;
17.
     v \text{ toplam } (4) := v \text{ elde};
18.
19.
     return v toplam;
20.
21.end toplayici 4 bit;
```

örnek 6.3: Yukarıda tanımlanan toplayici\_4\_bit fonksiyonunun kullanıldığı function\_ornek.vhd VHDL kodu aşağıda verilmiştir. Kodda fonksiyon tanımlama işlemleri 16-35. satırlar arasında yapılmaktadır. 41. satırda toplayici\_4\_bit fonksiyonu çağrılmaktadır. Fonksiyon girişleri in\_giris\_1, in\_giris\_2 ve in\_giris\_elde giriş portlarıdır. Fonksiyonun dönderdiği değer r\_toplama\_sonuc sinyaline atanmaktadır. 43. satırda toplama sonucu out\_cikis çıkış portuna r\_toplama\_sonuc sinyalinin sağdan 4 biti atanmaktadır. 44. satırda elde sonuç değeri out\_cikis\_elde portuna r\_toplama\_sonuc sinyalinin en anlamlı biti atanmaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
4. entity function ornek is
5.
    Port (
       in giris elde : in std logic;
7.
      in giris 1 : in std logic vector(3 downto 0);
8.
      in giris 2 : in std logic vector(3 downto 0);
      out cikis : out std logic vector(3 downto 0);
10.
     out cikis elde : out std logic
11. );
12.end function ornek;
14.architecture Behavioral of function ornek is
15.
                 toplayici 4 bit
16. function
                                     (in giris 1,
                                                    in giris 2
  std logic vector(3 downto 0); in giris elde: std logic)
17. return std_logic_vector is
      variable v_elde : std_logic;
      variable v toplam : std logic vector(4 downto 0);
19.
20.
21. begin
22.
23.
      v elde := in giris elde;
      v toplam := (others => '0');
24.
25.
      for n i in 0 to 3 loop
26.
        v toplam(n i) := in giris 1(n i) xor in giris 2(n i)
27.
  v elde;
        v elde := (in giris 1(n i) and in giris 2(n i)) or
28.
29.
                   (in giris 1(n i) and v elde) or
                   (in giris 2(n i) and v elde);
30.
31.
       end loop;
32.
     v toplam (4) := v_elde;
33.
      return v toplam;
35.
     end toplayici 4 bit;
36.
37. signal r toplama sonuc : std logic vector(4 downto 0) := (others =>
   '0');
38.
```

```
39.begin
40.
41. r_toplama_sonuc <= toplayici_4_bit(in_giris_1, in_giris_2, in_giris_elde);
42.
43. out_cikis <= r_toplama_sonuc(3 downto 0);
44. out_cikis_elde <= r_toplama_sonuc(4);
45.
46.end Behavioral;</pre>
```

#### 6.4. Procedure

Fonksiyonun aksine **procedure** VHDL dilinde tanımlanan diğer söz dizimlerini de kullanılabilmektedir. Fonksiyon gibi bir değer döndürmez. VHDL kodundaki pozisyonlarına (mimari veya process içerisinde) bağlı olarak eş zamanlı veya sıralı olarak gerçeklenebilmektedir.

**procedure** modül içerisinde VHDL kodunun analizini kolaylaştırmaktadır. Çıkış parametrelerini kullanarak değişkenlerin sayılarını döndürebilir. Söz dizimi aşağıdaki gibidir :

```
procedure procedure_adi [(procedures_arayuz_listesi)] is
    tanımlamalar
begin
    Söz dizimleri
end procedures_adi;
```

Aşağıda 4 bitlik tam toplayıcı devresinin **procesdure** kullanılarak gerçeklenmesi gösterilmiştir.

```
1. procedure toplayici 4 bit(
2.
    in giris elde : in std logic;
    in giris 1 : in std logic vector(3 downto 0);
3.
4.
    in giris 2 : in std logic vector (3 downto 0);
    out cikis : out std logic vector(3 downto 0);
6.
    out cikis elde : out std logic ) is
7.
8.
    variable v elde: std logic vector(4 downto 0);
9.
10.begin
11.
12. v elde(0) := in giris elde;
13. for n i in 0 to 3 loop
     out cikis (n i) <= in giris 1(n i) xor in giris 2(i)
14.
                                                                     xor
  v elde(n i);
```

Örnek 6.4: Yukarıda tanımlanan toplayici\_4\_bit procedure'nin kullanıldığı procedure\_ornek.vhd VHDL kodu aşağıda verilmiştir. Kodda procedure tanımlama işlemleri 16-38. satırlar arasında yapılmaktadır. 44. Satırda toplayici\_4\_bit fonksiyonu çağrılmaktadır. Fonksiyon girişleri in\_giris\_1, in\_giris\_2 ve in\_giris\_elde giriş portlarıdır. Fonksiyonun dönderdiği değer r\_toplama\_sonuc sinyaline atanmaktadır. 45. satırda toplama sonucu out\_cikis çıkış portuna r\_toplama\_sonuc sinyalinin sağdan 4 biti atanmaktadır. 46. satırda elde sonuç değeri out\_cikis\_elde portuna r\_toplama\_sonuc sinyalinin en anlamlı biti atanmaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity procedure ornek is
5.
    Port (
       in giris elde : in std logic;
7.
       in giris 1 : in std logic vector(3 downto 0);
8.
       in giris 2 : in std logic vector(3 downto 0);
      out cikis : out std logic vector(3 downto 0);
10.
       out cikis elde : out std logic
11.
     );
12.end procedure ornek;
13.
14.architecture Behavioral of procedure ornek is
15.
16.
     procedure toplayici 4 bit(
       in giris elde : in std logic;
17.
       in giris 1 : in std logic vector(3 downto 0);
18.
       in giris 2 : in std logic vector(3 downto 0);
19.
20.
       out cikis : out std logic vector(3 downto 0);
21.
       out cikis elde : out std logic ) is
22.
23.
       variable v elde: std logic vector(4 downto 0);
24.
```

```
25. begin
26.
27.
      v_elde(0) := in_giris_elde;
      for n i in 0 to 3 loop
28.
         out cikis (n i) := in giris 1(n i) xor in giris 2(n i) xor
29.
  v elde(n i);
         v_{elde(n_i + 1)} := (in_{giris_1(n_i)} and in_{giris_2(n_i)}) or
   (in_giris_2(n_i) and v_elde(n_i)) or (in_giris_2(n_i)
  v = \overline{lde(n i)};
31.
       end loop;
32.
33.
      out cikis elde := v elde(4);
34.
35.
     end toplayici 4 bit;
36.
37.begin
38.
    process(in giris elde, in giris 1, in giris 2)
39.
       variable v cikis : std logic vector(3 downto 0);
40.
       variable v cikis elde : std logic;
42. begin
43.
44.
      toplayici 4 bit(in giris elde, in giris 1, in giris 2, v cikis,
  v cikis_elde );
45.
      out cikis <= v cikis;
       out_cikis_elde <= v_cikis_elde;</pre>
47.
     end process;
48.
49.end Behavioral;
```

## 6.5. VHDL'de PACKAGE Kullanımı

package, VHDL dilinde tanımlanacak olan type, function gibi genel ifadeleri tanımlamada kullanılır. package iki temel bömlümden oluşur:

- paket tanımlama
- paket gövdesi

Genel olarak paket dosyasında tanımlama işlemi aşağıdaki gibi yapışmaktadır.

```
package paket_adi is
    Tip ve alt tip tanimlama
    Alt programlar
```

Örnek 6.5: Aşağıda örnek olarak oluşturulan benim\_paketim.vhd VHDL paketi verilmiştir. benim\_paketim paketi içerisinde tanımlama bölgesinde 6-7. Satırlarda bir bitlik std\_logic tipinde r\_giris\_1, r\_giris\_2 sinyalleri, 8. satırda integer tipinde VERI\_UZUNLUGU sabiti ve 9-10. satırlarda VERI\_UZUNLUGU boyutunda in\_giris\_1 ve in\_giris\_2 sinyalleri, 12-14. satırlarda t\_Kelime tipi ve bu tip ile tanımlanmış r\_Kelime\_1, r\_Kelime\_2 sinyalleri, 16. satırda buyuk\_bul isimli fonksiyonun tanımı ve 18-29. satırlarda generic\_toplama alt devresine ilişkin component tanımlama işlemleri yapılmıştır. Paket gövdesi bölümünde ise 34-42. satırlarda buyuk\_bul fonksiyonunun işlevi tanımlanmıştır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
4. package benim paketim is
5.
    signal r giris 1 : std logic := '0';
6.
    signal r giris 2 : std logic := '0';
    constant VERI UZUNLUGU : integer := 6;
     signal in_giris_1 : std_logic_vector(VERI_UZUNLUGU - 1 downto 0) :=
   (others => \( \bar{0} \);
     signal in giris 2 : std logic vector(VERI_UZUNLUGU - 1 downto 0) :=
   (others => '0');
11.
12.
     type t Kelime is array (9 downto 0) of std logic;
     signal r Kelime 1 : t kelime := (others => '0');
     signal r_Kelime_2 : t_kelime := (others => '0');
14.
15.
     function buyuk bul(in Kelime 1, in Kelime_2 : t_Kelime) return
  t Kelime;
17.
     component generic toplayici
19. Generic (
```

```
20.
       n bit : integer := 8
21.
    );
22.
    Port (
23.
      in giris elde : in std logic;
24.
       in giris 1 : in std logic vector(n bit - 1 downto 0);
       in_giris_2 : in std_logic vector(n bit - 1 downto 0);
25.
26.
       out cikis : out std logic vector(n bit - 1 downto 0);
27.
       out cikis elde : out std logic
28.
     );
29.
     end component;
30.
31.end benim paketim;
33.package body benim paketim is
34. function buyuk bul(in Kelime 1, in Kelime 2 : t Kelime) return
   t Kelime is
35.
       variable v_buyuk : t_Kelime;
36.
    begin
37.
       v buyuk := in Kelime 1;
       if v buyuk < in Kelime 2 then</pre>
38.
         v buyuk := in Kelime 2;
39.
       end if;
40.
       return v buyuk;
41.
     end buyuk bul;
43.end benim_paketim;
```

benim\_paketim isimli paket dosyasının kullanılacağı VHDL kodunun kütüphane bildirim kısmında bildirimi aşağıda verilen söz dizimi ile yapılmaktadır.

```
LIBRARY work;
USE work.benim paketim.all;
```

Aşağıda benim\_paketim paketi kullanılarak paket içerisinde kullanılan tüm tanımlamaların kullanıldığı paket kullanimi.vhd VHDL kodu aşağıda verilmiştir.

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    library work;
    use work.benim_paketim.all;
    6.
```

```
7. entity paket_kullanimi is
8. end paket kullanimi;
10.architecture Behavioral of paket kullanimi is
11.
12. signal r_Buyuk : t_Kelime;
13.
14.begin
15.
16. r_Buyuk <= buyuk_bul(r_Kelime_1, r_Kelime_2);</pre>
17. generic_toplayici_4_bit : generic_toplayici
     Generic map( n_bit => VERI_UZUNLUGU )
19.
      Port map (
20.
        in giris elde => r giris 1,
21.
       in giris 1 => in giris 1,
22.
        in giris 2 \Rightarrow in giris 2,
23.
         out cikis => open,
         out_cikis_elde => r_giris_2
24.
25. );
26.end Behavioral;
```