9. Benzetim Uygulamaları

Bu bölümde şu ana kadar anlatılan konuların kullanıldığı 15 örneğe yer verilmiştir. VHDL dili ile ilgil olarak anlatılan konuların pekiştirilmesi adına bu uygulamalar oldukça faydalı olacaktır. Burada anlatılan örnek uygulamalar sırasıyla aşağıda gösterildiği gibidir:

- 1. Yetki Girişli D-Mandalı
- 2. Yükselen Kenar Tetiklemeli D İki Durumlusu (D Flip-Flop)
- 3. Asenkron Resetli D İki Durumlusu (Asenkron Resetli D Flip-Flop)
- 4. Senkron Resetli D İki Durumlusu (Senkron Resetli D Flip-Flop)
- 5. Saklayıcı (Register)
- 6. Kaydırmalı Saklayıcı (Shift Register)
- 7. Sayaçlar
- 8. Saat (Clock) Frekans Bölme
- 9. VHDL'de metin dosyasından veri okuma
- 10. VHDL'de ROM Bloğu Oluşturmak
- 11. VHDL'de RAM Bloğu Oluşturmak
- 12. FIFO Tasarımı
- 13. Sinyal İşlemede Konvolüsyon
- 14. Temel İmge İşleme Algoritmaları
- 15. VHDL ile İmge'de Konvolisyon İşlemi

Bu bölümde verilen örnek uygulamaların tamamı benzetim ortamında gerçekleştirilmiş ve ilgili uygulamaya ait benzetim ekran görüntüleri her örnek için anlatımlar eklenmiştir. Ayrıca benzetim için kullanılan sınama kodu (test bench) ve tasarım kodu da her örnek için verilmiştir. Uygulamalar gerçekleştirilirken basit tasarımlardan, karmaşık tasarımlara doğru bir yol izlenmiştir.


9.1. Yetki Girişli D Mandalı (D Latch)

D Mandalı devresi giriş sinyalinin durumu değiştiği zaman çıkış değerini güncelleyen, değişim olmadığı durumlarda ise çıkış değerini koruyan bir devre elemanıdır. Bu elemana bir yetkilendirme girişi eklendiğinde oluşan elemana "Yetki Girişli D Mandalı" adı verilmektedir. Bu elemanda çıkış değerinin güncellenmesi normal D Mandalından farklı olarak yetki girişinin de '1' olması gerekmektedir. Eğer yetki girişi '0' ise giriş değeri değişse bile çıkış değeri son durumunu korumaya devam edecektir.

Yetki girişli D mandalı doğruluk tablosu Tablo 9-1'de verilmiştir. Tablo 9-1'den de görüleceği üzere **in_en** giriş portu değeri '0' olduğunda çıkış değerleri **in_giris** giriş portu değerinin önemi olmadan bir önceki değerini korumaktadır. **in_en** girişi portu değeri '1' olduğunda ise **in_giris** giriş portu değeri **out_cikis** çıkış portuna ve **in_giris** giriş portu değerinin değili ise **out_cikis**' çıkış portuna aktarılmaktadır. Şekil 9-1'de ise yetki girişli D mandalı mantık devresi gösterilmiştir.

5 5 5 5 5 5 5 5						
in_en	in_giris	out_cikis(+)	out_cikis'(+)			
0	0	out_cikis	out_cikis'			
0	1	out_cikis	out_cikis'			
1	0	0	1			
1	1	1	0			

Tablo 9-1 Yetki girişli D mandalı doğruluk tablosu



Şekil 9-1 D mandalı mantık devresi

Örnek 9.1: Bu örnekte Yetki Girişli D Mandalı mantık devresinin gerçekleştirildiği d_latch.vhd VHDL kodu verilmiştir. Tablo 9-1 ve Şekil 9-1'den de görülceği üzere d_latch varlığımız iki giriş ve iki çıkış portuna sahiptir. Port tanımlamaya ilişkin bildirimler 5-10. satırları arasında yapılmatıdır. Port tanımalamaları std logic veri tipinde yapıldığından dolayı 1. ve 2. satırlarda gerekli kütüphane bildirimleri yapılmaktadır.


15. satırda std_logic veri tipinde r_cikis sinyali tanımlanmaktadır. 19. satırda tanımlanan söz dizimi ile process'in in_en ve in_giris giriş portları değerlerinde meydana gelen değişiklikler ile aktif olacağı belirtilmektedir. 22. satırda tanımlı koşul ifadesinin sağlanması yani in_en giriş portu değerinin '1' olması durumunda in_giris giriş portu değeri r_cikis sinyaline atanmaktadır. Aksi durumlarda ise r_cikis sinyali bir önceki değerini korumaktadır. 28. satırda out_cikis çıkış portuna r_cikis sinyalinin değeri atanırken, 29. satırda ise out cikis degil çıkış portuna r cikis sinyalinin değerinin değili atanmaktadır.

```
1. library IEEE;
2. use IEEE.STD_LOGIC_1164.all;
4. entity d latch is
    port (
       in en : in std logic;
7.
       in giris : in std logic;
8.
      out cikis : out std logic;
       out cikis degil : out std logic
10.
     );
11.end d latch;
12.
13.architecture Behavioral of d latch is
14.
15.
     signal r cikis : std logic := '0';
16.
17.begin
18.
     process(in en, in giris)
```

```
20.
     begin
21.
22.
       if in en = '1' then
          r cikis <= in giris;
23.
24.
       end if;
25.
26.
     end process;
27.
28.
     out cikis <= r cikis;
29.
     out cikis_degil <= (not r_cikis);</pre>
30.
31.end Behavioral;
```

Aşağıda ise **d_latch** varlığının benzetim yapılabilmesi için **tb_d_latch.vhd** sınama kodu (test bench) verilmiştir ve sınama koduna ait benzetim çıktısı Şekil 9-2'de gösterilmiştir. Şekil 9-2'de gösterilen benzetim sonucunda:

- 1. adım: in_en giriş portu değeri '1' olduğundan r_cikis sinyaline in_giris giriş portu değeri atanmaktadır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portuna '0', out_cikis_degil çıkış portuna '1' değerleri atanmaktadır.
- 2. adım: in_en giriş portu değerine '0' ve in_giriş giriş portu değerine '1' atanmaktadır. r_cikis sinyalinin değeri in_en giriş portu değerinin '0' olması nedeniyle bir önceki adımdaki değerini korumuştur. r cikis sinyalinin değerinin değişmemesi ile çıkış portlarının değerleride değişmemiştir.
- 3. adım: in_en giriş portu değerine '1' atanmaktadır. in_en girişi portu değeri '1' olmasıyla r_cikis sinyaline in_giris giriş portu değeri atanmıştır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portuna '1', out_cikis_degil çıkış portuna '0' değerleri atanmaktadır.
- 4. adım: in_en giriş portu değeri '1' olduğundan r_cikis sinyaline in_giris giriş portu değeri atanmıştır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portuna '0', out_cikis_degil çıkış portuna '1' değerleri atanmaktadır.
- 5. adım: in_en giriş portu değeri'0' olmaktadır. r_cikis sinyalinin değeri in_en giriş portu değerinin '0' olması nedeniyle bir önceki adımdaki değerini korumuştur. r_cikis sinyalinin değerinin değişmemesi ile çıkış portlarının değeride değişmemiştir.
- 6. adım: in_en giriş portu değeri '1' olduğundan r_cikis sinyaline in_giris giriş portu değeri atanmıştır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portuna '1', out_cikis_degil çıkış portuna '0' değerleri atanmaktadır.
- 7. adım: in_en giriş portu değeri'1' olduğundan r_cikis sinyaline in_giris giriş portu değeri atanmıştır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portuna '0', out_cikis_degil çıkış portuna '1' değerleri atanmaktadır.
- 8. adım: in_en giriş portu değeri'0' olmaktadır. r_cikis sinyalinin değeri in_en giriş portu değerinin '0' olması nedeniyle bir önceki adımdaki değerini korumuştur. r_cikis sinyalinin değerinin değişmemesi ile çıkış portlarının değeride değişmemiştir.



Şekil 9-2 d latch varlığı benzetim çıktısı

tb_d_latch.vhd VHDL kodun amacı d_latch varlığının benzetiminin yapmak olduğundan dolayı tb_d_latch varlığına ait bir port tanımlaması yapılmamıştır. tb_d_latch.vhd VHDL kodu sentezlenemez ve sadece benzetim için kullanılabilmektedir. Test kodlarının oluşturulması amacı ile kullanılacak olan sinyallerin tanımlama işlemleri 18-21. satırlarda yapılmıştır.

25-33. satırlar arasında tanımlanan **process** ile **in_en** yetkilendirme sinyalinin davranışı tanımlanmaktadır. **wait for** komutu ile tanımlanan süre kadar **process** içinde beklenmektedir.

- 27. satırda yapılan tanımlama ile **in_en** yetkilendirme sinyaline '1' değeri atanmaktadır ve **100ns** beklendikten sonra 28. satırda tanımlanan ifade gerçeklenecektir. Diğer bir ifade ile 27. satırda yapılan tanımlama ile **in en** yetkilendirme sinyalinin **0-100 ns** aralığında alacağı değer tanımlanmıştır.
- 28. satırda tanımlanan ifade ile **in_en** yetkilendirme sinyalinin **100–220 ns** aralığında alacağı değerin '0' olacağı belirtilmektedir.
- 29. satırda tanımlanan ifade ile in_en yetkilendirme sinyalinin 220-540 ns aralığında alacağı değerin '1' olacağı belirtilmektedir.
- 30. satırda tanımlanan ifade ile in_en yetkilendirme sinyalinin 540-700 ns aralığında alacağı değerin '0' olacağı belirtilmektedir.
- satırda tanımlanan ifade ile **in_en** yetkilendirme sinyalinin 700-900 **ns** aralığında alacağı değerin '1' olacağı belirtilmektedir.
- satırda tanımlanan ifade ile in_en yetkilendirme sinyalinin 900-1000 ns aralığında alacağı değerin
 '0' olacağı belirtilmektedir.

35-42. satırları arasında tanımlanan **process** içerisinde **in giris** sinyalinin davranışı tanımlanmaktadır.

- 37. satırda tanımlanan ifade ile in_giris sinyalinin 0-100 ns aralığında alacağı değerin '0' olacağı belirtilmektedir.
- 38. satırda tanımlanan ifade ile in_giris sinyalinin 100-500 ns aralığında alacağı değerin '1' olacağı belirtilmektedir.
- 39. satırda tanımlanan ifade ile **in_giris** sinyalinin **500-700 ns** aralığında alacağı değerin '**0**' olacağı belirtilmektedir.
- 40. satırda tanımlanan ifade ile **in_giris** sinyalinin **700-800 ns** aralığında alacağı değerin '1' olacağı belirtilmektedir.
- 41. satırda tanımlanan ifade ile in_giris sinyalinin 800-1000 ns aralığında alacağı değerin '0' olacağı belirtilmektedir.

d_latch varlığının **tb_d_latch** varlığında alt devre olarak kullanılabilmesi için gerekli **component** tanımlama işlemleri 9-16. satırlar arasında yapılmıştır. 44-50. satırlar arasında ise **d_latch** alt devresine ilişkin bağlantılar yapılmaktadır.

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.all;
    entity tb_d_latch is
    end tb d latch;
```

```
6.
7. architecture Behavioral of tb d latch is
9.
    component d latch
10.
    Port (
11.
      in en : in std logic;
12.
      in giris : in std logic;
13.
      out cikis : out std logic;
14.
      out cikis degil : out std logic
15.
     );
16.
     end component;
17.
18.
     signal in en : std logic := '0';
     signal in giris : std logic := '0';
19.
20.
     signal out cikis : std logic := '0';
     signal out cikis degil : std logic := '0';
21.
22.
23.begin
24.
25. process
26. begin
27.
      in en <= '1'; wait for 100 ns;
28.
      in en <= '0'; wait for 120 ns;
      in en <= '1'; wait for 320 ns;
29.
30.
      in en <= '0'; wait for 160 ns;
31.
      in en <= '1'; wait for 200 ns;
       in en <= '0'; wait for 100 ns;
32.
33.
     end process;
34.
35.
     process
36. begin
37.
       in giris <= '0'; wait for 100 ns;</pre>
38.
      in giris <= '1'; wait for 400 ns;
39.
      in giris <= '0'; wait for 200 ns;
      in giris <= '1'; wait for 100 ns;</pre>
40.
41.
      in giris <= '0'; wait for 200 ns;
42.
     end process;
43.
44.
     d latch map : d latch
45. port map(
```


```
46. in_en => in_en,
47. in_giris => in_giris,
48. out_cikis => out_cikis,
49. out_cikis_degil => out_cikis_degil
50. );
51.
52.end Behavioral;
```

9.2. Yükselen Kenar Tetiklemeli D İki Durumlusu (D Flip Flop)

Yükselen kenar tetiklemeli D iki durumlusunda, saat darbesinin yükselen kenarına bağlı olarak çıkış değeri güncelleme işlemi yapılmaktadır. Yükselen kenar tetiklemeli D iki durumlusuna ait doğruluk tablosu Tablo 9-2'de verilmiştir. Tablo 9-2'dende görüleceği üzere saat darbesin yükselen kenarında **in_giris** giriş portunun değeri **out_cikis** çıkış portuna ve **in_giris** giriş portunun değerinin değili ise **out_cikis**' çıkış portuna atanmaktadır. Saat darbesinin yükselen kenarı mevcut olmadığı durumlarda ise giriş değeri ne olursa olsun çıkış değerleri eski değerlerini korumaktadır. Şekil 9-3'de ise Yükselen kenar tetiklemeli D iki durumlusuna ait mantık devresi verilmiştir.

Tablo 9-2 Yükselen kenar tetiklemeli D iki durumlusu doğruluk tablosu

Saat Darbesi	in_giris	out_cikis(+)	out_cikis'(+)
Çıkan kenar	0	0	1
Çıkan kenar	1	1	0
Çıkan kenar yok	X	out_cikis	out_cikis'



Şekil 9-3 Yükselen kenar tetiklemeli D iki durumlusu mantık devresi

Örnek 9.2: Aşağıda yükselen kenar tetiklemeli D iki durumlu mantık devresinin gerçekleştirildiği d_mandali.vhd VHDL kodu verilmiştir. 1. ve 2. satırlarda tasarımda kullanılacak olan kütüphane bildirimleri

yapılmaktadır. Tablo 9-2 ve Şekil 9-3'den de görülceği üzere **d_mandali** varlığımız iki giriş ve iki çıkış portuna sahiptir. Port tanımlamaya ilişkin bildirimler 5-10 satırları arasında yapılmaktadır. Port tanımalamaları **std_logic** veri tipinde yapıldığından dolayı 1. ve 2. satırlarda gerekli kütüphane bildirimleri yapılmaktadır.


15. satırda std_logic veri tipinde r_cikis sinyali tanımlanmaktadır. 19. satırda tanımlanan söz dizimi ile process'in in_clk ve in_giris giriş port değerlerinde meydana gelen değişiklikler ile aktif olacağı belirtilmektedir. 22. satırda tanımlı koşul ifadesinin sağlanması yani in_clk giriş portunda yükselen kenarının meydana gelmesi durumunda in_giris giriş port değeri r_cikis sinyaline atanmaktadır. Aksi durumlarda ise r_cikis sinyali bir önceki değerini korumaktadır. 28. satırda out_cikis çıkış portuna r_cikis sinyalinin değeri atanırken, 29. satırda ise out_cikis_degil çıkış portuna r_cikis sinyalinin değerinin değe

Eğer tasarım düşen kenar olarak tasarlanmak istenirse 22. satırdaki in_clk = '1' koşulu in_clk = '0' şeklinde değiştirilerek kullanılabilir.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.all;
3.
4. entity d mandali is
     port (
6.
       in clk : in std logic;
7.
       in giris : in std logic;
       out cikis : out std logic;
8.
       out cikis degil : out std logic
9.
10.
     );
11.end d mandali;
12.
13.architecture Behavioral of d mandali is
14.
15.
     signal r cikis : std logic := '0';
16.
17.begin
18.
19.
     process(in clk, in giris)
20.
     begin
21.
22.
       if in clk'event and in clk = '1' then
         r cikis <= in_giris;</pre>
23.
24.
       end if;
25.
26.
     end process;
27.
28.
    out cikis <= r cikis;
     out cikis degil <= (not r cikis);</pre>
29.
30.
```

Aşağıda ise **d_mandali** varlığının benzetim yapılabilmesi için **tb_d_mandali.vhd** sınama kodu (test bench) verilmiştir ve benzetim çıktısı Şekil 9-4'de gösterilmiştir. Şekil 9-4'de gösterilen benzetim sonucunda:

- 1. adım: in_clk giriş portunda yükselen kenar meydana gelmesi ile birlikte in_giris giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portu değerine '0', out_cikis_degil çıkış portu değerine ise '1' atanmaktadır. l. adım içerisinde in_giris giriş portu '1' değerini almakta ve process aktif olmaktadır. Fakat 22. satırda tanımlanan in_clk giriş portunda saat darbesi yükselen kenarının meydana gelip gelmediğini kontrol eden koşul ifadesi gerçeklenmediğinden dolayı çıkış portlarının değerleri değişmemiştir.
- 2. adım: in_clk giriş portunda yükselen kenar meydana gelmesi ile birlikte in_giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portu değerine '1', out_cikis_degil çıkış portu değerine ise '0' atanmaktadır
- 3. adım: in_giris giriş portu '0' değerini almakta ve process aktif olmaktadır. Fakat 22. satırda tanımlanan in_clk giriş portunda saat darbesi yükselen kenarının meydana gelip gelmediğini kontrol eden koşul ifadesi gerçeklenmediğinden dolayı çıkış portlarının değerleri değişmemiştir.
- 4. adım: in_clk giriş portunda yükselen kenar meydana gelmesi ile birlikte in_giriş giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri'0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portu değerine '0', out_cikis_degil çıkış portu değerine ise '1' atanmaktadır
- 5. adım: in_giris giriş portu '1' değerini almakta ve process aktif olmaktadır. Fakat 22. satırda tanımlanan in_clk giriş portunda saat darbesi yükselen kenarının meydana gelip gelmediğini kontrol eden koşul ifadesi gerçeklenmediğinden dolayı çıkış portlarının değerleri değişmemiştir.
- 6. adım: in_clk giriş portunda yükselen kenar meydana gelmesi ile birlikte in_giris giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portu değerine '1', out_cikis_degil çıkış portu değerine ise '0' atanmaktadır. 6. adım içerisinde in_giris giriş portu '0' değerini almakta ve process aktif olmaktadır. Fakat 22. satırda tanımlanan in_clk giriş portunda saat darbesi yükselen kenarının meydana gelip gelmediğini kontrol eden koşul ifadesi gerçeklenmediğinden dolayı çıkış portlarının değerleri değişmemiştir.
- 7. adım: in_clk giriş portunda yükselen kenar meydana gelmesi ile birlikte in_giris giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portu değerine '0', out_cikis_degil çıkış portu değerine ise '1' atanmaktadır.



Şekil 9-4 d mandali varlığı benzetim çıktısı

tb_d_mandali.vhd VHDL kodun amacı d_mandali varlığının benzetiminin yapmak olduğundan dolayı tb_d_mandali varlığına ait bir port tanımlaması yapılmamıştır. tb_d_mandali.vhd VHDL kodu sentezlenemez sadece benzetim için kullanılabilmektedir. 18. satırda saat darbesinin periyodunun belirlendiği sabit

tanımlaması yapılmıştır. Tanımlamada saat darbesi periyodu **150 ns** olarak belirlenmiştir. Test kodlarının oluşturulması amacı ile kullanılacak olan sinyallerin tanımlama işlemleri 19-22. satırlarda yapılmıştır.

- 26-33. satırlar arasında tanımlanan **process** ile **in_clk** saat darbesi sinyalinin davranışı tanımlanmaktadır. 30. satırda **in_clk** sinyaline '1' değeri atanmakta ve 31. satırda tanımlanan ifade ile saat darbesi periyodunun yarısı kadar beklenmektedir. 32. satırda **in_clk** sinyaline '0' değeri atanmakta ve 33. satırda tanımlanan ifade ile saat darbesi periyodunun yarısı kadar beklenmektedir. Bu şekilde %50 doluluk oranında saat darbesi elde edilmiştir.
- 35-42. satırları arasında tanımlanan **process** içerisinde **in_giris** sinyalinin davranışı tanımlanmaktadır. 37. satırda tanımlanan ifade ile **in_giris** sinyalinin 0-100 ns aralığında alacağı değerin '0' olacağı belirtilmektedir. 38. satırda tanımlanan ifade ile **in_giris** sinyalinin 100-500 ns aralığında alacağı değerin '1' olacağı belirtilmektedir. 39. satırda tanımlanan ifade ile **in_giris** sinyalinin 500-700 ns aralığında alacağı değerin '0' olacağı belirtilmektedir. 40. satırda tanımlanan ifade ile **in_giris** sinyalinin 700-800 ns aralığında alacağı değerin '1' olacağı belirtilmektedir. 41. satırda tanımlanan ifade ile **in_giris** sinyalinin 800-1000 ns aralığında alacağı değerin '0' olacağı belirtilmektedir.
- **d_mandali** varlığının **tb_d_mandali** varlığında alt devre olarak kullanılabilmesi için gerekli **component** tanımlama işlemleri 9-16. satırlar arasında yapılmıştır. 44-50. satırlar arasında ise **d_mandali** alt devresine ilişkin bağlantılar yapılmaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.all;
3.
4. entity tb_d_mandali is
5. end tb d mandali;
6.
7. architecture Behavioral of tb d mandali is
8.
9.
    component d mandali
10.
    Port (
11.
      in clk : in std logic;
12.
       in giris : in std logic;
13
       out cikis : out std logic;
14.
       out cikis degil : out std logic
15.
     );
16.
     end component;
17.
18.
     constant CLK PERIOD : time := 150 ns;
19.
     signal in clk : std logic := '0';
     signal in giris : std logic := '0';
20.
21.
     signal out cikis : std logic := '0';
22.
     signal out cikis degil : std logic := '0';
23.
24.begin
25.
26. process
```

```
27.
     begin
28.
       in clk <= '1';
29.
       wait for CLK PERIOD / 2;
30.
31.
       in clk <= '0';
32.
       wait for CLK PERIOD / 2;
33.
     end process;
34.
35.
     process
36.
    begin
37.
       in giris <= '0'; wait for 100 ns;
38.
       in giris <= '1'; wait for 400 ns;
       in giris <= '0'; wait for 200 ns;
39.
40.
       in giris <= '1'; wait for 100 ns;
41.
       in giris <= '0'; wait for 200 ns;
42.
     end process;
43.
44.
    d mandali map : d mandali
45.
    Port map (
46.
       in clk => in clk,
       in giris => in giris,
47.
       out cikis => out cikis,
48.
49.
       out cikis degil => out cikis degil
50.
    );
51.end Behavioral;
```

9.3. Eşzamanlı Olmayan Resetli Yükselen Kenar Tetiklemeli Dİki Durumlusu


Bu örnekte bir önceki bölümde anlatılan "Yükselen Kenar Tetiklemeli Dİki Durumlusu" örneğinden farklı olarak, tasarıma eşzamanlı olmayan bir reset girişi eklenmiştir. Eşzamanlı olmayan reset girişi, tetikleme işaretinden bağımsız olarak, çıkışların sıfırlanmasını sağlamaktadır. Gerçekleştirilen tasarıma ait doğruluk tablosu Tablo 9-3'de verilmiştir.

Tablo 9-3'den de görüleceği üzere **in_rst** giriş portu değeri '0' ve saat darbesi yükselen kenarı mevcut ise **in_giris** giriş port değeri **out_cikis** çıkış portuna, **in_giris** giriş port değerinin değili ise out_**cikis**' çıkış portuna atanmaktadır.

Yükselen kenar mevcut olmadığı durumlarda ise çıkış değerleri bir önceki durumlarını korumaktadır. Eğer in_rst giriş değeri '1' ise in_giris giriş portu değeri ve saat darbesi girişinin durumları önemsiz hale gelmektedir. Bu durumda out_cikis çıkış portu değerine '0' ve out_cikis' çıkış portu değerine '1' atanmaktadır. Şekil 9-5'de ise "Eşzamanlı Olmayan Resetli Yükselen Kenar Tetiklemeli D İki Durumlusu" tasarımına ait mantık devresi verilmiştir.

Tablo 9-3 Eşzamanlı olmayan resetli yükselen kenar tetiklemeli D iki durumlusu doğruluk tablosu

in_rst	in_clk	in_giris	out_cikis(+)	out_cikis'(+)
	Çıkan kenar	0	0	1
0	Çıkan kenar	1	1	0
	Çıkan kenar yok	X	out_cikis	out_cikis'
	Çıkan kenar	0	0	1
1	Çıkan kenar	1	0	1
	Çıkan kenar yok	X	0	1



Şekil 9-5 Eşzamanlı olmayan resetli yükselen kenar tetiklemeli D iki durumlusu mantık devresi

Örnek 9.3: Aşağıda eşzamanlı olmayan resetli yükselen kenar tetiklemeli D iki durumlu mantık devresinin gerçekleştirildiği eszam_olmayan_rstli_d_mandali.vhd VHDL kodu verilmiştir. Tablo 9-3 ve Şekil 9-5'den de görülceği üzere eszam_olmayan_rstli_d_mandali varlığımız üç giriş ve iki çıkış portuna sahiptir. Port tanımlamaya ilişkin bildirimler 5-11 satırları arasında yapılmatıdır.

16. satırda r_cikis sinyali tanımlanmaktadır. 20. satırda tanımlanan söz dizimi ile process'in in_clk, in_rst ve in_giris giriş portları değerlerinde meydana gelen değişiklikler ile aktif olacağı belirtilmektedir. 23. satırda tanımlı koşul ifadesi ile in_rst giriş portu değeri '1' olduğunda in_clk ve in_giris sinyallerinin durumu farketmeksiniz r_cikis sinyaline '0' değeri atanmaktadır. Bu durumda out_cikis çıkış portu değeri '0' ve out_cikis_degil çıkış portu değeri '1' olmaktadır. in_rst giriş portunun diğer durumlarında ise 25. satırda tanımlı koşul ifadesinin sağlanması yanı in_clk giriş portunda yükselen kenar meydana gelmesi durumunda in_giris giriş port değeri r_cikis sinyaline atanımaktadır. Aksi durumlarda ise r_cikis sinyali bir önceki değerini korumaktadır. 31 satırda out_cikis portuna r_cikis sinyali atanırken, 32. satırda ise out cikis degil portuna r cikis sinyalinin değili atanımaktadır.

```
1. library IEEE;
2. use IEEE.STD_LOGIC_1164.all;
3.
4. entity eszam_olmayan_rstli_d_mandali is
5.  port (
6.  in_clk : in std_logic;
7.  in_rst : in std_logic;
8.  in_giris : in std_logic;
```

```
out cikis : out std logic;
9.
10.
       out cikis degil : out std logic
11.
12.end eszam olmayan rstli d mandali;
13.
14.architecture Behavioral of eszam olmayan rstli d mandali is
15.
     signal r cikis : std logic := '0';
16.
17.
18.begin
19.
20.
     process(in clk, in rst, in giris)
21.
     begin
22.
23
       if in rst = '1' then
24.
         r cikis <= '0';
25.
       elsif in clk'event and in clk = '1' then
26.
         r cikis <= in giris;
27.
       end if;
28.
29.
     end process;
30.
31.
     out cikis <= r cikis;
     out cikis degil <= (not r cikis);</pre>
33.
34.end Behavioral;
```

Aşağıda ise **eszam_olmayan_rstli_d_mandali** varlığının benzetim yapılabilmesi için **tb_eszam_olmayan_rstli_d_mandali.vhd** sınama kodu (test bench) verilmiştir ve benzetim çıktısı Şekil 9-6'da gösterilmiştir. Şekil 9-6'da gösterilen benzetim sonucunda:


- 1. adım: in_rst giriş portu değerinin '0' olması ve in_clk giriş portunda meydana gelen yükselen kenarı ile birlikte in_giris giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portu değerine '0', out cikis degil çıkış portu değerine ise '1' atanmaktadır.
- 2. adım: in_rst giriş portu değerinin '1' olması nedeniyle r_cikis sinyaline '0' atanmaktadır.
 r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portu değerine '0', out_cikis_degil çıkış portu değerine ise '1' atanmaktadır.
- 3. adım: in_rst giriş portu değerinin '0' olması ve in_clk giriş portunda meydana gelen yükselen kenar ile birlikte in_giriş giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portu değerine '1', out cikis degil çıkış portu değerine ise '0' atanmaktadır.
- 4. adım: in_rst giriş portu değerinin '1' olması nedeniyle r_cikis sinyaline '0' atanmaktadır. r cikis sinyalinin değerinin '0' olması ile out cikis çıkış portu değerine '0', out cikis degil

çıkış portu değerine ise '1' atanmaktadır. 4. adım içerisinde in_giris giriş port değerinin '1' olmasına rağmen in_rst giriş portunun değerinin '1' olması nedeniyle çıkışa aktarılamamıştır

5. adım: in_rst giriş portu değerinin '0' olması ve in_clk giriş portunda meydana gelen yükselen kenar ile birlikte in_giris giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portu değerine '0', out_cikis_degil çıkış portu değerine ise '1' atanmaktadır. 5. adım içerisinde in_giris giriş portu değeri '1' olmasına rağmen saat darbesi yükselen kenarı mevcut olmadığından r_cikis sinyaline atanamamıştır.

6. adım: in_rst giriş portu değerinin '0' olması ve in_clk giriş portunda meydana gelen yükselen kenar ile birlikte in_giriş giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portu değerine '1', out cikis degil çıkış portu değerine ise '0' atanmaktadır.

7. adım: in_rst giriş portu değerinin '1' olması nedeniyle r_cikis sinyaline '0' atanmıştır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portu değerine '0', out_cikis_degil çıkış portu değerine ise '1' atanmaktadır.



Şekil 9-6 eszam olmayan rstli d mandali varlığı benzetim çıktısı

VHDL kodun tb eszam olmayan rstli d mandali.vhd amacı eszam olmayan rstli d mandali benzetiminin olduğundan varlığının yapmak dolayı tb_eszam_olmayan_rstli_d_mandali varlığına ait bir port tanımlaması yapılmamıştır. tb_eszam_olmayan_rstli_d_mandali.vhd VHDL kodu sentezlenemez sadece benzetim için kullanılabilmektedir. 19. satırda saat darbesinin periyodunun belirlendiği sabit tanımlaması yapılmıştır. Tanımlamada saat darbesi periyodu 150 ns olarak belirlenmiştir. Test kodlarının oluşturulması amacı ile kullanılacak olan sinyallerin tanımlama işlemleri 20-24. satırlarda yapılmıştır.

28-35. satırlar arasında tanımlanan **process** ile **in_clk** saat darbesinin davranışı tanımlanmaktadır. 30. satırda **in_clk** sinyaline '1' değeri atanmakta ve 31. satırda tanımlanan ifade ile saat darbesi periyodunun yarısı kadar beklenmektedir. 33. satırda **in_clk** sinyaline '0' değeri atanmakta ve 34. satırda tanımlanan ifade ile saat darbesi periyodunun yarısı kadar beklenmektedir. Bu şekilde %50 doluluk oranında saat darbesi elde edilmiştir.

37-46 satırları arasında tanımlanan process içerisinde in_rst sinyalinin davranışı tanımlanmaktadır. 39. satırda tanımlanan ifade ile in_rst sinyalinin 0-50 ns aralığında alacağı değerin '0' olacağı belirtilmektedir. 40. satırda tanımlanan ifade ile in_rst sinyalinin 50-150 ns aralığında alacağı değerin '1' olacağı belirtilmektedir. 41. satırda tanımlanan ifade ile in_rst sinyalinin 150-450 ns aralığında alacağı değerin '0' olacağı belirtilmektedir. 42 satırda tanımlanan ifade ile in_rst sinyalinin 450-600 ns aralığında alacağı değerin '1' olacağı belirtilmektedir. 43. satırda tanımlanan ifade ile in_rst sinyalinin 600-800 ns aralığında alacağı değerin '0' olacağı belirtilmektedir. 44. satırda tanımlanan ifade ile in_rst sinyalinin 800-980 ns aralığında alacağı değerin '1' olacağı belirtilmektedir. 45. satırda tanımlanan ifade ile in_rst sinyalinin 980-100 ns aralığında alacağı değerin '0' olacağı belirtilmektedir.

48-55. satırları arasında tanımlanan **process** içerisinde **in_giris** sinyalinin davranışı tanımlanmaktadır. 50. satırda tanımlanan ifade ile **in_giris** sinyalinin **0-100 ns** aralığında alacağı değerin '0' olacağı belirtilmektedir. 51. satırda tanımlanan ifade ile **in_giris** sinyalinin **100-500 ns** aralığında alacağı değerin

'1' olacağı belirtilmektedir. 52. satırda tanımlanan ifade ile in_giris sinyalinin 500-700 ns aralığında alacağı değerin '0' olacağı belirtilmektedir. 53. satırda tanımlanan ifade ile in_giris sinyalinin 700-800 ns aralığında alacağı değerin '1' olacağı belirtilmektedir. 54. satırda tanımlanan ifade ile in_giris sinyalinin 800-1000 ns aralığında alacağı değerin '0' olacağı belirtilmektedir.

eszam_olmayan_rstli_d_mandali varlığının tb_eszam_olmayan_rstli_d_mandali varlığında alt devre olarak kullanılabilmesi için gerekli component tanımlama işlemleri 9-17. satırlar arasında yapılmıştır. 57-64. satırlar arasında ise eszam_olmayan_rstli_d_mandali alt devresine ilişkin bağlantılar yapılmaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.all;
4. entity tb eszam olmayan rstli d mandali is
5. end tb eszam olmayan rstli d mandali;
7. architecture Behavioral of tb_eszam_olmayan_rstli_d_mandali is
8.
9.
     component eszam olmayan rstli d mandali
10.
     Port (
11.
       in_clk : in std_logic;
12.
       in rst : in std logic;
13.
       in giris : in std logic;
       out cikis : out std logic;
14.
15.
       out cikis degil : out std logic
16.
     );
17.
     end component;
18.
     constant CLK PERIOD : time := 150 ns;
19.
20.
     signal in clk : std logic := '0';
     signal in rst : std logic := '0';
21.
22.
     signal in giris : std logic := '0';
     signal out cikis : std logic := '0';
23.
     signal out cikis degil : std logic := '0';
24.
25.
26.begin
27.
28.
    process
29.
    begin
30.
       in clk <= '1';
       wait for CLK PERIOD / 2;
31.
32.
33.
       in clk <= '0';
```

```
34.
       wait for CLK PERIOD / 2;
35.
     end process;
36.
37.
     process
38.
     begin
39.
       in rst <= '0'; wait for 50 ns;
40.
       in rst <= '1'; wait for 100 ns;
41.
       in rst <= '0'; wait for 300 ns;
42.
       in rst <= '1'; wait for 150 ns;
43.
       in rst <= '0'; wait for 200 ns;
       in rst <= '1'; wait for 180 ns;
44.
45.
       in rst <= '0'; wait for 20 ns;
46.
     end process;
47.
48.
     process
49.
     begin
50.
       in_giris <= '0'; wait for 100 ns;</pre>
51.
       in giris <= '1'; wait for 400 ns;
52.
       in_giris <= '0'; wait for 200 ns;</pre>
53.
       in giris <= '1'; wait for 100 ns;
54.
       in giris <= '0'; wait for 200 ns;
55.
     end process;
56.
     eszam olmayan rstli d mandali map :
58.
     eszam olmayan rstli d mandali port map (
59.
       in clk => in clk,
60.
       in rst => in rst,
61.
       in giris => in giris,
       out cikis => out cikis,
       out cikis degil => out cikis degil
63.
64.
     );
65.end Behavioral;
```

9.4. Eşzamanlı Resetli Yükselen Kenar Tetiklemeli D İki Durumlusu

Eşzamanlı reset işlemi tetikleme işaretine (saat darbesine) bağlı olarak çalışan bir tasarımdır. Eşzamanlı olmayan reset işleminden farklı olarak reset girişi etkinleştirilse bile çıkışın sıfırlanması için saat darbesinin yükselen kenarı (tasarıma göre düşen kenarı da olabilir) beklenmektedir.

"Eşzamanlı Resetli Yükselen Kenar Tetiklemeli D İki Durumlusu" tasarımına ait doğruluk tablosu Tablo 9-4'de verilmiştir. Tablo 9-4'den de görüleceği üzere saat darbesi yükselen kenarı mevcut ve **in_rst** giriş portu değeri '0' ise **in_giris** giriş port değeri **out_cikis** çıkış portuna, **in_giris** giriş port değerinin değili ise **out_cikis**' çıkış portuna atanmaktadır.

Yükselen kenar mevcut olmadığı durumlarda ise çıkış değerleri bir önceki durumlarını korumaktadır. Eğer saat darbesi yükselen kenarı mevcut ve <code>in_rst</code> giriş değeri '1' ise <code>in_giris</code> giriş portu değeri önemsiz hale gelmektedir. Bu durumda <code>out_cikis</code> çıkış portu değerine '0' ve <code>out_cikis</code>' çıkış portu değerine '1' atanmaktadır. Saat darbesi yükselen kenarı mevcut olmadığı durumlarda ise <code>in_rst</code> ve <code>in_giris</code> giriş portu değerleri önemsiz hale gelmektedir ve çıkış değerleri bir önceki değerlerini korumaktadır.

in_clk	in_rst	in_giris	out_cikis+
Çıkan kenar	0	0	0
Çıkan kenar		1	1
Çıkan kenar yok		X	out_cikis
Çıkan kenar	1	0	0
Çıkan kenar		1	0
Çıkan kenar yok		X	out_cikis

Tablo 9-4 Eşzamanlı resetli yükselen kenar tetiklemeli D iki durumlusu doğruluk tablosu

Örnek 9.4: Aşağıda "Eşzamanlı Resetli Yükselen Kenar Tetiklemeli Dİki Durumlusu" mantık devresinin gerçekleştirildiği eszam_rstli_d_mandali.vhd VHDL kodu verilmiştir. Tablo 9-4'den de görülceği üzere eszam_olmayan_rstli_d_mandali varlığımız üç giriş ve iki çıkış portuna sahiptir. Port tanımlamaya iliskin bildirimler 5-11 satırları arasında yapılmatıdır.

16. satırda **r_cikis** sinyali tanımlanmaktadır. 20. satırda **out_cikis** portuna **r_cikis** sinyali atanırken, 21. satırda ise **out_cikis_degil** portuna **r_cikis** sinyalinin değili atanmaktadır. 23. satırda tanımlanan söz dizimi ile **process**'in **in_clk**, **in_rst** ve **in_giris** değerlerinden meydana gelen değişiklikler ile aktif olacağı belirtilmektedir. 25. satırda tanımlı koşul ifadesi ile koşulun sağlanması yani **in_clk** giriş sinyalinin yükselen kenarının meydana gelmesi durumunda 26. satırda tanımlı koşul ifadesi ile ile **in_rst** girişi '1' değerini aldığında **in_giris** sinyalinin durumu farketmeksiniz **r_cikis** sinyaline '0' değeri atanmaktadır. Bu durumda **out_cikis** değeri '0' ve **out_cikis_degil** değeri '1' olmaktadır. **in_rst** girişinin diğer durumlarında ise **in_giris** değeri **r_cikis** sinyaline atanmaktadır. **in_clk** giriş sinyalinin yükselen kenarının meydana gelmemesi durumunda ise **r cikis** sinyali bir önceki değerini korumaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.all;
4. entity eszam rstli d mandali is
5.
    port (
      in clk : in std logic;
7.
       in rst : in std logic;
       in giris : in std logic;
      out cikis : out std logic;
9.
10.
       out cikis degil : out std logic
11.
     );
12.end eszam rstli d mandali;
14.architecture Behavioral of eszam rstli d mandali is
15.
```


```
signal r cikis : std logic := '0';
16.
17.
18.begin
19.
20.
     process(in clk, in rst, in giris)
21.
     begin
22.
23.
       if in clk'event and in clk = '1' then
         if in rst = '1' then
24.
25.
            r cikis <= '0';
26.
         else
27.
            r cikis <= in giris;
28.
         end if:
29.
       end if;
30.
     end process;
31.
32.
     out cikis <= r cikis;
33.
     out cikis degil <= (not r cikis);</pre>
34.
35.end Behavioral;
```

Aşağıda ise **eszam_rstli_d_mandali** varlığının benzetim yapılabilmesi için **tb_eszam_rstli_d_mandali.vhd** sınama kodu (test bench) verilmiştir ve benzetim çıktısı Şekil 9-7'de gösterilmiştir. Şekil 9-7'de gösterilen benzetim sonucunda:

- 1. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '0' olmasıyla in_giris giriş portu değeri r_cikis sinyaline atanmaktadır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portuna '0', out_cikis_degil çıkış portuna '1' değerleri atanmaktadır. 1. adım içerisinde in_rst ve in_giris giriş portları '1' değerini almalarına rağmen saat darbesi yükselen kenarı meydana gelmediği için r cikis sinyal değeri değişmemiştir.
- 2. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '0' olmasıyla in_giris giriş portu değeri r_cikis sinyaline atanmıştır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portuna '1', out_cikis_degil çıkış portuna '0' değerleri atanmaktadır.
- 3. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '1' olmasıyla r_cikis sinyaline 0' atanmıştır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portuna '0', out cikis degil çıkış portuna '1' değerleri atanmaktadır.
- 4. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '0' olmasıyla in_giris giriş portu değeri r_cikis sinyaline atanmıştır ve r_cikis sinyalinin değeri '0' olmaktadır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portuna '0', out_cikis_degil çıkış portuna '1' değerleri atanmaktadır. 4. adım içerisinde in_giris giriş portu '1' değerini almasına rağmen saat darbesi yükselen kenarı meydana gelmediği için r cikis sinyali değeri değişmemiştir.
- 5. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '0' olmasıyla in_giris giriş portu değeri r_cikis sinyaline atanmıştır ve r_cikis sinyalinin değeri '1' olmaktadır. r_cikis sinyalinin değerinin '1' olması ile out_cikis çıkış portuna '1', out_cikis_degil çıkış portuna '0' değerleri atanmaktadır. 5. adım içerisinde in_rst giriş portu '1' ve in_giris giriş portu '0'

değerini almasına rağmen saat darbesi yükselen kenarı meydana gelmediği için **r_cikis** sinyali değeri değişmemiştir.

6. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '1' olmasıyla r_cikis sinyaline 0' atanmıştır. r_cikis sinyalinin değerinin '0' olması ile out_cikis çıkış portuna '0', out_cikis_degil çıkış portuna '1' değerleri atanmaktadır. 6. adım içerisinde in_rst giriş portu '0' değerini almasına rağmen saat darbesi yükselen kenarı meydana gelmediği için r_cikis sinyali değeri değişmemiştir.




Şekil 9-7 eszam_rstli_d_mandali varlığı benzetim çıktısı

Örnek 9.3'te verilen **tb_eszam_olmayan_rstli_d_mandali.vhd** sınama kodunda (test bench) aşağıda verilen satır numaralarındaki tanımlamalarda değişiklikler yapılarak **eszam_rstli_d_mandali** varlığının benzetimi yapılabilmektedir.

```
9. component eszam rstli d mandali
10.Port (
11.
       in clk : in std logic;
       in rst : in std logic;
12.
       in_giris : in std_logic;
13.
       out cikis : out std logic;
14.
       out cikis degil : out std logic
15.
16.);
17.end component;
57.eszam olmayan rstli d mandali map:
58.eszam olmayan rstli d mandali port map (
       in clk => in_clk,
59.
60.
       in rst => in rst,
       in giris => in giris,
61.
62.
       out cikis => out cikis,
63.
       out_cikis_degil => out_cikis_degil
64.);
```

9.5. Saklayıcı (Register)

Bu kısıma kadar anlatılan örneklerden görüleceği üzere "D Mandalı" bilgiyi saklama özelliğine sahip bir elemandır. 1 Bit uzunluğundaki bilgi ('1' ya da '0') "D Mandalı" üzerinde saklanabilmektedir. Bu özellik kullanılarak, birden fazla "D Mandalı" bir araya getirilerek basit bir hafıza elemanı tasarlamak münkündür. Bu şekilde tasarlanmış hafıza elemanlarına "saklayıcı" (register) adı verilmektedir. Şekil 9-8'de "D Mandalı" kullanılarak tasarlanmış bir saklayıcıya ait genel tasarım gösterimi verilmiştir. İstenilen sayıda D Mandalı kullanılarak, istenilen uzunlukta bir saklayıcı tasarlamak mümkündür.



Şekil 9-8 Saklayıcı tasarımı

Örnek 9.5.1: Aşağıda 4 bitlik saklayıcı devresinin gerçekleştirildiği saklayıcı_4_bit.vhd VHDL kodu verilmiştir. saklayıcı_4_bit varlığımıza ilişkin port bildirimleri 5-10. satırları arasında yapılmaktıdır. Tanımlamalardan da görüleceği üzere saklayıcımızın data giriş ve çıkış portları 4 bittir. 17. satırda 4 bitlik r_saklayıcı sinyali tanımlanmaktadır. 20. satırda out_cikis portuna r_saklayıcı sinyali atanımların söz dizimi ile process'in in_clk, in_rst ve in_giris değerlerinden meydana gelen değişiklikler ile aktif olacağı belirtilmektedir.

process içerisinde yapılan tanımlamardan da görüleceği üzere saklayıcı tasarımında eş zamanlı olmaya reset kullanılmıştır. 21. satırda in_rst giriş portu '1' değerini aldığında in_giris giriş portunun aldığı değerler farketmeksiniz r_saklayıcı sinyalinin tüm bitlerine '0' değeri atanmaktadır. Bu durumda out_cikis değerinin tüm bitleride '0' olmaktadır. in_rst girişinin diğer durumlarında ise in_clk giriş portunun yükselen kenarı ile birlikte in_giris değeri r_cikis sinyaline atanmaktadır. in_clk giriş sinyalinin yükselen kenarının meydana gelmemesi durumunda ise r_cikis sinyali bir önceki değerini korumaktadır.


```
2. use IEEE.STD LOGIC 1164.all;
3.
4. entity saklayici 4 bit is
5.
    port (
6.
       in clk : in std logic;
       in rst : in std logic;
7.
       in giris : in std_logic_vector(3 downto 0);
9.
       out cikis : out std logic vector(3 downto 0)
10.
    );
11.end saklayici 4 bit;
12.
13.architecture Behavioral of saklayici 4 bit is
15.
     signal r saklayici : std logic vector(3 downto 0);
16.
17.begin
18.
19.
     out cikis <= r saklayici;
20.
21.
     process(in_clk, in_rst, in_giris)
22.
     begin
       if in rst = '1' then
23.
24.
         r saklayici <= (others => '0');
25.
       elsif rising edge(in clk) then
26.
         r saklayici <= in giris;
27.
       end if;
28.
     end process;
29.
30.end Behavioral;
```

Aşağıda ise **saklayici_4_bit** varlığının benzetim yapılabilmesi için **tb_saklayici_4_bit.vhd** sınama kodu (test bench) verilmiştir ve benzetim çıktısı Şekil 9-9'da gösterilmiştir. Şekil 9-9'da gösterilen benzetim sonucunda:

1. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '0' olmasıyla in_giris giriş portu değeri r_saklayici sinyaline atanmaktadır ve r_saklayici sinyalinin değeri "0000" olmaktadır. r_saklayici sinyalinin değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.

2. adım : in_rst giriş portu değerinin '1' olması nedeniyle r_saklayici sinyaline "0000" değeri atanmaktadır. r_saklayici sinyalinin değerinin "0000" olması ile out_cikis çıkış portuna "0000", değeri atanmaktadır. 2. adım içerisinde in_giris giriş portu değerinin değişmesi ile birlikte saat darbesi yükselen kenarının meydana gelmesine rağmen eş zamanlı olmayan reset ile tasarlanmış saklayıcının çıkışı değişmemektedir.

- 3. adım : in_rst giriş portu değeri '0' olmakta fakat saat darbesi yükselen kenarı meydana gelmemesi nedeniyle r_saklayici sinyalinin değeri değişmemektedir ve bu nedenle out_cikis çıkış portunun değeri de değişmemiştir.
- 4. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '0' olmasıyla in_giris giriş portu değeri r_saklayici sinyaline atanmaktadır ve r_saklayici sinyalinin değeri "1111" olmaktadır. r_saklayici sinyalinin değerinin "1111" olması ile out_cikis çıkış portuna "1111" değeri atanmaktadır.
- 5. adım : in_rst giriş portu değerinin '1' olmasıyla r_saklayici sinyalinin değerine "0000" atanmaktadır. r_saklayici sinyalinin değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.
- 6. adım: in_clk giriş portunun yükselen kenarı ile birlikte in_rst giriş portu değerinin '0' olmasıyla in_giris giriş portu değeri r_saklayici sinyaline atanmaktadır ve r_saklayici sinyalinin değeri "0000" olmaktadır. r_saklayici sinyalinin değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.
- 7. adım : in_rst giriş portu değerinin '1' olmasıyla r_saklayici sinyaline "0000" değeri atanmaktadır. r_saklayici sinyalinin değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır. 7. adım içerisinde in_giris giriş portu değerinin değişmesi ile birlikte saat darbesi yükselen kenarının meydana gelmesine rağmen eş zamanlı olmayan reset ile tasarlanmış saklayıcının çıkışı değişmemektedir.



Şekil 9-9 saklayici 4 bit varlığı benzetim çıktısı

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity tb saklayici 4 bit is
5. end tb saklayici 4 bit;
6.
7. architecture Behavioral of tb saklayici 4 bit is
8.
9.
     component saklayici 4 bit
10.
     Port (
11.
       in clk : in std logic;
12.
       in rst : in std logic;
       in giris : in std logic vector(3 downto 0);
13
       out cikis : out std logic vector(3 downto 0)
14.
15.
     );
16.
     end component;
```

```
17.
18.
   constant CLK PERIOD : time := 150 ns;
    signal in clk : std logic := '0';
19.
20.
    signal in rst : std logic := '0';
     signal in giris : std logic vector(3 downto 0) := (others => '0');
21.
     signal out cikis : std logic vector(3 downto 0) := (others => '0');
22.
23.
24.begin
25.
26. process
27. begin
      in clk <= '1';
29.
      wait for CLK PERIOD / 2;
30.
31.
      in clk <= '0';
      wait for CLK PERIOD / 2;
32.
33.
34.
    end process;
35.
36. process
37. begin
      in rst <= '0'; wait for 50 ns;
38.
39.
      in rst <= '1'; wait for 150 ns;
40.
      in rst <= '0'; wait for 300 ns;
      in rst <= '1'; wait for 100 ns;
41.
42.
      in rst <= '0'; wait for 100 ns;
43.
      in rst <= '1'; wait for 280 ns;
44.
      in rst <= '0'; wait for 20 ns;
45.
    end process;
46.
47. process
48. begin
49.
      in giris <= (others => '0'); wait for 100 ns;
50.
      in giris <= (others => '1'); wait for 370 ns;
      in giris <= (others => '0'); wait for 230 ns;
51.
52.
      in giris <= (others => '1'); wait for 100 ns;
      in giris <= (others => '0'); wait for 200 ns;
53.
54.
    end process;
55.
    saklayici 4 bit map : saklayici 4 bit
56.
```

```
57. port map(
58.     in_clk => in_clk,
59.     in_rst => in_rst,
60.     in_giris => in_giris,
61.     out_cikis => out_cikis
62.    );
63.end Behavioral;
```

Örnek 9.5.2: Aşağıda etkinleştirme girişine sahip n_bit bitlik saklayıcı devresinin gerçekleştirildiği saklayıcı generic_aktif_sinyal.vhd VHDL kodu verilmiştir. saklayıci_generic_aktif_sinyal varlığımıza ilişkin generic bildirimleri 5-7. Satırlarda, port bildirimleri 8-14. satırları arasında yapılmaktıdır.

Tanımlamalardan da görüleceği üzere saklayıcımızın data giriş ve çıkış portları generic parametresi içersinde tanımlanan n_bit uzunluğundadır. 19. satırda n_bit bitlik r_saklayici sinyali tanımlanmaktadır. 23. satırda out_cikis portuna r_saklayici sinyali atanımaktadır. 25. satırda tanımlanan söz dizimi ile process'in in_clk, in_rst ve in_giris değerlerinden meydana gelen değişiklikler ile aktif olacağı belirtilmektedir.

process içerisinde yapılan tanımlamardan da görüleceği üzere saklayıcı tasarımında eş zamanlı olmaya reset kullanılmıştır. 27. satırda in_rst giriş portu '1' değerini aldığında in_giris giriş portunun aldığı değerler farketmeksiniz r_saklayıcı sinyalinin tüm bitlerine '0' değeri atanmaktadır. Bu durumda out_cikis değerinin tüm bitleride '0' olmaktadır. in_rst girişinin diğer durumlarında ise in_clk giriş portunun yükselen kenarı ile birlikte 30. satırda tanımlanan koşul ifadesi ile in_en giriş portunun aktif olması (değerinin '1' olması) ile birlikte in_giriş giriş port değeri r_cikis sinyaline atanmaktadır. in_en giriş portunun pasif olması (değerinin '0' olması) veya in_clk giriş sinyalinin yükselen kenarının meydana gelmemesi durumunda ise r saklayici sinyali bir önceki değerini korumaktadır.


```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity saklayici generic aktif signal is
5.
    Generic (
       n bit : integer := 4
6.
7.
    );
    Port (
9.
       in clk : in std logic;
10.
      in rst : in std logic;
       in en : in std logic;
11.
       in giris : in std logic vector (n bit - 1 downto 0);
13.
       out cikis : out std logic vector(n_bit - 1 downto 0)
14.
15.end saklayici generic aktif signal;
16.
17.architecture Behavioral of saklayici generic aktif signal is
18.
```

```
19.
     signal r saklayici : std logic vector(n bit - 1 downto 0);
20.
21.begin
22.
23.
     out cikis <= r saklayici;
24.
25.
     process(in clk, in rst, in en, in giris)
26.
     begin
       if in rst = '1' then
27.
28.
         r saklayici <= (others => '0');
29.
       elsif rising edge (in clk) then
30.
         if in en = '1' then
31.
           r saklayici <= in giris;
32.
         end if;
33
       end if:
34.
     end process;
35.end Behavioral;
```

Aşağıda ise **saklayici_generic_aktif_signal** varlığının benzetim yapılabilmesi için **tb_saklayici_generic_aktif_signal.vhd** sınama kodu (test bench) verilmiştir ve benzetim çıktısı Şekil 9-10'da gösterilmiştir. Şekil 9-10'da gösterilen benzetim sonucunda:

- 1. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_en giriş portunun '1' değerini almasıyla in_giriş giriş portu değeri r_saklayici sinyaline atanmaktadır ve r_saklayici sinyalinin değeri "0000" olmaktadır. r_saklayici sinyalinin değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.
- 2. adım : in_rst giriş portunun değeri '1' olması nedeniyle r_saklayıcı sinyaline "0000" atanmaktadır. r_saklayıcı sinyalinin değerinin "0000" olması ile out_cikis değerine "0000" atanmaktadır. 2. adım içerisinde in_giris giriş portu değeri değişse de eş zamanlı olmayan reset ile tasarlanmış saklayıcının çıkışı değişmemektedir.
- 3. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı meydana gelmesine rağmen in_en giriş portu değerinin '0' olması nedeniyle r_saklayici sinyalinin değeri değişmemiştir ve bu sebeple çıkış değeri de değişmemiştir.
- 4. adım : in_rst giriş portunun değerinin '0' ve in_en giriş portu değerinin '1' olmasına rağmen in_clk giriş portunun yükselen kenarı meydana gelmemesi nedeniyle r_saklayici sinyalinin değeri değişmemiştir ve bu sebeple çıkış değeri de değişmemiştir.
- 5. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_en giriş portunun '1' değerini almasıyla in_giriş giriş portu değeri r_saklayıcı değerine atanmıştır ve r_saklayıcı sinyalinin değeri "1111" olmaktadır. r_saklayıcı değerinin "1111" olması ile out_cikis değerine "1111" atanmaktadır.
- 6. adım: in_rst giriş portunun değeri '1' olması nedeniyle r_saklayici değerine "0000" atanmaktadır. r_saklayici değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.
- 7. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_en giriş portunun '1' değerini almasıyla in_giriş giriş portu değeri r_saklayici değerine atanmıştır ve r_saklayici sinyalinin değeri "0000" olmaktadır. r_saklayici değerinin "0000" olması ile out cikis çıkış portuna "0000" değeri atanmaktadır.

8. adım: in_rst giriş portunun değeri '1' olması nedeniyle r_saklayici değerine "0000" atanmaktadır. r_saklayici değerinin "0000" olması ile out_cikis çıkış portuna "0000" atanmaktadır.



Şekil 9-10 saklayici generic aktif signal varlığı benzetim çıktısı


```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity tb saklayici generic aktif signal is
5. end tb_saklayici_generic_aktif_signal;
7. architecture Behavioral of tb saklayici generic aktif signal is
8.
9.
     component saklayici generic aktif signal
10.
     Generic (
       n bit : integer := 4
11.
12.
     );
13.
     Port (
14.
      in clk : in std logic;
15.
       in rst : in std logic;
       in en : in std logic;
16.
       in giris : in std logic vector(n_bit - 1 downto 0);
17.
       out cikis : out std logic vector(n bit - 1 downto 0)
18.
19.
     );
20.
     end component;
21.
22.
     constant CLK_PERIOD : time := 150 ns;
23.
     signal in clk : std logic := '0';
     signal in rst : std logic := '0';
24.
     signal in en: std logic := '0';
25.
26.
     signal in giris : std logic vector(3 downto 0) := (others => '0');
     signal out cikis : std logic vector(3 downto 0) := (others => '0');
27.
28.
```

```
29.begin
30.
31.
32. Process
33. Begin
      in clk <= '1';
34.
35.
      wait for CLK PERIOD / 2;
36.
37.
      in clk <= '0';
38.
      wait for CLK PERIOD / 2;
39.
40.
     end process;
41.
42.
   Process
43. Begin
44.
      in rst <= '0'; wait for 50 ns;
45.
      in_rst <= '1'; wait for 150 ns;
      in rst <= '0'; wait for 300 ns;
46.
47.
      in_rst <= '1'; wait for 100 ns;</pre>
48.
      in rst <= '0'; wait for 100 ns;
49.
      in rst <= '1'; wait for 280 ns;
       in rst <= '0'; wait for 20 ns;</pre>
50.
51.
     end process;
52.
53. process
54. begin
55.
      in en <= '1'; wait for 250 ns;
56.
      in en <= '0'; wait for 150 ns;
57.
      in en <= '1'; wait for 250 ns;
58.
       in en <= '0'; wait for 150 ns;
       in en <= '1'; wait for 200 ns;
59.
60.
     end process;
61.
62.
63. process
64. begin
      in giris <= (others => '0'); wait for 100 ns;
65.
      in giris <= (others => '1'); wait for 370 ns;
66.
67.
      in giris <= (others => '0'); wait for 230 ns;
       in giris <= (others => '1'); wait for 100 ns;
68.
```

```
69.
       in giris <= (others => '0'); wait for 200 ns;
70.
     end process;
71.
72.
     saklayici generic aktif signal map :
     saklayici generic aktif signal
73.
74.
     generic map (
75.
       n bit => 4
76.
77.
     port map (
78.
       in clk => in clk,
79.
       in rst => in rst,
80.
       in en => in en,
81.
       in giris => in giris,
       out cikis => out cikis
82.
83.
    );
84.
85.end Behavioral;
```

9.6. Kaydırmalı Saklayıcı (Shift Register)

Sık kullanılan bir diğer saklayıcı tasarımı da "Kaydırmalı Saklayıcı" adı verilen tasarımdır. Bu tasarımda giriş portundan verilen veriler sırayla kayarak saklayıcı içinde D İki Durumluları (D Flip-Flop) arasında aktarılır. Şekil 9-11'de bu saklayıcıya mimari gösterimi verilmiştir. Kaydırmalı Saklayıcı çıkışları her saat darbesi ile güncellendiği için çıkışlar gelen veriye göre sürekli değişiklik gösterecektir.



Şekil 9-11 Kaydırmalı saklayıcı tasarımı

Örnek 9.6.1: Aşağıda 4 bitlik, sağa kaydırma yapan saklayıcı devresinin gerçekleştirildiği kaydırmali_saklayıcı.vhd VHDL kodu verilmiştir. kaydırmali_saklayıcı varlığımıza ilişkin port bildirimleri 5-10. satırlar arasında yapılmıştır. Kaydırmalı saklayıcı tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik reset giriş portu, 1 bitlik data giriş portu ve 4 bitlik çıkış portu mevcuttur. 15. satırda 4 bitlik r_saklayıcı sinyali tanımlanmaktadır. 19. satırda out_cikis portuna r_saklayıcı sinyali atanımlanan söz dizimi ile process'in in_clk, in_rst ve in_giris giriş portlarında meydana gelen değişiklikler ile aktif olacağı belirtilmektedir.

process içerisinde yapılan tanımlamardan da görüleceği üzere saklayıcı tasarımında eş zamanlı olmayan reset kullanılmıştır. 23. satırda in_rst giriş portu '1' değerini aldığında in_giris giriş portunun aldığı değerler farketmeksiniz r_saklayıcı sinyalinin tüm bitlerine '0' değeri atanmaktadır. Bu durumda out_cikis çıkış portunun tüm bitleride '0' atanmaktadır.

in_rst giriş portunun diğer durumlarında ise in_clk giriş portunun yükselen kenarı ile birlikte 26. satırda tanımlanan koşul ifadesinin gerçeklenmesiyle in_giris giriş port değeri r_saklayici sinyalinin en anlamlı bitine atanmaktadır. r_saklayici sinyalinin 3. biti 2.bite, 2.biti 1.bite ve 1. bit en anlamsız bite atanımtakdır. r_saklayici sinyal olarak tanımlandığından dolayı tüm atama işlemleri process sonunda yapılmaktadır. in_clk giriş portunda yükselen kenarının meydana gelmemesi durumunda ise r_saklayici sinyali bir önceki değerini korumaktadır.

```
1. library IEEE;
```


^{2.} use IEEE.STD LOGIC 1164.ALL;

```
3.
4. entity kaydirmali saklayici is
    Port (
6.
       in clk : in std logic;
       in rst : in std logic;
7.
       in giris : in std logic;
8.
9.
       out cikis : out std logic vector(3 downto 0)
10.
    );
11.end kaydirmali saklayici;
12.
13.architecture Behavioral of kaydirmali saklayici is
15.
     signal r saklayici : std logic vector(3 downto 0) := (others => '0');
16.
17.begin
18.
19.
     out cikis <= r saklayici;
20.
21.
    process(in_clk, in_rst, in_giris)
22.
     begin
23.
       if in rst = '1' then
24.
         r saklayici <= (others => '0');
25.
       elsif rising edge(in clk) then
26.
         r saklayici(3) <= in giris ;</pre>
27.
         r saklayici(2) <= r saklayici(3);</pre>
28.
         r saklayici(1) <= r saklayici(2);</pre>
         r saklayici(0) <= r saklayici(1);</pre>
29.
30.
31.
       end if;
32.
     end process;
33.
34.end Behavioral;
```

Aşağıda ise **kaydirmali_saklayici** varlığının benzetim yapılabilmesi için **tb_kaydirmali_saklayici.vhd** sınama kodu verilmiştir ve benzetim çıktısı Şekil 9-12'de gösterilmiştir. Şekil 9-12'de gösterilen benzetim sonucunda:

1. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamlı bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemi ile birlikte r_sakalyici sinyalinin değeri "1000" olmaktadır. r_saklayici değerinin "1000" olması ile out_cikis çıkış portuna "1000" değeri atanmaktadır.

- 2. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_giris giriş portu değeri ('0') r_saklayici sinyalinin en anlamlı bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemi ile birlikte r_sakalyici sinyalinin değeri "0100" olmaktadır. r_saklayici değerinin "0100" olması ile out_cikis çıkış portuna "0100" değeri atanmaktadır.
- 3. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamlı bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemi ile birlikte r_sakalyici sinyalinin değeri "1010" olmaktadır. r_saklayici değerinin "1010" olması ile out_cikis çıkış portuna "1010" değeri atanmaktadır.
- 4. adım : in_rst giriş portunun değeri '1' olması nedeniyle r_saklayici değerine "0000" atanmaktadır. r_saklayici değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.
- 5. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamlı bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemi ile birlikte r_sakalyici sinyalinin değeri "1000" olmaktadır. r_saklayici değerinin "1000" olması ile out_cikis çıkış portuna "1000" değeri atanmaktadır.
- 6. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_giris giriş portu değeri ('0') r_saklayici sinyalinin en anlamlı bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemi ile birlikte r_sakalyici sinyalinin değeri "0100" olmaktadır. r_saklayici değerinin "0100" olması ile out_cikis çıkış portuna "0100" değeri atanmaktadır.
- 7. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamlı bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemi ile birlikte r_sakalyici sinyalinin değeri "1010" olmaktadır. r_saklayici değerinin "1010" olması ile out_cikis çıkış portuna "1010" değeri atanmaktadır.
- 8. adım: in_rst giriş portunun değeri '1' olması nedeniyle r_saklayici değerine "0000" atanmaktadır. r_saklayici değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.



Şekil 9-12 signal veri nesnesi kullanılan kaydırmali_saklayici varlığı benzetim çıktısı

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    entity tb_kaydirmali_saklayici is
    end tb_kaydirmali_saklayici;
```

```
7. architecture Behavioral of tb kaydirmali saklayici is
8.
9.
    component kaydirmali saklayici
10. Port (
      in clk : in std logic;
11.
      in rst : in std logic;
12.
13.
      in giris : in std logic;
      out cikis : out std logic vector(3 downto 0)
14.
15.
    );
16.
    end component;
17.
18. constant CLK PERIOD : time := 150 ns;
19. signal in clk : std logic := '0';
20. signal in rst : std logic := '0';
21. signal in giris : std logic := '0';
    signal out cikis : std logic vector(3 downto 0) := (others => '0');
22.
23.
24.begin
25.
26. process
27. begin
28.
     in clk <= '1'; wait for CLK PERIOD / 2;
29.
     in clk <= '0'; wait for CLK PERIOD / 2;
30. end process;
31.
32. process
33. begin
34.
     in rst <= '0'; wait for 350 ns;
35.
      in rst <= '1'; wait for 150 ns;
36.
      in rst <= '0'; wait for 450 ns;
37.
      in rst <= '1'; wait for 50 ns;
38.
    end process;
39.
40. process
41. begin
42.
      in_giris <= '1'; wait for CLK_PERIOD;</pre>
      in giris <= '0'; wait for CLK PERIOD;
43.
44.
      in giris <= '1'; wait for 3 * CLK PERIOD;
45.
      in giris <= '0'; wait for CLK PERIOD;
46.
      in giris <= '1'; wait for CLK PERIOD;</pre>
```

```
47.
       in giris <= '0'; wait for CLK PERIOD;
48.
     end process;
49.
50.
     kaydirmali saklayic map : kaydirmali saklayici
51.
     port map (
       in clk => in clk,
52.
53.
       in rst => in rst,
54.
       in giris => in giris,
55.
       out cikis => out_cikis
56.
    );
57.end Behavioral;
```


Örnek 9.6.2: Örnek 9.6.1'de verilen VHDL kodunda ufak bir değişiklik yapılarak tasarımda signal veri nesnesi yerine variable veri nesnesi kullanılmıştır. Bu tasarıma ait VHDL kodu aşağıda verilmiştir. 15. satırda 4 bitlik r_saklayici sinyali ve 22.satırda 4 bitlik v_saklayici değişkeni tanımlanmaktadır. 19. satırda out_cikis çıkış portuna r_saklayici sinyali atanmaktadır. 21. satırda tanımlanan söz dizimi ile process'in in_clk, in_rst ve in_giris giriş portlarında meydana gelen değişiklikler ile aktif olacağı belirtilmektedir.

process içerisinde yapılan tanımlamardan da görüleceği üzere saklayıcı tasarımında eş zamanlı olmaya reset kullanılmıştır. 24. satırda in_rst giriş portu '1' değerini aldığında in_giris giriş portunun aldığı değerler farketmeksiniz v_saklayi değişkeninin tüm bitlerine '0' değeri atanmaktadır. in_rst girişinin diğer durumlarında ise in_clk giriş portunun yükselen kenarı ile birlikte 27. satırda tanımlanan koşul ifadesi ile in_giris giriş port değeri v_saklayici değişkeninin en anlamlı bitine atanmaktadır. v_saklayici sinyalinin 3. biti 2.bite, 2.biti 1.bite ve 1. bit en anlamsız bite atanımtakdır.

34. satırda process'in sonunda v_saklayici değişkeninin aldığı değer r_saklayici değişkenine atanarak process dışına aktarılmaktadır. variable veri nesnesi tüm atama işlemleri o anda yapıldığından dolayı in_giris portunun değeri v_saklayici değişkeninin tüm bitlerine atanmaktadır. Şekil 9-13'den de görüleceği üzere in_giris giriş portu değerinin '1' olduğu zamanlarda r_saklayici sinyali ve out_cikis çıkış portu "1111" değerini almaktadır. Aynı şekilde in_giris giriş portu değerinin '0' olduğu zamanlarda r_saklayici sinyali ve out cikis çıkış portu "0000" değerini almaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
4. entity kaydirmali saklayici is
5.
    Port (
       in clk : in std logic;
7.
      in rst : in std logic;
8.
      in giris : in std logic;
      out cikis : out std logic vector(3 downto 0)
9.
     );
11.end kaydirmali saklayici;
12.
13.architecture Behavioral of kaydirmali saklayici is
```

```
14.
15.
     signal r saklayici : std logic vector(3 downto 0) := (others => '0');
16.
17.begin
18.
19.
     out cikis <= r saklayici;
20.
21.
     process(in clk, in rst, in giris)
       variable v saklayici : std logic vector(3 downto 0) := (others =>
23.
     begin
       if in rst = '1' then
24.
25.
         v saklayici := (others => '0');
26.
27.
       elsif rising edge(in clk) then
28.
         v saklayici(3) := in giris ;
         v saklayici(2) := v saklayici(3);
29.
         v_saklayici(1) := v_saklayici(2) ;
30.
31.
         v_saklayici(0) := v_saklayici(1) ;
32.
33.
       end if;
34.
       r saklayici <= v saklayici;
35.
     end process;
36.
37.end Behavioral;
```



Şekil 9-13 variable veri nesnesi kullanılan kaydirmali saklayici varlığı benzetim çıktısı

Şekil 9-13'tende görüleceği üzere yukarıda verilen **kaydırmali_saklayıcı** işlevini yerine getirememektedir. Kodun kaydırmalı saklayıcı işlevini yapabilmesi için 28-31 nolu satırlar aşağıda verilen kod satırı ile değiştirilmelidir.

```
28.v_saklayici(0) := v_saklayici(1);
29.v_saklayici(1) := v_saklayici(2);
30.v_saklayici(2) := v_saklayici(3);
31.v_saklayici(3) := in giris;
```

Örnek 9.6.3: Aşağıda kaydırma yönünün tayin edilebildiği n_bit bitlik kaydırmalı saklayıcı devresinin gerçekleştirildiği generic_kaydırmali_saklayıcı.vhd VHDL kodu verilmiştir. generic_kaydırmali_saklayıcı varlığımıza ilişkin generic bildirimleri 5-7. satırlarda, port bildirimleri 8-14. satırları arasında yapılmaktıdır.

Kaydırmalı saklayıcı tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik reset giriş portu, 1 bitlik kaydırma yönünün tayin edildiği giriş portu, 1 bitlik data giriş portu ve **n** bit bitlik çıkış portu mevcuttur.


- 20-31. satırlar arasında sola kaydırma işleminin yapıldığı **f_sola_kaydır** fonksiyonu tanımlanmıştır. 33-44. satırlar arasında sağa kaydırma işleminin yapıldığı **f saga kaydır** fonksiyonu tanımlanmıştır.
- 56. satırta tanımlı koşul ifadesinin gerçeklenmesi durumunda **r_saklayici** sinyalinin tüm bitleri sola kaydırılmakta ve en anlamsız bitine **in_giris** giriş portu değeri yazılmaktadır. 58. satırta tanımlı koşul ifadesinin gerçeklenmesi durumunda **r_saklayici** sinyalinin tüm bitleri sağa kaydırılmakta ve en anlamlı bitine **in giris** giriş portu değeri yazılmaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity generic kaydirmali saklayici is
5.
     Generic (
       n bit : integer := 4
6.
7.
    );
8.
    Port (
      in clk : in std logic;
9.
10.
      in rst : in std logic;
       in yon : in std logic;
11.
       in giris : in std logic;
13.
       out cikis : out std logic vector(n bit - 1 downto 0)
14.
    );
15.end generic kaydirmali saklayici;
16.
17.architecture Behavioral of generic kaydirmali saklayici is
    signal r saklayici : std logic vector(n bit - 1 downto 0) := (others
  => '0');
19.
     function f sola kaydir(in giris : std logic; in saklayici :
  std_logic_vector(n_bit - 1 downto 0) )
21.
     return std logic vector is
       variable v saklayici : std logic vector(n bit - 1 downto 0);
22.
23.
     begin
       v saklayici := in saklayici;
24.
       for n i in n bit - 2 downto 0 loop
25.
26.
         v saklayici(n i + 1) := v saklayici(n i);
27.
       end loop;
       v saklayici(0) := in giris;
28.
```

```
29.
      return v_saklayici;
30.
31.
     end f sola kaydir;
32.
     function
33.
               f saga kaydir(in giris : std logic; in saklayici :
   std logic vector(n_bit - 1 downto 0) )
34.
     return std logic vector is
35.
       variable v saklayici : std logic vector(n bit - 1 downto 0);
36.
     begin
37.
       v saklayici := in saklayici;
38.
       for n i in 1 to n bit - 1 loop
         v saklayici(n i - 1) := v saklayici(n i);
39.
40.
       end loop;
       v saklayici(n bit - 1) := in giris;
41.
42.
       return v saklayici;
43.
44.
     end f saga kaydir;
45.begin
46.
47.
     out cikis <= r saklayici;
48.
     process(in clk, in rst, in giris)
49.
     begin
50.
51.
       if in rst = '1' then
         r saklayici <= (others => '0');
52.
53.
54.
       elsif rising edge(in clk) then
55.
56.
         if in yon = '0' then
57.
           r saklayici <= f sola kaydir(in giris, r saklayici);</pre>
58.
         elsif in yon = '1' then
59.
           r saklayici <= f saga kaydir(in giris, r saklayici);</pre>
         end if:
60.
       end if;
61.
62.
     end process;
63.
64.end Behavioral;
```

Aşağıda ise **kaydirmali_saklayici** varlığının benzetim yapılabilmesi için **tb_kaydirmali_saklayici.vhd** sınama kodu verilmiştir ve benzetim çıktısı Şekil 9-14'de gösterilmiştir. Şekil 9-14'de gösterilen benzetim sonucunda:

- 1. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_yon giriş portunun '0' değerini alması ile 56. satırda tanımlı koşul ifadesine bağlı 57. satırda tanımlı f_sola_kaydir fonksiyon işlemi gerçekleştirilerilmektedir ve fonksiyonun döndürdüğü değer r_saklayici sinyaline atanmaktadır. in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamsız bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemlerinin sonucunda r_saklayici sinyalinin değeri "0001" olmaktadır. r_saklayici değerinin "0001" olması ile out cikis çıkış portuna "0001" değeri atanmaktadır.
- 2. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_yon giriş portunun '0' değerini alması ile 56. satırda tanımlı koşul ifadesine bağlı 57. satırda tanımlı f_sola_kaydir fonksiyon işlemi gerçekleştirilerilmektedir ve fonksiyonun döndürdüğü değer r_saklayici sinyaline atanmaktadır. in_giris giriş portu değeri ('0') r_saklayici sinyalinin en anlamsız bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemlerinin sonucunda r_saklayici sinyalinin değeri "0010" olmaktadır. r_saklayici değerinin "0010" olması ile out cikis çıkış portuna "0010" değeri atanmaktadır.
- 3. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_yon giriş portunun '0' değerini alması ile 56. satırda tanımlı koşul ifadesine bağlı 57. satırda tanımlı f_sola_kaydir fonksiyon işlemi gerçekleştirilerilmektedir ve fonksiyonun döndürdüğü değer r_saklayici sinyaline atanmaktadır. in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamsız bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemlerinin sonucunda r_saklayici sinyalinin değeri "0101" olmaktadır. r_saklayici değerinin "0101" olması ile out cikis çıkış portuna "0101" değeri atanmaktadır.
- 4. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_yon giriş portunun '1' değerini alması ile 58. satırda tanımlı koşul ifadesine bağlı 59. satırda tanımlı f_saga_kaydir fonksiyon işlemi gerçekleştirilerilmektedir ve fonksiyonun döndürdüğü değer r_saklayici sinyaline atanmaktadır. in_giris giriş portu değeri ('0') r_saklayici sinyalinin en anlamlı bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemlerinin sonucunda r_saklayici sinyalinin değeri "0010" olmaktadır. r_saklayici değerinin "0010" olması ile out cikis çıkış portuna "0010" değeri atanmaktadır.
- 5. adım : in_rst giriş portunun değeri '1' olması nedeniyle r_saklayici değerine "0000" atanmaktadır. r_saklayici değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.
- 6. adım : in_rst giriş portunun değeri '0' olmasına rağmen in_clk giriş portunda yükselen kenar meydan gelmediği için r saklayici sinyalinin değerinde değişiklik olmamıştır.
- 7. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_yon giriş portunun '0' değerini alması ile 56. satırda tanımlı koşul ifadesine bağlı 57. satırda tanımlı f_sola_kaydir fonksiyon işlemi gerçekleştirilerilmektedir ve fonksiyonun döndürdüğü değer r_saklayici sinyaline atanmaktadır. in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamsız bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemlerinin sonucunda r_saklayici sinyalinin değeri "0001" olmaktadır. r_saklayici değerinin "0001" olması ile out cikis çıkış portuna "0001" değeri atanmaktadır.
- 8. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_yon giriş portunun '0' değerini alması ile 56. satırda tanımlı koşul ifadesine bağlı 57. satırda tanımlı f_sola_kaydir fonksiyon işlemi gerçekleştirilerilmektedir ve fonksiyonun döndürdüğü değer r_saklayici sinyaline atanmaktadır. in_giris giriş portu değeri ('1') r_saklayici sinyalinin en anlamsız bitine atanmaktadır ve diğer bitlerin sırasıyla atama işlemleri yapılmaktadır. Atama işlemlerinin sonucunda r_saklayici sinyalinin değeri "0011" olmaktadır. r_saklayici değerinin "0011" olması ile out_cikis çıkış portuna "0011" değeri atanmaktadır.



Şekil 9-14 generic kaydırmali saklayici varlığı benzetim çıktısı

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity tb generic kaydirmali saklayici is
5. end tb generic kaydirmali saklayici;
6.
7. architecture Behavioral of th generic kaydirmali saklayici is
8.
9.
    component generic_kaydirmali_saklayici
10.
    Port (
11.
      in_clk : in std_logic;
       in rst : in std logic;
12.
13.
       in yon : in std logic;
       in giris : in std logic;
14.
       out cikis : out std logic vector(3 downto 0)
15.
                                                        );
16.
    end component;
17.
18.
    constant CLK PERIOD : time := 150 ns;
19.
    signal in clk : std logic := '0';
   signal in rst : std logic := '0';
20.
    signal in yon : std logic := '0';
21.
     signal in giris : std logic := '0';
22.
23.
     signal out cikis : std logic vector(3 downto 0) := (others => '0');
24.
25.begin
26.
27. process
28. begin
```

```
29.
     in_clk <= '1'; wait for CLK_PERIOD / 2;</pre>
30.
      in clk <= '0'; wait for CLK PERIOD / 2;
31.
    end process;
32.
33. process
34. begin
35.
     in rst <= '0'; wait for 550 ns;
36.
     in rst <= '1'; wait for 150 ns;
37.
     in rst <= '0'; wait for 300 ns;
38.
    end process;
39.
40. process
41. begin
42.
     in yon <= '0'; wait for 350 ns;
43.
     in yon <= '1'; wait for 350 ns;
      in yon <= '0'; wait for 300 ns;
44.
45.
    end process;
46.
47. process
48. begin
49.
     in giris <= '1'; wait for CLK PERIOD;
50.
      in giris <= '0'; wait for CLK PERIOD;
51.
      in giris <= '1'; wait for CLK PERIOD;
52.
      in giris <= '0'; wait for CLK PERIOD;
      in giris <= '1'; wait for 3 * CLK PERIOD;</pre>
53.
54.
      in giris <= '0'; wait for CLK PERIOD;
55.
    end process;
56.
57.
    generic kaydirmali saklayic map : generic kaydirmali saklayici
58. port map(
59.
     in clk => in clk,
60.
     in rst => in rst,
61.
      in yon => in yon,
      in_giris => in_giris,
63.
     out cikis => out cikis
   );
64.
65.
66.end Behavioral;
```

9.7. Sayaçlar

VHDL ile tasasrım yapılırken sıklıkla kullanılan bileşenlerden biri de sayıcılardır. Sayıcılar gecikme yapmak, frekans bölmek v.b. pek çok amaçla kullanılabilen elemanlardandır. Bu uygulamalı örnekte ilk olarak 4 Bit uzunlukta basit bir sayıcı tasarımı yapılmış olup ardından aynı sayıcı **generic** hale getirilmiştir.

Sayıcı tasarlarken sayı aralığına bağlı olarak değişen bit uzunluğuna dikkat edilmelidir. Sayıcının alabileceği azami değer ve bit uzunluğu arasında aşağıda verilen matematiksel bağıntı mevcuttur, `n' toplam bit uzunluğu olmak üzere:

```
Sayıcının Azami Değeri = 2^n - 1
```

Örnek 9.7.1: Aşağıda 4 bitlik sayaç devresinin gerçekleştirildiği sayac_4_bit.vhd VHDL kodu verilmiştir. sayac_4_bit varlığımıza ilişkin port bildirimleri 6-10. satırlar arasında yapılmıştır. Sayaç tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik reset giriş portu ve 4 bitlik çıkış portu mevcuttur. 15. Satırda tanımlanan 4 bitlik r_sayac sinyali 19. satırda out_cikis çıkış portuna atanmaktadır. 21. satırda tanımlanan söz dizimi ile process'in in_clk ve in_rst giriş portlarında meydana gelen değişiklikler ile aktif olacağı belirtilmektedir.


process içerisinde yapılan tanımlamardan da görüleceği üzere saklayıcı tasarımında eş zamanlı olmaya reset kullanılmıştır. 23. satırda in_rst giriş portu '1' değerini aldığında r_sayac sinyalinin tüm bitlerine '0' değeri atanmaktadır. Bu durumda out_cikis çıkış portunun tüm bitleride '0' olmaktadır. in_rst girişinin diğer durumlarında ise in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır. in_clk giriş sinyalinin yükselen kenarının meydana gelmemesi durumunda ise r_sayac sinyali bir önceki değerini korumaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC UNSIGNED.ALL;
4.
5. entity sayac 4 bit is
6.
    Port (
7.
       in clk : in std logic;
       in rst : in std logic;
      out cikis : out std logic vector(3 downto 0)
10.
     );
11.end sayac 4 bit;
12.
13.architecture Behavioral of sayac 4 bit is
14.
15.
     signal r sayac : std logic vector(3 downto 0) := (others => '0');
16.
17.begin
     out cikis <= r_sayac;</pre>
19.
20. process(in clk, in rst)
21. begin
```

```
22. if in_rst = '1' then
23.    r_sayac <= (others => '0');
24. elsif rising_edge(in_clk) then
25.    r_sayac <= r_sayac + 1;
26. end if;
27. end process;
28.
29.end Behavioral;</pre>
```

Aşağıda ise **sayac_4_bit** varlığının benzetim yapılabilmesi için **tb_sayac_4_bit.vhd** sınama kodu verilmiştir ve benzetim çıktısı Şekil 9-15'de gösterilmiştir. Şekil 9-15'de gösterilen benzetim sonucunda:

- 1. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0001" olmaktadır. r_sayac sinyalinin değerinin "0001" olması ile out cikis çıkış portuna "0001" değeri atanmaktadır.
- 2. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0010" olmaktadır. r_sayac sinyalinin değerinin "0010" olması ile out cikis çıkış portuna "0010" değeri atanmaktadır.
- 3. adım:in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0011" olmaktadır. r_sayac sinyalinin değerinin "0011" olması ile out_cikis çıkış portuna "0011" değeri atanmaktadır.
- 4. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0100" olmaktadır. r_sayac sinyalinin değerinin "0100" olması ile out cikis çıkış portuna "0100" değeri atanmaktadır.
- 5. adım : in_rst giriş portunun değeri '1' olması nedeniyle r_sayac sinyalinin değerine "0000" atanmaktadır. r sayac değerinin "0000" olması ile out cikis değerine "0000" değeri atanmaktadır.
- 6. adım : in_rst giriş portunun değeri '0' olmasına rağmen in_clk giriş portunda yükselen kenar meydan gelmediği için r_sayac sinyalinin değerinde değişiklik olmamıştır.
- 7. adım:in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0001" olmaktadır. r_sayac sinyalinin değerinin "0001" olması ile out_cikis çıkış portuna "0001" değeri atanmaktadır.
- 8. adım:in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0010" olmaktadır. r_sayac sinyalinin değerinin "0010" olması ile out_cikis çıkış portuna "0010" değeri atanmaktadır.



Şekil 9-15 sayac_4_bit varlığı benzetim çıktısı

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
4. entity tb sayac 4 bit is
5. end tb sayac 4 bit;
6.
7. architecture Behavioral of tb sayac 4 bit is
    component sayac_4_bit
9.
    Port (
10.
     in clk : in std logic;
     in rst : in std logic;
     out cikis : out std logic vector(3 downto 0)
13.);
14. end component;
15.
16. constant CLK PERIOD : time := 150 ns;
17. signal in clk : std logic := '0';
18. signal in rst : std logic := '0';
    signal out_cikis : std_logic_vector(3 downto 0) := (others => '0');
19.
20.
21.begin
22.
23. process
24. begin
25.
      in clk <= '1';
26.
     wait for CLK PERIOD / 2;
      in clk <= '0';
27.
28.
      wait for CLK PERIOD / 2;
29. end process;
30.
31. process
32. begin
33.
     in rst <= '0'; wait for 550 ns;
34.
      in rst <= '1'; wait for 150 ns;
      in rst <= '0'; wait for 300 ns;
35.
36.
    end process;
37.
38. sayac 4 bit map : sayac 4 bit
39. port map(
40.
      in clk => in clk,
```

```
41. in_rst => in_rst,
42. out_cikis => out_cikis
43. );
44.end Behavioral;
```

Örnek 9.7.2: Aşağıda sayacın artan veya azalan durumunun tayin edilebildiği n_bit bitlik sayaç devresinin gerçekleştirildiği generic_sayac.vhd VHDL kodu verilmiştir. generic_sayac varlığımıza ilişkin generic bildirimleri 6-8. satırlarda, port bildirimleri 9-14. satırları arasında yapılmaktıdır.

Sayaç tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik reset giriş portu, 1 bitlik sayacın artması veya azalması durumunun tayin edildiği giriş portu ve **n_bit** bitlik çıkış portu mevcuttur. 25. satırda tanımlanan söz dizimi ile **process**'in **in_clk** ve **in_rst** giriş portlarında meydana gelen değişiklikler ile aktif olacağı belirtilmektedir.

process içerisinde yapılan tanımlamardan da görüleceği üzere saklayıcı tasarımında eş zamanlı olmaya reset kullanılmıştır. 27. satırda in_rst giriş portu '1' değerini aldığında r_sayac sinyalinin tüm bitlerine '0' değeri atanmaktadır. Bu durumda out_cikis çıkış portunun tüm bitleride '0' olmaktadır. in_rst girişinin diğer durumlarında ise in_clk giriş portunun yükselen kenarı ile birlikte in_say giriş portunun yükselen kenarı ile birlikte in_say giriş portunun yükselen kenarı ile birlikte in_say giriş portunun yükselen kenarı ile birlikte in_say giriş portu değerinin '1' olması durumunda r_sayac sinyalinin değeri bir azaltılmaktadır.


```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC UNSIGNED.ALL;
4.
5. entity generic sayac is
6.
    Generic (
7.
       n bit : integer := 4
8.
    );
9.
    Port (
10.
       in clk : in std logic;
       in rst : in std logic;
11.
12.
       in say : in std logic;
       out cikis : out std logic vector(n bit - 1 downto 0)
13.
14.
     );
15.end generic sayac;
16.
17.architecture Behavioral of generic sayac is
18.
19. signal r sayac : std logic vector(n bit - 1 downto 0) := (others =>
20.
21.begin
22.
23.
   out cikis <= r sayac;
```

```
24.
25.
     process(in clk, in rst)
26.
     begin
       if in rst = '1' then
27.
28.
         r sayac <= (others => '0');
29.
30.
       elsif rising edge(in clk) then
31.
         if in say = '0' then
32.
           r sayac <= r sayac + 1;
33.
         elsif in say = '1' then
           r sayac <= r sayac - 1;
34.
35.
         end if;
36.
       end if:
37.
     end process;
38.
39.end Behavioral;
```

Aşağıda ise **generic_sayac** varlığının benzetim yapılabilmesi için **tb_generic_sayac.vhd** sınama kodu verilmiştir ve benzetim çıktısı Şekil 9-16'de gösterilmiştir. Şekil 9-16'de gösterilen benzetim sonucunda:

- 1. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_say giriş portunun '0' değerini alması ile r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0001" olmaktadır. r_sayac değerinin "0001" olması ile out_cikis çıkış portuna "0001" değeri atanmaktadır.
- 2. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_say giriş portunun '0' değerini alması ile r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0010" olmaktadır. r_sayac değerinin "0010" olması ile out_cikis çıkış portuna "0010" değeri atanmaktadır.
- 3. adım: in_rst giriş portunun değeri '1' olması nedeniyle r_sayac değerine "0000" atanmaktadır. r sayac değerinin "0000" olması ile out cikis çıkış portuna "0000" değeri atanmaktadır.
- 4. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_say giriş portunun '0' değerini alması ile r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0001" olmaktadır. r_sayac değerinin "0001" olması ile out_cikis çıkış portuna "0001" değeri atanmaktadır.
- 5. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_say giriş portunun '0' değerini alması ile r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0010" olmaktadır. r_sayac değerinin "0010" olması ile out_cikis çıkış portuna "0010" değeri atanmaktadır.
- 6. adım: in_rst giriş portunun değerinin '0've in_say girişinin '1' olmasına rağmen in_clk giriş portunda yükselen kenar meydana gelmemsidnen dolayı r_sayac sinyalinin değeri değilmemiştir.
- 7. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_say giriş portunun '1' değerini alması ile r_sayac sinyalinin değeri bir azaltılmaktadır ve değeri "0001" olmaktadır. r_sayac değerinin "0001" olması ile out_cikis çıkış portuna "0001" değeri atanmaktadır.
- 8. adım : in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte in_say giriş portunun '1' değerini alması ile r_sayac sinyalinin değeri bir azaltılmaktadır ve değeri

"0000" olmaktadır. r_sayac değerinin "0000" olması ile out_cikis çıkış portuna "0000" değeri atanmaktadır.



Şekil 9-16 sayac generic varlığı benzetim çıktısı

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity tb generic sayac is
5. end tb generic sayac;
7. architecture Behavioral of tb generic sayac is
8.
9.
    component generic sayac
10.
     Generic (
      n bit : integer := 4
11.
12.
     );
13.
    Port (
14.
      in clk : in std logic;
15.
      in_rst : in std_logic;
16.
      in say : in std logic;
       out cikis : out std logic vector(n bit - 1 downto 0)
17.
18.
     );
19.
     end component;
20.
21. constant CLK PERIOD : time := 150 ns;
22. signal in clk : std logic := '0';
     signal in rst : std logic := '0';
23.
     signal in say : std logic := '0';
24.
25.
     signal out_cikis : std_logic_vector(3 downto 0) := (others => '0');
26.
27.begin
```

```
28.
29.
     process
30.
     begin
       in clk <= '1';
31.
32.
       wait for CLK PERIOD / 2;
33.
       in clk <= '0';
34.
       wait for CLK PERIOD / 2;
35.
     end process;
36.
37.
     process
38.
     begin
39.
       in rst <= '0'; wait for 300 ns;
40.
       in rst <= '1'; wait for 150 ns;
41.
       in rst <= '0'; wait for 550 ns;
42.
     end process;
43.
44.
     process
45.
     begin
46.
       in_say <= '0'; wait for 700 ns;</pre>
47.
       in say <= '1'; wait for 300 ns;
48.
     end process;
49.
50.
     generic sayac map : generic sayac
51.
     port map (
52.
       in clk => in clk,
53.
       in rst => in rst,
54.
       in say => in say,
55.
       out cikis => out cikis
56.
     );
57.
58.end Behavioral;
```

9.8. Saat Frekans Bölücü

Zaman zaman tasarımlarımızda kullandığımız saat kaynağından daha yavaş çalışan, daha düşük frekanslı saat kaynaklarına ihtiyaç duyarız. Bu durumda kullanabileceğimiz çeşitli yöntemler mevcuttur. Örneğin FPGA üzreticileri tarafından sağlanan PLL (Phase Locked Loop), DCM (Digital Clock Manager) gibi hazır tasarım kütüphaneleri kullanılabilir. Bir diğer basit yaklaşım ise bir sayıcı kullanarak frekansı düşürmektir. Sayıcı kullanarak frekansı bölmenin birden fazla yolu mevcuttur. Bu örnek uygulamada kullandığımız yol ise sayıcının her bir bitini saat kaynağı olarak kullanılması şeklindedir.

Bu kullanımın temelinde yatan fikir son derece basittir. Örneğin elimizde 3 bitlik bir sayıcı olduğunu kabul edelim. Bu sayıcının tüm durumları Tablo 9-5'de verildiği gibi olacaktır:

Tablo 9-5 3 itlik sayıcının tüm durumları.

Bit_2	Bit_1	Bit_0
0	0	0
0	0	T
0	1 I	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Frekans bölme işleminin mantığını anlamak için şu kabulleri yapalım:

- Çalışma frekansımız f olsun.
- Sayıcımın yükselen kenar tetiklemeli çalışsın.

Bu durumda sayıcımızın bir çalışma döngüsünün uzunluğu (clock cycle), yani yükselen iki kenar arasındaki süremiz aşağıda verilen formül ile gösterilebilir. t süreyi temsil etmek üzere, frekans ve süre arasındaki ilişki:

$$t = \frac{1}{f}, \qquad f = \frac{1}{t}$$

Bu durumda sayıcının her sayma işlemi için t kadar süre gerekmektedir. Bu durumda Tablo 9-5'deki 0 ve 1 değişimlerine bakarsak şu yorumları yapabiliriz:


- Bit 0 için iki yükselen kenar arasındaki süre 2t olmaktadır. '0' için t, '1' için t.
- Bit_1 için iki yükselen kenar arasındaki süre 4t olmaktadır. '0' için 2t, '1' için 2t.
- Bit 3 için iki yükselen kenar arasındaki süre 8t olmaktadır. '0' için 4t, '1' için 4t.

Yukarıda verilen formülü düzenleyip yeni frekans değerlerimizi hesaplarsak aşağıdaki bağıntıları elde ederiz:

- Bit_0 için : $f_{yeni} = \frac{1}{2t}$ Bit_1 için : $f_{yeni} = \frac{1}{4t}$ Bit_2 için : $f_{yeni} = \frac{1}{8t}$

Bu yöntemi genelleştirerek 2'nin kuvvetleri şeklinde istenilen frekans bölme değerleri elde edilebilmektedir. Eğer daha hassas bir şekilde çalışılmak isteniyor ve bu yöntemle istenilen frekans değeri elde edilemiyor ise FPGA üreticisi tarafından sağlanan PLL, DCM gibi hazır tasarım kütüphanelerinin kullanılması daha iyi olacaktır.

Örnek 9.8 : Şekil 9-17'de blok diyagramı verilen saat frekans bölücü devresi tasarımının gerçekleştirildiği saat frekans bolucu.vhd VHDL kodu aşağıda verilmiştir. Şekil 9-17'den de görüleceği üzere saat frekans bolucu varlığımız saat darbe frekansını 2, 4, 8, 16 ve generic olaran belirlenen N parametresine bölerek çıkış üretmektedir.



Şekil 9-17 sayac generic varlığı benzetim çıktısı

sayac_generic varlığımıza ilişkin generic bildirimleri 6-8. satırlarda, port bildirimleri 9-17. satırları arasında yapılmaktıdır. generic atama işleminde N parametresi değerine 16 atanmaktadır. Bunun anlamı saat darbe frekansının 16'ya bölüneceğidir. Port tanımlama işlemlerindende görüleceği üzere sayac_generic varlığı in_clk ve in_rst giriş portlarına, out_clk_2, out_clk_4, out_clk_8, out_clk_16 ve out_clk_N çıkış portlarına sahiptir. 21. satırda tanımlanan 4 bitlik r_sayac sinyali ile out_clk_2, out_clk_4, out_clk_8 ve out_clk_16 çıkış portlarınının değerleri tanımlanmaktadır. 22. satırda tanımlan r sayac N sinyali ise de out clk N sinyalinin değerinin belirlenmesinde kullanılır.

- 25. satırda **r_sayac** değerinin 0. biti **out_clk_2** değerine atanmarak frekans değeri 2'ye bölünmektedir.
- 26. satırda r sayac değerinin 1. biti out clk 4 değerine atanmarak frekans değeri 4'e bölünmektedir.
- 27. satırda r sayac değerinin 2. biti out clk 8 değerine atanımarak frekans değeri 8'e bölünmektedir.
- 28. satırda r sayac değerinin 3. biti out clk 16 değerine atanmarak frekans değeri 16'ya bölünmektedir.
- 29. satırda ise **r_sayac_N** değeri eğer generic parametre **N** / **2** değerinden küçün ise **out_clk_N** çıkışına '0' değeri atanmaktadır. Aksi durumda ise **out_clk_N** çıkışına '1' değeri atanmaktadır.
- 38. satırda ise her saat darbesi yükselen kenarında **r_sayac** değeri bir artırılmkatadır. 39-43 satırları asında saat darbesi yükselen kenar darbesi ile birlikte **r_sayac_N** değeri **N 1** değerine eşit ise **r_sayac_N** değeri sıfırlanmakatadır. Aksi durumlar da ise **r_sayac_N** değeri bir artırılmaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC SIGNED.ALL;
4.
5. entity saat frekans bolucu is
6.
    generic(
7.
      N : integer := 16
8.
     );
9.
    Port (
10.
      in clk : in std logic;
      in rst : in std logic;
11.
12.
      out clk 2 : out std logic;
       out clk 4 : out std logic;
13.
14.
       out clk 8 : out std logic;
       out clk 16 : out std logic;
15.
16.
       out clk N : out std logic
17. );
18.end saat frekans bolucu;
20.architecture Behavioral of saat frekans bolucu is
     signal r sayac : std logic vector(3 downto 0) := (others => '0');
     signal r sayac N : integer := 0;
22.
23.begin
24.
25. out clk 2 \leq r sayac(0);
```

```
26. out_clk_4 <= r_sayac(1);</pre>
27. out clk 8 <= r sayac(2);
28. out clk 16 <= r sayac(3);
     out clk N <= '0' when r sayac N < N / 2 else '1';
29.
30.
31.
     process(in clk, in rst)
32.
    begin
33.
       if in rst = '1' then
         r sayac <= (others => '0');
34.
35.
         r sayac N <= 0;
36.
37.
       elsif rising edge(in clk) then
38.
         r sayac <= r sayac + 1;
39.
         if r sayac N = N - 1 then
40.
           r sayac N <= 0;
41.
         else
42.
           r sayac N <= r sayac N + 1;
43.
         end if;
44.
       end if;
45.
     end process;
46.end Behavioral;
```

Aşağıda ise **sayac_generic** varlığının benzetim yapılabilmesi için **tb_sayac_generic.vhd** sınama kodu verilmiştir ve benzetim çıktıları Şekil 9-2 ve Şekil 9-19'de gösterilmiştir. Şekil 9-2'de gösterilen benzetim sonucunda:

- 1. adım: in_rst giriş portunun değeri '1' olması nedeniyle r_sayac ve r_sayac_N sinyallerinin değerleri sıfırlanmatakdır. Bu nedenle tüm çıkışlara '0' değeri atanmatakdır.
- 2. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0001" olmaktadır. Bu nedenle out_clk_2 cikis çıkış portu değeri '1' ve out clk 4 çıkış portu değeri '0' olmaktadır.
- 3. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0010" olmaktadır. Bu nedenle out_clk_2 cikis çıkış portu değeri '0' ve out clk 4 çıkış portu değeri '1' olmaktadır.
- 4. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0011" olmaktadır. Bu nedenle out_clk_2 cikis çıkış portu değeri '1' ve out clk 4 çıkış portu değeri '1' olmaktadır.
- 5. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0100" olmaktadır. Bu nedenle out_clk_2 cikis çıkış portu değeri '0' ve out clk 4 çıkış portu değeri '0' olmaktadır.
- 6. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0101" olmaktadır. Bu nedenle out_clk_2 cikis çıkış portu değeri '1' ve out clk 4 çıkış portu değeri '0' olmaktadır.

7. adım: in_rst giriş portunun değerinin '0' olması ve in_clk giriş portunun yükselen kenarı ile birlikte r_sayac sinyalinin değeri bir artırılmaktadır ve değeri "0110" olmaktadır. Bu nedenle out_clk_2 cikis çıkış portu değeri '0' ve out_clk_4 çıkış portu değeri '0' olmaktadır.

Şekil 9-2'dende görüleceği üzere **out_clk_2** çıkış portunun 1 periyodluk zaman dilimi, **in_clk** giriş portunun 2 tam periyodluk zaman dilimine denk gelmektedir. Aynı şekilde **out_clk_4** çıkışının 1 periyodluk zaman dilimi, **in clk** giriş portunun 4 tam periyodluk zaman dilimine denk eglmektedir.



Şekil 9-18 saat_frekans_bolucu varlığı benzetim çıktısı-1

Şekil 9-19'de gösterilen benzetim sonucunda:


1. adım: r_sayac sinyalinin değerleri "0000" ile "0011" aralığında ve r_sayac_N sinyalinin değerleri 0 ile 3 aralığında olmaktadır. Bu nedenle out_cikis_8 çıkış portu değeri '0', out_cikis_16 çıkış portu değeri '0' ve out cikis N çıkış değeri '0' olmaktadır.

2. adım: r_sayac sinyalinin değerleri "0100" ile "0111" aralığında ve r_sayac_N sinyalinin değerleri 4 ile 7 aralığında olmaktadır. Bu nedenle out_cikis_8 çıkış portu değeri '1', out_cikis_16 çıkış portu değeri '0' ve out_cikis_N çıkış değeri '0' olmaktadır.

3. adım: r_sayac sinyalinin değerleri "1000" ile "1011" aralığında ve r_sayac_N sinyalinin değerleri 8 ile 11 aralığında olmaktadır. Bu nedenle out_cikis_8 çıkış portu değeri '0', out_cikis_16 çıkış portu değeri '1' ve out cikis N çıkış değeri '1' olmaktadır.

4. adım: r_sayac sinyalinin değerleri "1100" ile "1111" aralığında ve r_sayac_N sinyalinin değerleri 12 ile 15 aralığında olmaktadır. Bu nedenle out_cikis_8 çıkış portu değeri '1', out_cikis_16 çıkış portu değeri '1' ve out_cikis_N çıkış değeri '1' olmaktadır.

5. adım: r_sayac sinyalinin değerleri "0000" ile "0011" aralığında ve r_sayac_N sinyalinin değerleri 0 ile 3 aralığında olmaktadır. Bu nedenle out_cikis_8 çıkış portu değeri '0', out_cikis_16 çıkış portu değeri '0' ve out_cikis_N çıkış değeri '0' olmaktadır.



Şekil 9-19 saat_frekans_bolucu varlığı benzetim çıktısı-2

```
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity tb_saat_frekans_bolucu is
5. end tb saat frekans bolucu;
6.
7. architecture Behavioral of tb saat frekans bolucu is
8.
9.
    component saat frekans bolucu
10. generic(
11. N : integer := 16
12.);
13. Port (
14.
     in clk : in std logic;
     in rst : in std logic;
15.
16.
     out clk 2 : out std logic;
      out clk 4 : out std logic;
17.
      out clk 8 : out std logic;
18.
19.
      out clk 16 : out std logic;
20.
      out_clk_N : out std_logic
21.
    );
22.
    end component;
23.
24. constant CLK PERIOD : time := 150 ns;
25. signal in clk : std logic := '0';
26. signal in rst : std logic := '0';
27. signal out clk 2 : std logic := '0';
28. signal out clk 4 : std logic := '0';
29.
    signal out clk 8 : std logic := '0';
    signal out clk 16 : std logic := '0';
    signal out clk N : std logic := '0';
31.
32.
33.begin
34.
35. process
36. begin
37.
     in clk <= '1';
     wait for CLK PERIOD / 2;
38.
39.
     in clk <= '0';
40.
      wait for CLK PERIOD / 2;
41. end process;
```

```
42.
    process
43.
     begin
44.
       in rst <= '1'; wait for 120 ns;
45.
       in rst <= '0'; wait;
46.
     end process;
47.
48.
     saat frekans bolucu map : saat frekans bolucu
49.
     generic map( N => 16 )
50.
     port map (
51.
      in clk => in clk,
52.
      in rst => in rst,
      out clk 2 => out clk 2,
      out clk 4 => out clk 4,
54.
55.
      out clk 8 => out clk 8,
56.
       out clk 16 => out clk 16,
       out clk N => out clk N
57.
58.);
59.end Behavioral;
```

9.9. VHDL'de Dosya Okuma ve Yazma İşlemleri

Yaptığımız tasarımları bilgisayarda benzetim ortamında test ederken, tasarım tarafından işlenecek pek çok veri olabilir. Örneğin imge üzerinde çeşitli işlemler yapan bir tasarımı sınamak için imgenin de tasarlanan sisteme giriş olarak verilmesi gerekebilir. Böyle durumlar için VHDL bize dosyadan veri okuma ve yazma imkanı sunmaktadır.

VHDL ile dosyadan okuma ve yazma işlemi yapabilmek için kütüphane bildirim kısmına aşağıda verilen söz diziminin eklenmesi gerekmektedir. Bu söz dizimi ile birlikte dosya işlem komutları kullanılabilir hale gelmektedir.

```
use std.textio.ALL;
```

Tanımlanan veri yoluna ait dosyanın okuma modunda dosya değişkeninde açılmasına ilişkin söz dizimi aşağıda verilmiştir. Söz diziminde tanımlı **text open** söz dizimleri ile tanımlanan **read_mode** söz dizimi ile dosyanın okuma modunda açılıacağı tanımlanmaktadır.

```
file dosya : text open read mode is VERI YOLU;
```

Dosyadan okunacak olan satır, variable değişkeni olarak tanımlanmaktadır. **satir** değişkeni tanımlamaya ait söz dizimi aşağıda verilmiştir.

```
variable satir : line;
```

Dosyadan okuma işlemlerinde dosyanın sonuan gelinip gelinmediğinin kontrol işlemleri için aşağıdaki sözdizimi kullanılmaktadır.

```
if not endfile(dosya) then
    ..
    ..
end if;
```

Dosyadan ilgili satırdan verilerin okunması işlemine ait söz dizimi aşağıda verilmiştir.

```
readline(dosya, satir);
read(satir, data);
```

Dosya üzerine yazım işlemi de okuma işlemine benzer şekilde yapılabilmektedir. Bunun için ilk olarak yazılacak dosyanın tanımlanması gerekmektedir. Aşağıda bu işlem için gerekli söz dizimi verilmiştir.

```
file dosya : text open write_mode is VERI_YOLU;
```

Dosya açma işlemi gerçekleştirdikten sonra yazılacak verilerin düzenlenmesi, dosyaya yazmaya hazır hale getirilmesi gerekmektedir. Bunun için gerekli söz dizimi aşağıda verilmiştir.


```
write(satir, data);
writeline(dosya, satir);
```

Örnek 9.9.1: Aşağıda sinüs örneklerinin var olduğu sin.txt dosyasında kayıtlı integer sayıların okunmasına ilişkin dosya_okuma_integer.vhd VHDL kodu verilmiştir. 4. satırda metin dosyasından okuma/yazma yapabilmek için kütüphane bildirimi yapılmıştır. Bu kod benzetim amacı ile kullanılacağından dolayı varlık içerisinde port tanımlaması yapılmamıştır.

12. satırda sinüs örneklerinin bulunduğu sin.txt dosyasına ait veri yolu tanımlama işlemi string tipinde VERI_YOLU_OKUMA constant veri nesnesi ile tanımlanmıştır. Okunan sinüs örnekerşnin yazılacağı dosya veri yolu 13. satırda tanımlanmıştır. 27. satırda sin.txt dosyası okuma modunda açılmıştır. 28. satırda sin.txt dosyası yazma modunda açılmıştır. 34. satırda dosyanın sonuna gelinip gelinmediğinin kotnrol işlemini yapan söz dizimi tanımlanmıştır. Dosyanın sonuna gelinmediği durumalrda ilgili satırda bulunan veriler dosyadan okunarak data değişkenine atanmaktadır. integer tipinde tanımlı data değişkeni 24 bit uzunluğunda tanımlı r_giris_data sinyaline tip dönüşümü yapılarak atanmaktadır. Aynı zamanda data değişkeninin sahip olduğu değer tekrar dosyaya yazılmaktadır. Dosyadan okuma işlemine ait benzetim çıktısı Şekil 9-17'de verilmiştir.

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_ARITH.ALL;
    use std.textio.ALL;
    entity dosya_okuma_integer is
```

```
7. end dosya okuma integer;
8.
9. architecture Behavioral of dosya okuma integer is
11. constant CLK PERIOD : time := 150 ns;
12. constant VERI YOLU OKUMA : string := "C:\sin.txt";
13. constant VERI YOLU YAZMA : string := "D:\sin.txt
14. signal r giris data : std logic vector(23 downto 0) := (others=>
   '0');
15. signal in clk : std logic := '0';
16.begin
17.
18. process
19. begin
20.
      in clk <= '1';
21.
      wait for CLK PERIOD / 2;
22.
      in clk <= '0';
23.
      wait for CLK PERIOD / 2;
24.
    end process;
25.
26. process(in clk)
27.
      file dosya okuma: text open read mode is VERI YOLU OKUMA;
28.
      file dosya yazma: text open write mode is VERI YOLU YAZMA;
29.
      variable satir okuma : line;
      variable satir_yazma : line;
30.
31.
      variable data : integer;
32. begin
      if rising edge(in clk) then
33.
         if not endfile(dosya) then
34.
          readline(dosya okuma, satir okuma);
35.
36.
          read(satir okuma, data);
          r giris data
                                 <=
                                      conv std logic vector(data,
   r giris data'length);
38.
          write(satir yazma, data);
39.
          writeline(dosya yazma, satir yazma);
40.
         end if;
41.
      end if;
42. end process;
43.
44.end Behavioral;
```



Şekil 9-20 dosya okuma integer varlığı benzetim çıktısı

Sinüs örneklerinin bulunduğu sin.txt dosyasını oluşturmak için aşağıda verilen MATLAB kodu kullanılabilir.

```
clc, clear all, close all;

sin_file = fopen('C:\sin.txt', 'w');
f_s = 10000;
n_t = 1 / f_s : 1 / f_s : 2;

f_1 = 10;
A = 1 * sin( 2 * pi * n_t * f_1 );
D = round(2^20 * (A + 1));
figure, plot(A);
figure, plot(D);

for n_i = 1 : length(D)
    fprintf(sin_file, '%d\n', D(n_i) );
end
```


sin.txt dosyasına yazılan dataları okumak için aşağıda verilen MATLAB kodu kullanılabilir.

```
clc, clear all, close all;
sin_file = fopen('D:\sin.txt', 'r');
sin_okunan = fscanf(sin_file, '%d')';
figure, plot(sin_okunan);
```

Örnek 9.9.2: Aşağıda karakter örneklerinin var olduğu **karakter.txt** dosyasında kayıtlı karakterlerin okunmasına ilişkin **dosya_okuma_integer.vhd** VHDL kodu verilmiştir. 4. satırda metin dosyasından okuma/yazma yapabilmek için kütüphane bildirimi yapılmıştır. Bu kod benzetim amacı ile kullanılacağından dolayı varlık içerisinde port tanımlaması yapılmamıştır.

12. satırda karakter örneklerinin bulunduğu **karakter.txt** dosyasına ait veri yolu tanımlama işlemi **string** tipinde **VERI YOLU constant** veri nesnesi tanımlanmıştır. 26. satırda **karakter.txt** dosyası okuma

modunda açılmıştır. 31. satırda dosyanın sonuna gelinip gelinmediğinin kotnrol işlemini yapan söz dizimi tanımlanmıştır. Dosyanın sonuna gelinmediği durumlarda ilgili satırda bulunan veriler dosyadan okunarak data değişkenine atanmaktadır. character tipinde tanımlı data değişkeni character tipinde tanımlı r_giris_data sinyaline atanmaktadır. Dosyadan okuma işlemine aiat benzetim çıktısı Şekil 9-21'de verilmiştir.




Şekil 9-21 dosya okuma karakter varlığı benzetim çıktısı

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use std.textio.ALL;
4.
5. entity dosya okuma karakter is
6. end dosya okuma karakter;
7.
8. architecture Behavioral of dosya okuma karakter is
9.
     constant CLK PERIOD : time := 150 ns;
10.
11.
     constant VERI YOLU : string := "C:\karakter.txt";
12.
13.
     signal r_giris_data : character;
     signal in clk : std logic := '0';
14.
15.
16.begin
17.
18.
     process
19.
     begin
20.
       in clk <= '1';
21.
       wait for CLK PERIOD / 2;
       in clk <= '0';
22.
23.
       wait for CLK PERIOD / 2;
24.
     end process;
25.
26.
     process(in clk)
27.
       file dosya : text open read mode is VERI YOLU;
28.
       variable satir : line;
```

```
variable data : character;
29.
30.
31.
     begin
32.
       if rising edge(in clk) then
33.
         if not endfile(dosya)
34.
            readline (dosya, satir);
35.
            read(satir, data);
36.
         end if;
37.
       end if;
38.
       r giris data <= data;
     end process;
39.
40.
     end Behavioral;
```

9.10. VHDL'de ROM Bloğu oluşturmak

ROM (Read Only Memory — Sadece Okunabilir Hafiza) sadece okunabilen sayısal verilerin saklanması için kullanılan depolama birimidir. Şekil 9-22'de NxM bitlik ROM gösterimi verilmiştir. Şekil 9-22'den de görüleceği üzere <code>in_rom_aktif</code> giriş portunun aktif olması ile birlikte ile ROM'dan <code>in_data_addr</code> adresindeki data <code>out_data</code> çıkış portuna aktarılmaktadır.



Şekil 9-22 NxM bitlik ROM

Hafıza elemanları tasarlanırken genel olarak kullanılan bazı terimlere aşina olmak gerekmektedir. Bu bölümde verilen örneklerde geçen **VERI_UZUNLUGU** tanımlaması tasarladığımız hafıza biriminin veri yolu genişliğini bildirmektedir. Örneğin bu değer 8 ise tasarlanan hafıza elemanı her bir adreste 8 bit uzunluğunda veri saklayabiliyor demektir.

Hafiza elemanları ile ilgili bir diğer tanımlama ise **ROM_DERINLIGI**'dir. Bu tanımlama ile tasarladığımız hafiza elemanının kaç adet veri saklayacabileği belirtilmektedir. Bu değer aynı zaman doğrudan adresleme hattının uzunluğunun da belirlenmesini sağlamaktadır. Örneklemek gerekirse; 30 adet veri saklamak istersek **ROM_DERINLIGI** tanımlamasının değerinin 30 olması gerekmektedir. 30 adet veriyi adreslemek için gereken adres yolu genişliği ise $ceil(log_2^N) = ceil(log_2^{30}) \rightarrow n = 5$ hesaplamında gösterildiği şekilde 5 bit olacaktır. Bu işlemin gerçeklenmesi için kullanılcak olan $log2_int$ fonksiyonu $ornekler_paket.vhd$ paket dosyasında tanımlanmıştır. Örnek 9.10.1 ve Örnek 9.10.2'de tanımlı $ornekler_paket.vhd$ paket dosyası aşağıda verilmiştir.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. package ornekler paket is
     function log2 int(in giris : integer) return integer;
6. end ornekler paket;
7.
8. package body ornekler paket is
9.
10.
     function log2 int(in giris : integer) return integer is
11.
       variable sonuc : integer;
12.
     begin
13.
       for n i in 0 to 31 loop
         if (in giris <= (2 ** n i)) then</pre>
14.
15.
           sonuc := n i;
16.
           exit;
17.
         end if;
18.
       end loop;
19.
       return sonuc;
20.
     end log2 int;
21.end package body;
```

Örnek 9.10.1: ROM datalarının değiştirlemez olmasından dolayı dataların constant veri nesnesinde tanımlandığı rom.vhd VHDL kodu aşağıda verilmiştir. rom varlığımıza ilişkin generic bildirimleri 7-10. satırlarda, port bildirimleri 11-16. satırları arasında yapılmaktıdır. ROM tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik ROM aktif giriş portu, generic ROM_DERINLIGI parametresine bağlı olarak hesaplanan adres giriş portu ve okununan adresindeki datanın ROM dışına aktarılması için VERI_UZUNLUGU uzunluğunda çıkış portu mevcuttur. ROM adres uzunluğunun belirlenmesi için kullanılacak olan log2_int fonskiyonu 4. satırda tanımlanan ornekler_paket paketi içerisinde tanımlanmıştır. 21. satırda VERI_UZUNLUGU genişliğine sahip ROM_DERINLIGI derinliğinde tip tanımlama işlemi yapılmıştır. 22. satırda ise ROM değerlerinin atama işlemleri yapılmaktadır.

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
    use work.ornekler paket.all;
```

```
5.
6. entity rom is
7.
    Generic (
8.
       ROM DERINLIGI : integer := 30;
      VERI UZUNLUGU : integer := 4
10.
     );
11.
     Port (
12.
       in clk : in std logic;
13.
       in rom aktif : in std logic;
       in data addr : in std logic vector(log2 int(ROM DERINLIGI) - 1
  downto 0);
       out data : out std logic vector (VERI UZUNLUGU - 1 downto 0)
16.
     );
17.end rom;
18.
19.architecture Behavioral of rom is
20.
21. type
          t ROM DATA
                         is
                             array
                                    (0 to ROM DERINLIGI - 1)
  std logic vector (VERI UZUNLUGU - 1 downto 0);
22. constant r_ROM_DATA : t ROM DATA := ( X"0", X"3", X"6", X"9", X"C",
  X"F", X"C", X"9", X"6", X"3", X"0", X"3", X"6", X"9", X"C",
  X"F", X"C", X"9", X"6", X"3", X"0", X"3", X"6", X"9", X"C",
  X"F", X"C", X"9", X"6", X"3");
23.
24.begin
25.
26.
    process(in clk)
27.
     begin
       if rising edge(in clk) then
28.
         if in rom aktif = '1' then
29.
30.
           out data <= r ROM DATA(conv integer(in data addr));</pre>
31.
         end if:
32.
       end if;
33.
     end process;
34.end Behavioral;
```

Örnek 9.10.2: Aşağıda ROM datalarının dosyadan okuyan rom_dosya.vhd VHDL kodu verilmiştir. rom_dosya varlığımıza ilişkin generic bildirimleri 9-12. satırlarda, port bildirimleri 13-18. satırları arasında yapılmaktıdır. ROM tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik ROM aktif giriş portu, generic ROM_DERINLIGI parametresine bağlı olarak hesaplanan adres giriş portu ve okununan adresdeki datanın ROM dışına aktarılması için VERI_UZUNLUGU uzunluğunda çıkış portu mevcuttur. ROM adres uzunluğunun belirlenmesi için kullanılacak olan log2_int fonskiyonu 4. satırda tanımlanan ornekler_paket paketi içerisinde tanımlanmıştır. 24. satırda VERI_UZUNLUGU genişliğine sahip ROM_DERINLIGI derinliğinde tip

tanımlama işlemi yapılmıştır. 27-41. satırlar arasında tanımlı **ROM_DATA_YUKLE** procedure tanımlaması ile sinüs örneklerinin bulunduğu dosyadan datalar alınmaktadır. 45. satırda tanımlı söz dizimi ile procedure çağrılarak dosyadan okunan datalar ROM'a yüklenmektedir.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC UNSIGNED.ALL;
4. use IEEE.STD LOGIC ARITH.ALL;
5. use std.textio.ALL;
6. use work.ornekler paket.all;
7.
8. entity rom dosya is
9.
    Generic (
       ROM DERINLIGI : integer := 500;
10.
       VERI UZUNLUGU : integer := 24
11.
12.
    );
13.
    Port (
14.
      in clk : in std logic;
15.
      in rom aktif : in std logic;
      in data addr : in std logic vector(log2 int(ROM DERINLIGI) - 1
  downto 0);
17.
       out data : out std logic vector (VERI UZUNLUGU - 1 downto 0)
18.);
19.end rom dosya;
20.
21.architecture Behavioral of rom dosya is
22.
23.
     constant VERI YOLU : string := "C:\sin.txt";
    type t ROM DATA
                        is
                                    (0 to ROM DERINLIGI - 1)
                             array
  std logic vector(VERI_UZUNLUGU - 1 downto 0);
25.
    signal r ROM DATA : t ROM DATA;
26.
    procedure ROM DATA YUKLE(signal r ROM DATA : inout t ROM DATA) is
27.
28.
       file dosya : text open read mode is VERI YOLU;
29.
       variable satir :line;
30.
       variable data : integer;
31.
    begin
       for n i in 0 to ROM DERINLIGI - 1 loop
32.
         if endfile(dosya) then
33.
34.
           exit:
35.
         else
36.
          readline(dosya, satir);
```

```
37.
            read(satir, data);
38.
            r ROM DATA(n i) <= conv std logic vector(data, VERI UZUNLUGU);
39.
         end if;
40.
       end loop;
41.
     end procedure;
42.
43.begin
44.
45.
     ROM DATA YUKLE (r ROM DATA);
46.
47.
     process(in clk)
48.
     begin
49.
       if rising edge(in clk) then
         if in rom aktif = '1' then
50.
51.
            out data <= r ROM DATA(conv integer(in data addr));</pre>
52.
         end if;
       end if;
53.
54.
     end process;
55.end Behavioral;
```


Örnek 9.10.1 ve Örnek 9.10.2'de verilen rom ve rom_dosya varlıklarının benzetiminin yapılabilmesi için aşağıda tb_rom.vhd VHDL sınama kodu verilmiştir. 10-21. satırlarda rom varlığına ilişkin component tanımlamaları yapılmıştır. 23-34. satırlarda rom_dosya varlığına ilişkin component tanımlamaları yapılmıştır. 37-38. satırlardaki yapılan sabit tanımlamalarında rom varlığına ait derinlik değeri 30 ve veri uzunluğu 4 olarak tanımlamıştır. 39-40. satırlardaki yapılan sabit tanımlamalarında rom_dosya varlığına ait derinlik değeri 500 ve veri uzunluğu 24 olarak tanımlanmıştır. Şekil 9-23'de rom ve rom_dosya varlıklarının benzetim sonuçları verilmiştir.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC UNSIGNED.ALL;
4. use work.ornekler paket.all;
5.
6. entity tb rom is
7. end tb rom;
8.
9. architecture Behavioral of tb rom is
10.
    component rom
11.
       Generic (
         ROM DERINLIGI : integer := 500;
12.
13.
         VERI UZUNLUGU : integer := 24
```

```
14.
     );
15.
     Port (
        in clk : in std logic;
16.
        in rom aktif : in std logic;
17.
18.
         in data addr : in std logic vector(log2 int(ROM DERINLIGI) - 1
  downto 0);
19.
        out data : out std logic vector (VERI UZUNLUGU - 1 downto 0)
20.
       );
21.
     end component;
22.
23.
    component rom dosya
24.
       Generic (
25.
         ROM DERINLIGI : integer := 500;
26.
         VERI UZUNLUGU : integer := 24
27.
       );
28.
       Port (
29.
         in clk : in std logic;
30.
         in rom aktif : in std logic;
31.
        in data addr : in std logic vector(log2 int(ROM DERINLIGI) - 1
  downto 0);
         out data : out std logic vector(VERI UZUNLUGU - 1 downto 0)
32.
33.
      );
34.
     end component;
35.
36.
    constant CLK PERIOD : time := 150 ns;
    constant ROM DERINLIGI : integer := 30;
37.
38.
    constant VERI UZUNLUGU : integer := 4;
    constant ROM DERINLIGI DOSYA : integer := 500;
39.
     constant VERI UZUNLUGU DOSYA : integer := 24;
40.
41.
42. signal in clk : std logic := '0';
43. signal in rom aktif : std logic := '0';
44. signal in data addr rom : std logic vector( log2 int(ROM DERINLIGI)
  - 1 downto 0) := (others => '0');
45. signal out data rom : std logic vector(VERI UZUNLUGU - 1 downto 0)
  := (others => '0');
                      in data addr rom dosya:
                                                       std logic vector(
  log2 int(ROM DERINLIGI DOSYA) - 1 downto 0) := (others => '0');
47. signal out data rom dosya : std logic vector( VERI_UZUNLUGU_DOSYA -
  1 downto 0) := (others => '0');
48.
49.begin
```

```
50.
51. process
52. begin
53.
      in clk <= '1';
      wait for CLK PERIOD / 2;
54.
55.
      in clk <= '0';
56.
      wait for CLK PERIOD / 2;
57.
     end process;
58.
59. process(in_clk)
60. begin
61.
       if rising edge(in clk) then
62.
         in data addr rom <= in data addr rom + 1;</pre>
63.
         if in data addr rom = ROM DERINLIGI - 1 then
64.
           in data addr rom <= (others => '0');
65.
         end if;
66.
         in data addr rom dosya <= in data addr rom dosya + 1;
67.
68.
         if in_data_addr_rom_dosya = ROM_DERINLIGI_DOSYA - 1 then
69.
           in data addr rom dosya <= (others => '0');
70.
         end if:
71.
       end if;
72.
     end process;
73. in rom aktif <= '1';</pre>
74. rom map : rom generic map (
75.
      ROM DERINLIGI => ROM DERINLIGI,
      VERI UZUNLUGU => VERI UZUNLUGU
76.
77. port map (
      in clk => in clk,
78.
79.
      in rom aktif => in rom aktif,
80.
      in data addr => in data addr rom,
81.
      out data => out data rom );
82.
83.
    rom dosya map : rom dosya generic map (
      ROM DERINLIGI => ROM DERINLIGI DOSYA,
85.
      VERI UZUNLUGU => VERI UZUNLUGU DOSYA )
86. port map (
87.
      in clk => in_clk,
88.
       in rom aktif => in rom aktif,
       in data addr => in data addr rom dosya,
89.
```


```
90. out_data => out_data_rom_dosya);
91.
92.end Behavioral;
```



Şekil 9-23 rom ve rom_dosya varlıklarının benzetim çıktısı

9.11. VHDL'de RAM Bloğu oluşturmak

RAM'ler (Random Access Memory — Rastgele Erişimli Hafıza), ROM'lardan farklı olarak verilerin hem okunmasına hem de yazılmasına izin veren bir hafıza birimidir. Rastgele erişim kontrol devresi ile saklanmış verilere rastgele sırada direk erişim sağlanır. Şekil 9-24'de NxM bitlik RAM gösterimi bulunmaktadır. Şekil 9-24'den de görüleceği üzere <code>in_ram_aktif</code> giriş portunun aktif olması ile birlikte ile RAM'dan <code>in_data_addr</code> adresindeki data <code>out_data</code> çıkış portuna aktarılmaktadır. <code>in_yaz_en</code> giriş portunun aktif olması ile birlikte <code>in_data</code> giriş portundaki data <code>in_data_addr</code> adresindeki yerine yazılmaktadır.



Şekil 9-24 NxM bitlik RAM

Hafıza elemanları tasarlanırken genel olarak kullanılan bazı terimlere aşina olmak gerekmektedir. Bu bölümde verilen örneklerde geçen **VERI_UZUNLUGU** tanımlaması tasarladığımız hafıza biriminin veri yolu genişliğini bildirmektedir. Örneğin bu değer 8 ise tasarlanan hafıza elemanı her bir adreste 8 bit uzunluğunda veri saklayabiliyor demektir.

Hafiza elemanları ile ilgili bir diğer tanımlama ise **ROM_DERINLIGI**'dir. Bu tanımlama ile tasarladığımız hafiza elemanının kaç adet veri saklayacabileği belirtilmektedir. Bu değer aynı zaman doğrudan adresleme hattının uzunluğunun da belirlenmesini sağlamaktadır. Örneklemek gerekirse; 32 adet veri saklamak istersek **ROM_DERINLIGI** tanımlamasının değerinin 32 olması gerekmektedir. 32 adet veriyi adreslemek için gereken adres yolu genişliği ise $2^n = 32 \rightarrow n = 5$ hesaplamında gösterildiği şekilde 5 bit olacaktır.

Örnek 9.11.1: Şekil 9-24'de gösterilen blok ram tasarımın yapıldığı blok_ram.vhd VHDL kodu aşağıda verilmiştir. blok_ram varlığımıza ilişkin generic bildirimleri 7-10. satırlarda, port bildirimleri 11-16. satırları arasında yapılmaktıdır.


RAM tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik RAM aktif giriş portu, generic **ROM_DERINLIGI** parametresine bağlı olarak hesaplanan adres giriş portu, 1 bitlik yazma aktif giriş portu, RAM'a dataların yazılması için **VERI_UZUNLUGU** uzunluğunda data giriş portu ve okununan adresindeki datanın RAM dışına aktarılması için **VERI_UZUNLUGU** uzunluğunda çıkış portu mevcuttur.

RAM adres uzunluğunun belirlenmesi için kullanılacak olan **log2_int** fonskiyonu 4. satırda tanımlanan **ornekler_paket** (Bölüm 9.10'da verilmiştir) paketi içerisinde tanımlanmıştır. 24. satırda **VERI_UZUNLUGU** genişliğine sahip **RAM_DERINLIGI** derinliğinde tip tanımlama işlemi yapılmıştır.

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
    use work.ornekler_paket.all;
```

```
6. entity blok_ram is
7.
    generic(
8.
      VERI UZUNLUGU : integer := 8;
      RAM DERINLIGI : integer := 110
9.
10.
    );
11. port(
12.
     in clk : in std_logic;
13.
     in rst : in std logic;
      in ram aktif : in std logic;
14.
15.
      in yaz en : in std logic;
      in data addr : in std logic vector(log2 int(RAM DERINLIGI) - 1
  downto 0);
      in data : in std logic vector(VERI_UZUNLUGU - 1 downto 0);
17.
      out data : out std logic vector (VERI UZUNLUGU - 1 downto 0)
   );
19.
20.end blok ram;
21.
22.architecture Behavioral of blok ram is
23.
24. type t BRAM DATA is array (0 to RAM DERINLIGI - 1) of
  std logic vector (VERI UZUNLUGU - 1 downto 0);
25. signal r BRAM DATA : t BRAM DATA := (others =>(others => '0'));
26.
27.begin
28.
29. process(in clk, in rst)
30. begin
31.
      if in rst = '1' then
32.
         r BRAM DATA <= (others => (others => '0'));
33.
       elsif rising edge(in clk) then
34.
         if in ram aktif = '1' then
35.
           out data <= r BRAM DATA(conv integer(in data addr));</pre>
36.
           if in yaz en = '1' then
37.
             r BRAM DATA(conv integer(in data addr)) <= in data;
          end if;
38.
39.
         end if;
40.
      end if;
41. end process;
42.
43.end Behavioral;
```

Aşağıda verilen **tb_blok_ram.vhd** VHDL kodu ile **blok_ram** varlığının benzetim işlemleri yapılmaktadır. Benzetim işlemlerinde, sinüs örneklerinin kaydedildiği **sin.txt** dosyasından okuma işlemleri yapılmakta ve okunan datalar RAM'a yazılmaktadır. Verilerin yazılma işlemi dosyanın sonuna gelinmesi veya RAM'in dolması durumlarında sonlanmaktadır. Yazma işlenmesinin sonlanması ile birlikte toplmda RAM'a yazılan data sayısı hafızaya alınmaktadır. Daha sonra ise okuma işlemi başlamaktadır. Okuma işlemleri aslında başlangıç anından itibaren yapılmaktadır. RAM'in başlangıç değerlerinin tamamının sıfır olması nedeniyle verilerin yazılma işlemi anında okunan dataların değeri sıfır olmaktadır. Okuma işleminde sinüs datalarının RAM'a yazılmış olması ile birlikte **out_data** çıkış portunda sinüs örnekleri görülmektedir (Şekil 9-25).



Şekil 9-25 block ram varlığı benzetim çıktısı

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC ARITH.ALL;
4. use IEEE.STD_LOGIC_UNSIGNED.ALL;
5. use std.textio.ALL;
6. use work.ornekler paket.all;
7.
8. entity tb blok ram is
9. end tb blok ram;
10.
11.architecture Behavioral of tb blok ram is
12.
13.
     component blok ram
14.
     generic (
15.
       VERI UZUNLUGU : integer := 8;
16.
       RAM DERINLIGI : integer := 110
17.
     );
18.
     port(
       in clk : in std logic;
19.
       in rst : in std logic;
20.
```

```
in ram aktif : in std logic;
21.
22.
      in yaz en : in std logic;
      in data addr : in std logic vector(log2 int(RAM DERINLIGI) - 1
23.
  downto 0);
       in data : in std logic vector (VERI UZUNLUGU - 1 downto 0);
24.
       out data : out std logic vector (VERI UZUNLUGU - 1 downto 0)
25.
26.
     );
27.
     end component;
28.
29.
     type t RAM Kontrol is (DATA YAZ, DATA OKU, TAMAM);
30.
     signal r RAM Kontrol : t RAM Kontrol := DATA YAZ;
31.
32.
    constant CLK PERIOD : time := 150 ns;
    constant VERI UZUNLUGU : integer := 24;
33.
34.
     constant RAM DERINLIGI : integer := 500;
35.
    constant VERI YOLU : string := "C:\sin.txt";
36.
37. signal in clk : std logic := '0';
38. signal in rst : std logic := '0';
39. signal in ram aktif : std logic := '0';
40. signal in yaz en : std logic := '0';
41. signal in data addr : std logic vector(log2 int(RAM DERINLIGI) - 1
  downto 0) := (others => '0');
42. signal in data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
   (others => '0');
43. signal out data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
  (others => '0');
44. signal sayac : std_logic vector(log2_int(RAM DERINLIGI) - 1 downto
  0) := (others => '0');
45. signal ORNEK SAYISI : std logic vector(log2_int(RAM_DERINLIGI) - 1
  downto 0) := (others => '0');
46.
47.begin
48.
49. process
50. begin
51.
      in clk <= '1';
52.
      wait for CLK PERIOD / 2;
53.
      in clk <= '0';
      wait for CLK PERIOD / 2;
55.
    end process;
56.
```


```
57. process(in clk)
      file dosya : text open read mode is VERI YOLU;
      variable satir : line;
59.
60.
     variable data : integer;
61. begin
      if rising edge(in clk) then
62.
63.
         case r RAM Kontrol is
           when DATA YAZ =>
64.
65.
             if (not endfile(dosya)) then
66.
               readline(dosya, satir);
67.
               read(satir, data);
               in data <= conv std logic vector(data, VERI UZUNLUGU);</pre>
68.
69.
               in data addr <= sayac;
70.
               in yaz en <= '1';
71.
               in ram aktif <= '1';</pre>
               if sayac = RAM DERINLIGI - 1 then
72.
73.
                 sayac <= (others => '0');
74.
                 ORNEK SAYISI <= sayac;
75.
                 r_RAM_Kontrol <= DATA_OKU;
76.
               else
77.
                 sayac <= sayac + 1;</pre>
78.
               end if;
            end if:
79.
80.
          when DATA OKU =>
81.
82.
            in yaz en <= '0';
            in data addr <= sayac;
83.
84.
             sayac <= sayac + 1;</pre>
             if sayac = ORNEK SAYISI then
85.
86.
               r RAM Kontrol <= TAMAM;
87.
             end if;
88.
89.
          when TAMAM =>
90.
            in ram aktif <= '0';
91.
92.
          when others => NULL;
93.
       end case;
94.
     end if;
95. end process;
96.
```

```
97.
     blok ram map : blok ram
98.
     generic map(
99.
       VERI UZUNLUGU => VERI UZUNLUGU,
100.
         RAM DERINLIGI => RAM DERINLIGI
101.
102.
      port map (
103.
        in clk => in clk,
104.
        in rst => in rst,
105.
        in ram aktif => in ram aktif,
106.
        in yaz en => in yaz en,
107.
        in data addr => in data addr ,
108.
        in data => in data,
        out data => out data
109.
110.
      );
111. end Behavioral;
```

9.12. VHDL'de FIFO tasarımı

Yaptığımız tasarımlarda zaman zaman farklı hızlarda çalışan modüller arasında veri alış-verişi yapmamız gerekebilir. Ya da bazı durumlarda işlenmesi gereken verilerin önce belli bir miktar biriktirilip daha sonra işlenmesi gerekebilir. Bu ve bunun gibi durumlarda en sık tercih edilen yaklaşım FIFO (First In First Out – İlk Giren İlk Çıkar) kullanımıdır. FIFO'ya giren veriler giriş sırasına çıkışından alınır. FIFO elemanını, hafıza adresini otomatik olarak ayarlayan, verileri geldiği sıraya göre çıkışa aktaran bir hafıza türü olarak da düşünmek mümkündür.

Şekil 9-26'den de görüleceği üzere FIFO okuma ve yazma aktif giriş portlarına, data giriş portuna, data çıkış portuna, çıkış data yürürlülükte portuna, FIFO dolu ve boş çıkış protlarına, FIFO doluyor ve boşalıyor çıkış portlarına sahiptir.



Şekil 9-26 NxM bitlik FIFO

Örnek 9.12: Şekil 9-26'de gösterilen FIFO tasarımın yapıldığı **FIFO.vhd** VHDL kodu aşağıda verilmiştir. **FIFO** varlığımıza ilişkin generic bildirimleri 6-11. satırlarda, port bildirimleri 12-24. satırları arasında yapılmaktıdır.

FIFO tasarımında 1 bitlik saat darbesi giriş portu, 1 bitlik FIFO reset giriş portu, 1 bitlik FIFO yazma aktif giriş portu, 1 bitlik FIFO okuma aktif giriş portu, **VERI_UZUNLUGU** uzunluğunda data giriş portu, **VERI_UZUNLUGU** uzunluğunda data çıkış portu, 1 bitlik çıkış datası gerçerli portu, 1 bitlik FIFO dolu uyarı portu, 1 bitlik FIFO boş uyarı portu, , 1 bitlik FIFO doluyor uyarı portu ve 1 bitlik FIFO boşalıyor uyarı portu mevcuttur.

- 29. satırda **VERI_UZUNLUGU** genişliğine sahip **FIFO_DERINLIGI** derinliğinde tip tanımlama işlemi yapılmıştır. 63-67. satırlarda tanımlı koşul ifadeleri ile yazma işleminde **r_fifo_sayac** sinyalinin değerinin bir artırılması, okuma işleminde ise **r_fifo_sayac** sinyalinin değerinin bir azaltılması işlemleri gerçekleştirilmektedir.
- 43-50. satırlar arasında ise **r_fifo_sayac** sinyalinin her saat darbesinde kontrolü ile FIFO doluluk boşluk durumları belirlenmektedir.
- 69-75. satırlarda her yazma işlemi yapıldığında **ind_yaz** sinyalinin değeri bir artırılmaktadır. **ind_yaz** sinyal değeri **FIFO_DERINLIGI 1** değerine ulaştığında değeri sıfırlanmaktadır. 76-87. satırlarda her yazma işlemi yapıldığında **ind_oku** sinyalinin değeri bir artırılmaktadır.


ind_oku sinyali değeri FIFO_DERINLIGI - 1 değerine ulaştığında kendi değerini sıfırlamaktadır. r_FIFO_DATA sinyalinin ind_oku adresindeki veri değeri r_data sinyaline atanmaktadır. Atama işlemi ile birlikte r_data_vld sinyali '1' değerini almaktadır. 88-90. satırlarda r_FIFO_DATA sinyalinin ind_yaz adresine in data sinyali atanmaktadır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC UNSIGNED.ALL;
5. entity FIFO is
    Generic (
7.
       FIFO DERINLIGI : integer := 250;
      VERI UZUNLUGU : integer := 24;
8.
9.
       FIFO DOLUYOR : integer := 250;
10.
       FIFO BOSALIYOR : integer := 10
11.
     );
12.
     Port (
13.
       in clk : in std logic;
14.
       in rst : in std logic;
15.
       in yaz : in std logic;
       in oku : in std logic;
17.
       in data : in std logic vector(VERI UZUNLUGU - 1 downto 0);
18.
       out doluyor : out std logic;
19.
       out dolu : out std logic;
```

```
20.
      out data : out std logic vector(VERI UZUNLUGU - 1 downto 0);
21.
       out data vld : out std logic;
       out bosaliyor : out std logic;
22.
       out bos : out std logic
23.
24.
    );
25.end FIFO;
27.architecture Behavioral of FIFO is
28.
                              array (0 to FIFO DERINLIGI - 1)
29.
    type t FIFO DATA
                         is
                                                                      of
  std logic vector(VERI UZUNLUGU - 1 downto 0);
     signal r FIFO DATA : t FIFO DATA := (others =>(others => '0'));
31. signal r fifo sayac : integer range -1 to FIFO DERINLIGI + 1 := 0;
32. signal ind yaz : integer range 0 to FIFO DERINLIGI - 1 := 0;
33. signal ind oku : integer range 0 to FIFO DERINLIGI - 1 := 0;
34. signal bayrak dolu : std logic := '0';
35. signal bayrak bos : std logic := '0';
36. signal r data vld : std logic := '0';
    signal r data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
   (others => '0');
38.
39.begin
40.
41.
    out data <= r data;
    out data vld <= r data vld;
    out dolu <= '1' when r fifo sayac = FIFO DERINLIGI else '0';
44.
    out bos <= '1' when r fifo sayac = 0 else '0';
45.
46.
    bayrak dolu <= '1' when r fifo sayac = FIFO DERINLIGI else '0';</pre>
    bayrak bos <= '1' when r fifo sayac = 0 else '0';</pre>
48.
    out doluyor <= '1' when r fifo sayac > FIFO DOLUYOR else '0';
49.
    out bosaliyor <= '1' when r fifo sayac < FIFO BOSALIYOR else '0';
50.
51.
52.
    process(in clk, in rst)
53.
    begin
54.
       if in rst = '1' then
55.
         r FIFO DATA <= (others => (others => '0'));
         r fifo sayac <= 0;
56.
         ind yaz \ll 0;
57.
         ind oku \leftarrow 0;
58.
```

```
59.
         r data vld <= '0';
         r data <= (others => '0');
60.
61.
62.
       elsif rising edge (in clk) then
         if in yaz = '1' and in oku = '0' then
63.
            r fifo sayac <= r fifo sayac + 1;
64.
65.
         elsif in yaz = '0' and in yaz = '1' then
66.
            r fifo sayac <= r fifo sayac - 1;
67.
         end if;
68.
69.
         if in yaz = '1' and bayrak dolu = '0' then
70.
            if ind yaz = FIFO DERINLIGI - 1 then
71.
              ind yaz \leftarrow 0;
72.
            else
73.
              ind yaz <= ind yaz + 1;
74.
            end if;
          end if;
75.
76.
         if (in_oku = '1' and bayrak_bos = '0') then
77.
            if ind oku = FIFO DERINLIGI - 1 then
78.
              ind oku \leftarrow 0;
79.
            else
80.
              ind oku <= ind oku + 1;
81.
            end if;
82.
            r_data <= r_FIFO_DATA(ind_oku);</pre>
83.
            r data vld <= '1';</pre>
84.
          else
            r data vld <= '0';
85.
86.
         end if;
87.
       end if;
       if in yaz = '1' then
88.
89.
         r FIFO DATA(ind yaz) <= in data;
90.
       end if;
91.
     end process;
92.end Behavioral;
```

Aşağıda verilen **tb_FIFO.vhd** VHDL kodu ile **FIFO** varlığının benzetim işlemleri yapılmaktadır. Benzetim işlemlerinde, sinüs örneklerinin kaydedildiği **sin.txt** dosyasından okuma işlemleri yapılmakta ve okunan datalar FIFO'ya yazılmaktadır. 100. örneğin FIFO'ya yazılmasından sonra FIFO'dan okuma aktif edilmektedir. Okuma işlemin aktif olması ile birlikte FIFO'ya yazılmış olması sinüs örnekleri **out_data** çıkış portunda görülmektedir (Şekil 9-27).



Şekil 9-27 FIFO varlığı benzetim çıktısı

```
    library IEEE;

2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC ARITH.ALL;
4. use std.textio.ALL;
5.
6. entity tb fifo is
7. end tb fifo;
8.
9. architecture Behavioral of tb fifo is
10. component FIFO
11. Generic (
12.
      FIFO_DERINLIGI : integer := 250;
13.
      VERI UZUNLUGU : integer := 24;
14.
      FIFO DOLUYOR : integer := 250;
      FIFO BOSALIYOR : integer := 10
15.
16.
     );
17.
    Port (
18.
      in clk : in std logic;
      in rst : in std logic;
19.
      in yaz : in std logic;
20.
      in oku : in std logic;
21.
22.
      in data : in std logic vector(VERI UZUNLUGU - 1 downto 0);
```

```
23.
      out doluyor : out std logic;
24.
      out dolu : out std logic;
25.
      out data : out std logic vector(VERI UZUNLUGU - 1 downto 0);
26.
      out data vld : out std logic;
      out bosaliyor : out std logic;
27.
       out bos : out std logic
28.
29.
     );
30.
     end component;
31.
32.
    constant CLK PERIOD : time := 150 ns;
33.
    constant FIFO DERINLIGI : integer := 250;
34.
     constant VERI UZUNLUGU : integer := 24;
35.
    constant FIFO DOLUYOR : integer := 250;
     constant FIFO BOSALIYOR : integer := 10;
36.
37.
     constant VERI YOLU : string := "C:\sin.txt";
38.
39.
    signal in clk : std logic := '0';
40. signal in rst : std logic := '0';
41. signal in oku : std logic := '0';
42. signal in yaz : std logic := '0';
43. signal in data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
   (others => '0');
44. signal out doluyor : std logic := '0';
45. signal out dolu : std logic := '0';
46. signal out data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
   (others => '0');
47. signal out data vld : std logic := '0';
48. signal out bosaliyor : std logic := '0';
49. signal out bos : std logic := '0';
50.
    signal sayac : integer := 0;
51.
52.begin
53.
54. process
55.
    begin
56.
      in clk <= '1';
57.
      wait for CLK PERIOD / 2;
58.
      in clk <= '0';
59.
      wait for CLK PERIOD / 2;
60.
     end process;
61.
```

```
62. process(in clk)
63.
     file dosya : text open read mode is VERI YOLU;
64.
      variable satir : line;
65.
     variable data : integer;
66. begin
67.
      if rising edge(in clk) then
68.
        if (not endfile(dosya)) then
69.
          readline(dosya, satir);
70.
          read(satir, data);
          in data <= conv std logic vector(data, VERI UZUNLUGU);</pre>
71.
72.
          in yaz <= '1';
73.
          sayac <= sayac + 1;</pre>
74.
          if sayac > 100 then
75.
           in oku <= '1';
76.
          end if;
77.
        end if;
     end if;
78.
79. end process;
80.
81. FIFO_map : FIFO
82. generic map(
83.
     FIFO DERINLIGI => FIFO DERINLIGI,
84.
     VERI UZUNLUGU => VERI UZUNLUGU,
     FIFO DOLUYOR => FIFO DOLUYOR,
85.
      FIFO BOSALIYOR => FIFO BOSALIYOR )
86.
87. port map(
88.
      in clk => in clk,
89.
      in rst => in rst,
90.
      in yaz => in yaz,
91.
      in oku => in oku,
92.
      in data => in data,
93.
     out doluyor => out doluyor,
94.
      out dolu => out dolu,
95.
      out data => out data,
      out data vld => out data vld,
97.
      out bosaliyor => out bosaliyor,
98.
      out bos => out bos
99.);
100. end Behavioral;
```

9.13. Sinyal İşlemede Konvolüsyon

Bu kısma kadar olan örneklerde genelde sayısal tasarımla alakalı uygulamalar gerçekleştirdik. Uygulamalarla VHDL ile ilgili kullanım sekillerini ve tasasrım yollarını göstermeye çalıstık.


Bu örnekte ise temel bir işaret işleme uygulamasına geçiş yapıyoruz. Bu kısımda bahsedilen kavramları anlayabilmek için temel seviyede işaret işleme ile alakalı konuların bilinmesi gerekmektedir. Bu bölüme devam etmeden önce lütfen işaret işleme ile alakalı kaynakları gözden geçriniz.

İşaret işlemede çok kullanışlı olan araçlardan biri de konvolüsyon işlemidir. Konvolusyon, giriş sinyali ve doğrusal sistemin dürtü tepki (impulse response) fonksiyonu bilindiğinde çıkış işaretini bulmaya yarayan bir işlemdir. Sistemin dürtü tepki fonksiyonu h[n]'in N tane çarpanlı bir sonlu filtre olduğunu varsayarsak, giriş işareti x[n] sonsuz uzunlukta olduğu durumda dahi, filtrenin çıkış işareti y[n] konvolüsyon işlemi ile aşağıda verilen deknklemde gösterilmiştir.

$$y[n] = x[n] * h[n] = \sum_{k=0}^{N-1} h[k]x[n-k]$$

Dürtü tepki fonksiyonu katsayıları ve katsayıların sayısı tasarım aşamsından önce belirlenmelidir. Örneğin sonlu dürtü yanıtlı bir (N -1). dereceden filtrenin katsayısı N adettir. Bu tepki fonksiyonu için tasarımda N uzunluğunda bellek bloğu (h) ayrılması gerekmektedir.

Giriş işaretinin dürtü tepki fonksiyonu ile konvolüsyon işleminin yapılabilmesi için dürtü fonksiyonu katsayıları uzunluğunda giriş örneğinin saklaması gerekmektedir. Yukarıda verilen filtre örneği için N uzunluğunda bellek bloğu (x) ayrılması gerekmektedir. Giriş sinyali hafiza bloğu ile dürtü tepki fonksiyonunun katsayılarının bulunduğu bellek bloğu ile konvolüsyon işlemi, Şekil 9-28'de gösterilmiştir.



Şekil 9-28 Konvolüsyon işlemi

Örnek 9.13: Aşağıda sinyal işleme uygulamaları için katsayıların yüklenembilme özelliğine sahip ve konvolüsyon işlemi yapan **konvolusyon_signal.vhd** VHDL kodu verilmiştir. Uygulamada konvolüsyon işlemi için kullanıcı kendi oluşturduğu dürtü tepki fonksiyonun katsayılarını, katsayı hafıza bloğuna yükleyebilmektedir. Bu özellik ile **konvolusyon_signal** varlığı farklı dütrü tepki fonksiyonlarının gerçeklenebilmesine olanak sağlamaltadır.

konvolusyon_signal varlığına ilişkin generic tanımlamaları 8-13. satırlar arasında yapılmaktadır.

- 9. satırda tanımlı VERI UZUNLUGU parametresi ile giriş data uzunluğu belirlenmektedir.
- 10. satırda tanımlı **KATSAYI** parametresi ile konvolüsyon için kullılacak katsayıların sayısı tanımlanmaktadır.
- 11. satırda tanımlı KATSAYI UZUNLUGU parametresi ile katsayıların data uzunluğu belirlenmektedir.

• 12. satırda tanımlı **KATSAYI_CARPIM** paramatresi ise hesaplanan katsayıların 2'nin kaçıncı kuvveti ile çarpıldığını belirtmektedir. Bu parametre filtre çıkışında kullanılmaktadır.

konvolusyon_signal varlığına ilişkin port tanımlama işlemleri 14-26. satırlarda yapılmaktadır. 37. satırda **KATSAYI_UZUNLUGU** bit uzunluğunda ve **KATSAYI** boyunda tip tanımlama işlemi yapılarak konvolüsyon katsayılarının saklanacağı bellek tipi oluşturulmuştur.

40. satırda **VERI_UZUNLUGU** bit uzunluğunda **KATSAYI** boyunda tip tanımlama işlemi yapılarak giriş datalarının saklanacağı bellek tipi oluşturulmuştur.

Giriş datalarının saklanma işleminde giriş örnek datası belleğin 0. adresine yazılacak şekilde tasarım yapılmıştır. Bu nedenle 43-52. satırlarda tanımlı fonksiyon ile giriş datalarının tutulduğu bellekte dataların sağa kaydırma işlemi gerçekleştirilmektedir.

68-77. satırlarda tanımlı **process** ile konvolüsyon katsayılarının belleğe yazılma işlemi yapılmaktadır. Katsayı ve katsayı adres bilgisi ile birlikte aktif sinyali olması durumunda katsayı değeri **r_katsayi_bellek** sinyalinde ilgili adresadresteki yerine yazılmaktadır.

79-104. satırlarda tanımlı **process**'de data aktif sinyali ile **f_Bellek_kaydir** fonksiyonu çağrılarak **r_data_bellek** sinyali dataları sağa kayırdama işlemi yapılır ve giriş datası ilgili yerine yazılır. Data yazma işleminin tamamlanması ile birlikte **r_hesap_basla** sinyali aktif edilerek 106-144. satırlarda tanımlı **process**'de tanımlı konvolüsyon işlemi başlatılır.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC SIGNED.all;
4. use IEEE.STD LOGIC ARITH.all;
5. use work.ornekler paket.all;
6.
7. entity konvolusyon sinyal is
8.
     Generic (
       VERI UZUNLUGU : integer := 24;
10.
       KATSAYI : integer := 5;
11.
       KATSAYI UZUNLUGU : integer := 8;
       KATSAYI CARPIM : integer := 3
12.
13.
     );
14.
     Port (
15.
       in clk : in std logic;
16.
       in rst : in std logic;
17.
       in en : in std logic;
       in katsayi vld : in std logic;
18.
       in katsayi addr : in std logic vector(log2 int(KATSAYI) downto 0);
19.
       in katsayi data : in std logic vector (KATSAYI UZUNLUGU - 1 downto
20.
   0);
       in data : in std logic vector(VERI UZUNLUGU - 1 downto 0);
21.
22.
       in data vld : in std logic;
23.
       out data : out std logic vector(VERI UZUNLUGU - 1 downto 0);
24.
       out data vld : out std logic;
25.
       out calisiyor : out std logic
```


```
26. );
27.end konvolusyon sinyal;
29.architecture Behavioral of konvolusyon sinyal is
30.
31.
     type t Kayma Ctrl is (BOSTA, DATA KAYDIR);
32.
     signal r Kayma Ctrl : t Kayma Ctrl := BOSTA;
33.
34.
    type t Filtre Hesap is (BOSTA, HESAPLA, TAMAM);
35.
     signal r Filtre Hesap : t Filtre Hesap := BOSTA;
36.
                                        (0 to KATSAYI - 1 ) of
37. type t katsayi bellek is array
  std logic vector(KATSAYI_UZUNLUGU - 1 downto 0);
38. signal r katsayi bellek : t katsayi bellek := (others => (others =>
  '0'));
39.
                                      (0 to
                                                KATSAYI - 1 ) of
40. type t data bellek
                          is array
  std logic vector (VERI UZUNLUGU - 1 downto 0);
    signal r data bellek : t data bellek := (others => (others => '0'));
42.
43.
    function f Bellek Kaydir(r data bellek : t data bellek; in data :
  std logic vector(VERI_UZUNLUGU - 1 downto 0)) return t data bellek is
44.
      variable v data bellek : t data bellek;
45.
    begin
46.
      v data bellek := r data bellek;
47.
       for n i in KATSAYI - 2 downto 0 loop
48.
          v_data_bellek(n_i + 1) := v_data_bellek(n_i);
49.
      end loop;
50.
      v data bellek(0) := in data;
      return v data bellek;
51.
52.
    end f Bellek Kaydir;
53.
    signal r hesap basla : std logic := '0';
55. signal r data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
  (others => -\( 0');
56. signal r toplam : std logic vector(VERI UZUNLUGU + KATSAYI UZUNLUGU
  + log2 int(KATSAYI) - 1 downto 0) := (others => '0');
    signal r data out : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
  (others => '0');
    signal r data out vld : std logic := '0';
59. signal r calisiyor : std logic := '0';
   signal n i : integer := 0;
60.
61.
```

```
62.begin
63.
64. out_data <= r_data_out;
65. out data vld <= r data out vld;
66. out calisiyor <= r calisiyor;
67.
68. process(in_clk, in_rst)
69. begin
70.
      if in rst = '1' then
71.
         r katsayi bellek <= (others => (others => '0'));
72.
       elsif rising edge(in clk) then
         if in katsayi vld = '1' then
73.
           r katsayi bellek(conv integer(in katsayi addr))
74.
                                                                          <=
  in_katsayi_data;
75.
         end if;
76.
       end if;
77.
      end process;
78.
79. process(in_clk, in_rst)
80. begin
81.
      if in rst = '1' then
82.
        r Kayma Ctrl <= BOSTA;
83.
        r data bellek <= (others => (others => '0'));
84.
        r hesap basla <= '0';</pre>
85.
         r data <= (others => '0');
86.
87.
       elsif rising edge(in clk) then
88.
         r hesap basla <= '0';</pre>
89.
         case r Kayma Ctrl is
90.
           when BOSTA =>
91.
             if in data vld = '1' then
92.
              r data <= in data;
93.
               r Kayma Ctrl <= DATA KAYDIR;
94.
             end if;
95.
96.
           when DATA KAYDIR =>
97.
             r_data_bellek <= f_Bellek_Kaydir(r_data_bellek, r_data);</pre>
98.
             r Kayma Ctrl <= BOSTA;
99.
             r hesap basla <= '1';
100.
101.
         when others => NULL;
```

```
102.
                end case;
103.
           end if;
104.
         end process;
105.
106.
         process(in clk, in rst)
107.
         begin
108.
              if in rst = '1' then
109.
                  r Filtre Hesap <= BOSTA;
110.
                  r toplam <= (others => '0');
111.
                  r data out vld <= '0';</pre>
112.
                  r data out <= (others => '0');
                  r calisiyor <= '0';</pre>
113.
114.
                  n i <= 0;
115.
116.
         elsif rising edge(in clk) then
                  r data out vld <= '0';
117.
                  case r Filtre Hesap is
118.
119.
                      when BOSTA =>
120.
                           r calisiyor <= '0';</pre>
121.
                           if r hesap basla = '1' and in en = '1' then
122.
                               r Filtre Hesap <= HESAPLA;
123.
                               r calisiyor <= '1';
124.
                           end if;
125.
126.
                      when HESAPLA =>
                           r_toplam <= r_toplam + sxt((r_data_bellek(n i))
127.
  * (r katsayi bellek(KATSAYI - 1 - n i)), r toplam'length);
128.
                           n i \le n i + 1;
129.
                           if n i = KATSAYI - 1 then
130.
                               n i \ll 0;
131.
                               r Filtre Hesap <= TAMAM;
132.
                           end if;
133.
134.
                      when TAMAM =>
135.
                          r toplam <= (others => '0');
                          r_calisiyor <= '0';</pre>
136.
137.
                           r_data_out_vld <= '1';
                           r data out
                                         <= r_toplam(KATSAYI_CARPIM</pre>
   VERI UZUNLUGU - 1 downto KATSAYI_CARPIM);
139.
                           r Filtre Hesap <= BOSTA;
140.
```

Örnek 9.13'de tanımlı ornekler paket.vhd paket dosyası Örnek 9.10'da verilmiştir.

konvolusyon_signal varlığının benzetiminin yapılabilmesi için aşağıda tb_konvolusyon_signal.vhd VHDL sınama kodu verilmiştir. Kodda tanımlı alçak geçiren süzgeç parametreleri öncelikle konvolusyon_signal varlığına yazılmaktadır. Yazma işleminin bitiminde konvolusyon hesaplama işlemi aktif hale gelmektedir. konvolusyon_signal varlığına giriş olarak 10 Hz ve 10 Khz frekansında iki sinüs sinyalinin toplamı100 KHz ile örneklenerek verilmiştir. Şekil 9-29'den de görüleceği üzere ornek_data sinyali'nin giriş olarak verildiği konvolusyon_signal varlığı çıkışında elde edilen out_data sinyali incelendiğinde filtreleme işlemi başarılı bir şekilde gerçekleştirilmiştir.



Şekil 9-29 Alçak geçiren filtre uygulaması

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.all;
    use IEEE.STD_LOGIC_ARITH.all;
    use work.ornekler_paket.all;
    use std.textio.ALL;
    entity tb_konvolusyon_signal is
    end tb_konvolusyon_signal;
```

```
12.
    component konvolusyon sinyal is
13. Generic (
      VERI UZUNLUGU : integer := 24;
14.
15.
      KATSAYI : integer := 5;
16.
      KATSAYI UZUNLUGU : integer := 8;
17.
      KATSAYI CARPIM : integer := 3
18.
    );
19.
   Port (
20.
      in clk : in std logic;
21.
      in rst : in std logic;
22.
      in en : in std logic;
23.
      in katsayi vld : in std logic;
24.
      in katsayi addr : in std logic vector(log2 int(KATSAYI) downto 0);
      in katsayi data : in std logic vector (KATSAYI UZUNLUGU - 1 downto
25.
  0);
26.
      in data : in std logic vector(VERI UZUNLUGU - 1 downto 0);
27.
      in data vld : in std logic;
      out data : out std logic vector(VERI UZUNLUGU - 1 downto 0);
28.
      out data vld : out std logic;
29.
      out calisiyor : out std logic
30.
31.
    );
32.
    end component;
33.
34. constant CLK PERIOD : time := 10 ns;
35. constant ORNEKLEME PERIOD : time := 10 us;
36.
    constant VERI YOLU : string := "C:\sin.txt";
37.
    constant VERI UZUNLUGU : integer := 24;
    constant KATSAYI : integer := 17;
38.
39.
    constant KATSAYI UZUNLUGU : integer := 8;
40.
    constant KATSAYI CARPIM : integer := 7;
41.
42.
    signal in clk : std logic := '0';
43.
    signal ornekleme clk : std logic := '0';
    signal ornek_data : std_logic vector(23 downto 0) := (others => '0');
45.
    signal clk domain : std logic vector(3 downto 0) := (others => '0');
    signal son data : std logic := '0';
46.
47. signal in rst : std logic := '0';
48.
    signal in en : std logic := '0';
49.
     signal in katsayi vld : std logic := '0';
```

11.architecture Behavioral of tb konvolusyon signal is

```
50. signal in katsayi addr : std logic vector(log2 int(KATSAYI) downto
   0) := (others => '0');
51. signal in katsayi data : std logic vector(KATSAYI UZUNLUGU - 1 downto
  0) := (others => '0');
52. signal in data : std logic vector(VERI_UZUNLUGU - 1 downto 0) :=
   (others => '0');
53. signal in data vld : std logic := '0';
     signal out data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
   (others => '0');
    signal out data vld : std logic := '0';
55.
     signal out_calisiyor : std logic := '0';
56.
57.
58.
     type t Katsayi Kontrol is (BOSTA, YUKLE);
     signal r Katsayi Kontrol : t_Katsayi_Kontrol := BOSTA;
60.
    type t Filtre Katsayi is array (0 to KATSAYI - 1) of integer;
61.
62. signal r_Filtre_Katsayi : t_Filtre_Katsayi := (1, 2, 3, 5, 8, 10, 13,
  14, 15, 14, 13, 10, 8, 5, 3, \overline{2}, 1);
63.
     signal katsayi yukle : std logic := '0';
64.
     signal n i : integer := 0;
66.
67.begin
68.
69.
    process
70.
    begin
71.
       in clk <= '1';
72.
       wait for CLK PERIOD / 2;
73.
       in clk <= '0';
74.
       wait for CLK PERIOD / 2;
75.
     end process;
76.
77.
     process
78.
     begin
79.
       ornekleme clk <= '1';</pre>
80.
       wait for ORNEKLEME PERIOD / 2;
81.
       ornekleme clk <= '0';</pre>
       wait for ORNEKLEME PERIOD / 2;
82.
83.
     end process;
84.
85. process
86. begin
```

```
katsayi yukle <= '0';
87.
88.
      wait for CLK PERIOD * 2;
      katsayi yukle <= '1';</pre>
89.
90.
      wait for CLK PERIOD ;
      katsayi yukle <= '0';</pre>
91.
92.
       wait;
93. end process;
94.
95. process (ornekleme clk)
96.
      file dosya : text open read mode is VERI YOLU ;
97.
      variable satir : line;
       variable data : integer;
99. begin
100.
           if rising edge(ornekleme clk) then
101.
               if not(endfile(dosya)) then
102.
                   readline(dosya, satir);
103.
                   read(satir, data);
                   ornek_data <= conv_std_logic_vector(data, 24) ;</pre>
104.
105.
                   son data <= '0';
106.
               else
107.
                   ornek data <= conv std logic vector(0, 24);</pre>
108.
                    son data <= '1';
109.
               end if;
110.
          end if;
111.
         end process;
112.
113.
       process(in clk)
114.
       begin
115.
         if rising edge(in clk) then
116.
             clk domain <= clk domain(2 downto 0) & ornekleme clk;</pre>
117.
       end if;
118.
         end process;
119.
120.
         process (in clk)
121.
         begin
122.
         if rising_edge(in_clk) then
             if son data = '0' and clk domain(3 downto 2) = "01" then
123.
124.
                 in data vld <= '1';
125.
                  in data <= ornek data ;</pre>
126.
             else
```

```
in data vld <= '0';
127.
128.
                 in data <= (others=>'0') ;
129.
             end if;
130.
       end if;
131.
       end process;
132.
133.
       process(in_clk)
134.
       begin
135.
       if rising edge(in clk) then
             in katsayi vld <= '0';</pre>
136.
137.
             case r Katsayi Kontrol is
             when BOSTA =>
138.
139.
                 if katsayi yukle = '1' then
                     r Katsayi Kontrol <= YUKLE;
140.
141.
                 end if;
142.
143.
           when YUKLE =>
144.
                 in katsayi vld <= '1';</pre>
                 in_katsayi_addr <= conv_std_logic_vector(n_i,</pre>
  log2 int(KATSAYI) + 1);
                 in katsayi data
                                    <=
                                                  conv std logic vector(
  r Filtre Katsayi(n i), KATSAYI UZUNLUGU);
                 if n i = KATSAYI - 1 then
147.
148.
                     r Katsayi Kontrol <= BOSTA;
149.
                    n i <= 0;
150.
                    in en <= '1';
151.
                 else
152.
                     n i <= n i + 1;
153.
                 end if;
154.
            when others => NULL;
155.
             end case;
       end if;
156.
157.
       end process;
158.
159.
        konvolusyon sinyal map : konvolusyon sinyal
160.
         Generic map (
161.
         VERI UZUNLUGU => VERI UZUNLUGU,
162.
         KATSAYI => KATSAYI,
163.
         KATSAYI UZUNLUGU => KATSAYI UZUNLUGU,
         KATSAYI CARPIM => KATSAYI CARPIM
164.
165.
```


```
166.
         Port map (
         in clk => in_clk,
167.
168.
         in rst => in rst,
         in en => in en,
169.
         in katsayi vld => in katsayi vld,
170.
         in katsayi addr => in katsayi addr,
171.
172.
         in katsayi data => in katsayi data,
173.
         in data => in data,
174.
         in data vld => in data vld,
175.
         out_data => out_data,
         out_data_vld => out data vld,
176.
177.
         out calisiyor => out calisiyor
178.
         );
179.
         end Behavioral;
```

9.14. Temel İmge İşleme Algoritmaları

Bu örnekte de işaret işleme uygulamalarına devam ediyoruz. Bir önceki başlık bir alçak geçiren filtre uygulaması gerçekleştirmiştik. Bu örnekte ise işaret işleme uygulamarı arasında bulunan temel imge (görüntü) işleme algoritmalarından ve VHDL ile tasarımından bahsedeceğiz.


Uygulamaya geçmeden önce ilk olarak temel imge işleme işlemleri tanıtılacak olup ardından VHDL kodları verilecektir. Örnek uygulamada kullanılan görüntü 8 bit gri seviyeli bir görüntüdür. Bu yüzden her beneğin (pixel) alabileceği değerler 0 ile 255 arasında olmaktadır. (x,y) gösterimi ise imgenin her bir beneğinin koordinatlarını temsil etmektedir. Temel imge işleme algoritmaları sırasıyla verildiği gibidir:

Aynalama: Aynalama işleminde en soldaki sütun en sağdaki sütüna, en sağdaki sütün ise en soldaki sütuna yazılacak şekilde imge elemanları yer değiştirir (Şekil 9-30).



Şekil 9-30 İmgede aynalama

Ters Çevirme: Ters çevirme işleminde en alttaki satır en üstteki satıra, en üstteki satır ise en alttaki alttaki vazılacak sekilde imge elemanları yer değistirir (Sekil 9-31).



Şekil 9-31 İmgede ters çevirme

Negatifleme: İmge değerlerinin ters çevrilmesi ile yapılmaktadır. Aşağıda negatifleme işlemine ilişkin denklem verilmiştir. 255 değeri 8bitlik bir beneğin alabileceği azami değer olup farklı bit uzunlukları için bu değer değişebilir.

$$Imge_yeni(x, y) = 255 - Imge(x, y)$$

Eşikleme: İmge değerlerinin bir sayı değerinden büyük veya küçük olması durumuna göre eşikleme yapılmaktadır. Aşağıda eşikleme işlemine ilişkin denklem verilmiştir.

$$Imge_yeni(x,y) = \begin{cases} 0, & Imge(x,y) < a \\ 255, & Imge(x,y) \ge a \end{cases}$$

Parlaklık: İmge değerlerinin bir sayı değeriyle toplanması veya çıkarılması ile parlaklık ayarı yapılmaktadır. Aşağıda parlaklık ayarlamasına ilişkin denklem verilmiştir. Bu işlem yapılırken her bir beneğin alabileceği azami ve asgari değerlere dikkat edilmelidir aksi halde istenmeyen sonuçlar oluşabilir. Örneğin 250 değerine sahip bir beneğe 10 eklenirse değerde taşma oluşacak ve beneğin yeni değeri 5 olacağı için siyaha dönecektir.(imgenin beneklerinin 8 bitlik uzunluğa sahip olduğu kabul edilmiştir.)

$$Imge_yeni(x, y) = Imge(x, y) \pm a$$

Karşıtlık: İmge değerlerinin bir sayı değeriyle çarpılması ile karşıtlık ayarı yapılmaktadır. Aşağıda karşıtlık ayarlamasına ilişkin denklem verilmiştir. Bu işlem yapılırken her bir beneğin alabileceği azami ve asgari değerlere dikkat edilmelidir aksi halde istenmeyen sonuçlar oluşabilir.

$$Imge_yeni(x,y) = a \times Imge(x,y)$$

Örnek 9.14 : Aşağıda temel imge algoritmalarının gerçekleştirildiği temel_imge_isleme.vhd VHDL kodu verilmiştir. temel_imge_isleme varlığında uygulanacak algoritmaya ilişkin RAM'dan okunacak datanın adres tanımlama işlemleri 83-91. satırlar arasında tanımlanmıştır. 101-131. satırlar arasında ise uygulanacak algoritmaya ilişkin hesaplama işlemleri yapılmaktadır.

```
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC UNSIGNED.ALL;
4. use IEEE.STD LOGIC ARITH.ALL;
5. use work.ornekler paket.all;
6.
7. entity temel imge isleme is
    generic(
9.
      IMGE SATIR : integer := 8;
      IMGE SUTUN : integer := 8;
10.
      VERI UZUNLUGU : integer := 24
11.
12.
    );
13. port(
     in clk : in std logic;
14.
15.
      in rst : in std logic;
16.
      in en : in std logic;
      in basla : in std logic;
17.
      in islem : in std logic vector(2 downto 0);
18.
19.
      in data : in std logic vector (VERI UZUNLUGU - 1 downto 0);
20.
      in data vld : in std logic;
      out addr : out std logic vector(log2 int(IMGE SATIR * IMGE SUTUN)
21.
  - 1 downto 0);
      out addr vld : out std logic;
22.
      out data : out std logic vector (7 downto 0);
23.
      out data vld : out std logic;
25.
      out tamam : out std logic
26.
    );
27.end temel imge isleme;
28.
29.architecture Behavioral of temel imge isleme is
31.
    constant AYNALAMA : std logic vector(2 downto 0) := "000";
32.
    constant TERS CEVIRME : std logic vector(2 downto 0) := "001";
33. constant NEGATIFLEME : std logic vector(2 downto 0) := "010";
34. constant ESIKLEME : std logic vector(2 downto 0) := "011";
35. constant PARLAKLIK ARTIR : std logic vector(2 downto 0) := "100";
36. constant PARLAKLIK_AZALT : std logic vector(2 downto 0) := "101";
37. constant KARSITLIK ARTIR : std logic vector(2 downto 0) := "110";
    constant KARSITLIK AZALT : std logic vector(2 downto 0) := "111";
38.
39.
40. type t Imge Isleme is (BOSTA, RAMDAN OKU, OKUMA BEKLE, ISLEM YAP,
  SAYAC KONT, TAMAM );
```

```
signal r Imge Isleme : t Imge Isleme := RAMDAN OKU;
41.
42. signal n i : integer := 0;
43. signal n j : integer := 0;
44. signal r addr : std logic vector(log2 int(IMGE SATIR * IMGE SUTUN) -
  1 downto 0) := (others => '0');
45.
    signal r addr vld : std logic := '0';
46.
     signal r data : std logic vector(7 downto 0) := (others => '0');
47.
     signal r data vld : std logic := '0';
     signal r_tamam : std logic := '0';
48.
49.
50.begin
51.
52.
    out addr <= r addr;
53. out addr vld <= r addr vld;
    out data <= r data;
54.
     out data vld <= r data vld;
55.
     out tamam <= r tamam;</pre>
56.
57.
58. process(in_clk, in_rst)
59. begin
60.
       if in rst = '1' then
         r Imge Isleme <= BOSTA;
61.
62.
         n i <= 0;
63.
         n j \ll 0;
64.
         r addr <= (others => '0');
65.
         r addr vld <= '0';
66.
         r data <= (others => '0');
67.
         r data vld <= '0';
         r tamam <= '0';
68.
69.
70.
       elsif rising edge(in clk) then
71.
         if in en = '1' then
           r data_vld <= '0';
72.
73.
           r addr vld <= '0';
74.
           r tamam <= '0';
75.
76.
         case r_Imge_Isleme is
77.
           when BOSTA =>
78.
             if in basla = '1' then
79.
               r Imge Isleme <= RAMDAN OKU;
80.
             end if;
```

```
81.
82.
          when RAMDAN OKU =>
83.
             if in islem = AYNALAMA then
                r addr <= conv std logic vector(n i * IMGE SUTUN +
   (IMGE SUTUN - 1 - n j) , r addr'length);
85.
             elsif in islem = TERS CEVIRME then
                r_addr <= conv_std_logic_vector((IMGE_SATIR - 1 -n_i) *</pre>
   IMGE_SUTUN + n_j , r_addr'length);
87.
             elsif in islem = NEGATIFLEME or in islem = ESIKLEME or
             in islem = PARLAKLIK ARTIR or in islem = PARLAKLIK AZALT or
88.
             in islem = KARSITLIK ARTIR or in islem = KARSITLIK AZALT then
89.
               r addr<= conv std logic vector(n i * IMGE SUTUN + n j ,
90.
   r addr'length);
             end if;
92.
            r addr vld <= '1';
93.
             r Imge Isleme <= OKUMA BEKLE;
94.
95.
           when OKUMA BEKLE =>
96.
             if in data vld = '1' then
97.
               r_data <= in_data;
98.
               r Imge Isleme <= ISLEM YAP;</pre>
99.
             end if;
100.
           when ISLEM YAP =>
             if in islem = AYNALAMA or in islem = TERS CEVIRME then
101.
102.
               r data <= r data;
103.
             elsif in islem = NEGATIFLEME then
               r data <= 255 - r_data;
104.
105.
             elsif in islem = ESIKLEME then
106.
               if r data > 128 then
                 r data <= conv std logic vector(255, r data'length);</pre>
107.
108.
109.
                 r data <= (others => '0');
110.
               end if:
111.
             elsif in islem = PARLAKLIK ARTIR then
112.
               if r data > 210 then
113.
                 r data <= conv std logic vector(255, r data'length);</pre>
114.
               else
115.
                 r data <= r data + 45;
116.
               end if;
117.
             elsif in islem = PARLAKLIK AZALT then
118.
               if r data < 45 then</pre>
```


```
119.
                 r_data <= conv_std_logic_vector(0, r_data'length);</pre>
120.
               else
121.
                  r_data <= r_data - 45;</pre>
122.
                end if;
              elsif in islem = KARSITLIK_ARTIR then
123.
                if r data > 128 then
124.
125.
                  r data <= conv std logic vector(255, r data'length);</pre>
126.
127.
                 r data <= r data(6 downto 0) & '0';
                end if;
128.
129.
              elsif in islem = KARSITLIK AZALT then
130.
                r data <= '0' & r data(7 downto 1);</pre>
131.
              end if;
132.
             r data vld <= '1';
133.
              r Imge Isleme <= SAYAC KONT;</pre>
            when SAYAC KONT =>
134.
              if n_j = IMGE_SUTUN - 1 then
135.
136.
                n \neq 0;
137.
                if n_i = IMGE_SATIR - 1 then
138.
                 n i <= 0;
139.
                 r Imge Isleme <= TAMAM;
140.
                else
141.
                 n i <= n_i + 1;
142.
                 r Imge Isleme <= RAMDAN OKU;
                end if;
143.
144.
             else
145.
               n_j <= n_j + 1;
146.
                r Imge Isleme <= RAMDAN OKU;
147.
              end if;
          when TAMAM =>
148.
149.
             r tamam <= '1';
150.
             r Imge Isleme <= BOSTA;
151.
           when others => NULL;
152.
         end case;
153.
       end if;
154.
       end if;
155.
       end process;
156.
       end Behavioral;
```

temel_imge_isleme varlığının benzetiminin yapılabilmesi için aşağıda tb_temel_imge_isleme.vhd VHDL sınama kodu verilmiştir. Kodda dosyadan okunan imge dataları RAM bloğuna yazılmaktadır. Dataların RAM bloğuna yazılma işlemi tamamlandıktan sonra temel imge isleme varlığı aktif edilemektedir.

temel_imge_isleme varlığında uygulanacak olan algoritmaya göre adres bilgisi üretilir ve o adreste bulunan data RAM üzerinden okunur. RAM üzerinden okunan data **temel_imge_isleme** varlığında uygulanacak algoritmaya göre işlendikten sonra çıkışa aktarılmaktadır. Çıkışa aktarılan data tekrardan dosyaya yazılmaktadır.

Eşikleme algoritmasının eşik değeri 128 olarak belirlenmiştir. Parlaklık artırmak/ için eklenecek/çıkarılacak sayı 45'tir. Karşıtlık artırma işlemi için 2 ile çarpma işlemi yapılmıştır. Karşıtlık azaltma işlemi için ise 0.5 ile çarpma işlemi yapılmıştır.

Yapılan işlemlerden sonra oluşacak görüntüler sırasıyla verilmiştir. Şekil 9-32.a'da orijinal imge, Şekil 9-32.b'de aynalama algoritması uygulanarak elde edilen yeni imge, Şekil 9-32.c'de ters çevirme algoritması uygulanarak elde edilen yeni imge, Şekil 9-32.d'de negatifleme algoritması uygulanarak elde edilen yeni imge, Şekil 9-32.e'de eşikleme algoritması uygulanarak elde edilen yeni imge, Şekil 9-32.f'de parlaklığın artırıldığı yeni imge, Şekil 9-32.g'de parlaklığın azaltıldığı yeni imge, Şekil 9-32.h'de karşıtlığın artırıldığı yeni imge ve Şekil 9-32.i'de karşıtlığın azaltıldığı yeni imge gösterilmiştir.



Şekil 9-32 Temel imge işleme algoritmaları çıktıları (a) Orijinal imge, (b)Aynalama yapılmış imge, (c)Ters çevrilmiş imge, (d) Negatifleme yapılmış imge, (e) Eşikleme yapılmış imge, (f)Parlaklık artırılmış imge, (g) Parlaklık azaltılmış imge, (h) Karşıtlık artırılmış imge, (i) Karşıtlık azaltılmış imge

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC ARITH.ALL;
4. use IEEE.STD LOGIC UNSIGNED.ALL;
5. use std.textio.ALL;
6. use work.ornekler paket.all;
7.
8. entity tb temel imge isleme is
9. end tb temel imge isleme;
10.
11.architecture Behavioral of tb temel imge isleme is
13. component temel imge isleme
14. generic(
     IMGE SATIR : integer := 8;
15.
     IMGE SUTUN : integer:= 8;
16.
     VERI UZUNLUGU : integer:= 24
17.
18.);
19. port(
20.
     in clk : in std logic;
21.
     in rst : in std logic;
22.
     in en : in std logic;
23.
      in basla : in std logic;
      in islem : in std logic vector(2 downto 0);
24.
      in data : in std logic vector(VERI UZUNLUGU - 1 downto 0);
25.
26.
      in data vld : in std logic;
      out addr : out std logic vector(log2 int(IMGE SATIR * IMGE SUTUN)
  - 1 downto 0);
     out addr vld : out std logic;
28.
29.
     out data : out std logic vector(7 downto 0);
30.
     out data vld : out std logic;
     out_tamam : out std logic
31.
32.
    );
33.
    end component;
34.
35. component block ram
36. generic(
37.
     VERI UZUNLUGU : integer := 8;
     RAM DERINLIGI : integer := 110
38.
39.);
40. port(in clk : in std logic;
```

```
41.
       in rst : in std logic;
42.
       in ram aktif : in std logic;
43.
       in yaz en : in std logic;
44.
       in oku en : in std logic;
45.
       in data addr : in std logic vector(log2 int(RAM DERINLIGI) - 1
  downto 0);
       in data : in std logic vector (VERI UZUNLUGU - 1 downto 0);
46.
47.
       out data : out std logic vector(VERI UZUNLUGU - 1 downto 0);
48.
       out data vld : out std logic
49.
     );
50.
     end component;
51.
52.
    constant CLK PERIOD : time := 20 ns;
53.
    constant IMGE SATIR : integer := 256;
54.
     constant IMGE SUTUN : integer := 256;
55.
     constant VERI UZUNLUGU : integer := 8;
     constant VERI YOLU OKUMA : string := "C:\cameraman.txt";
56.
     constant VERI YOLU YAZMA : string := "D:\cameraman sonuc.txt";
57.
58.
59.
     constant AYNALAMA : std logic vector(2 downto 0) := "000";
60.
    constant TERS CEVIRME : std logic vector(2 downto 0) := "001";
     constant NEGATIFLEME : std logic vector(2 downto 0) := "010";
61.
     constant ESIKLEME : std logic vector(2 downto 0) := "011";
62.
63.
     constant PARLAKLIK ARTIR : std logic vector(2 downto 0) := "100";
64.
     constant PARLAKLIK AZALT : std logic vector(2 downto 0) := "101";
65.
     constant KARSITLIK ARTIR : std logic vector(2 downto 0) := "110";
66.
     constant KARSITLIK AZALT : std logic vector(2 downto 0) := "111";
67.
     type t Imge Isleme is (RAM OKUMA, RAM YAZMA, TAMAM);
68.
69.
     signal r Imge Isleme : t Imge Isleme := RAM YAZMA;
70.
71.
     signal in clk : std logic := '0';
     signal in rst : std logic := '0';
72.
73.
     signal in basla : std logic := '0';
     signal in ram aktif : std logic := '1';
74.
75.
    signal out data vld : std logic := '0';
76.
    signal out data : std logic vector(7 downto 0) := (others => '0');
    signal in_ram_data : std_logic vector(VERI_UZUNLUGU - 1 downto 0) :=
77.
   (others => -0');
    signal in ram data addr : std logic vector(log2 int(IMGE SATIR *
  IMGE_SUTUN) - 1 downto 0) := (others => '0');
```

```
79. signal out_ram_data : std_logic_vector(VERI_UZUNLUGU - 1 downto 0)
  := (others => '0');
80. signal out data addr : std logic vector(log2 int(IMGE SATIR
  IMGE SUTUN) - 1 downto 0) := (others => '0');
81.
     signal out ram data vld : std logic := '0';
82.
     signal in en : std logic := '0';
     signal in_yaz_en : std_logic := '0';
83.
84.
     signal in oku en : std logic := '0';
85.
     signal data sayac : integer := 0;
86.
     signal out data addr vld : std logic := '0';
     signal r imge isleme tamam : std logic := '0';
87.
88.
89.begin
90.
91.
    process
92. begin
       in clk <= '1';
93.
94.
       wait for CLK PERIOD / 2;
95.
       in clk <= '0';
96.
       wait for CLK PERIOD / 2;
97.
     end process;
98.
99. process
100.
          begin
101.
          in basla <= '1';
102.
          wait for CLK PERIOD;
103.
           in basla <= '0'; wait;</pre>
104.
         end process;
105.
106.
         process(in clk)
107.
           file dosya okuma : text open read mode is VERI YOLU OKUMA;
           file dosya_yazma : text open write_mode is VERI YOLU YAZMA;
108.
109.
           variable satir okuma : line;
110.
           variable satir yazma : line;
111.
           variable data okuma : integer;
112.
         begin
113.
           if rising edge(in clk) then
114.
               if out data vld = '1' then
115.
                   write(satir yazma, conv integer(out data));
                   writeline(dosya yazma, satir yazma);
116.
117.
               end if;
```

```
118.
119.
               case r Imge Isleme is
120.
                    when RAM YAZMA =>
121.
                        if not endfile(dosya okuma) then
122.
                             readline(dosya okuma, satir okuma);
123.
                             read(satir okuma, data okuma);
124.
                             in ram data
                                            <=
                                                     conv std logic vector(
  data okuma, VERI UZUNLUGU);
125.
                             in_ram_data_addr <= conv_std_logic_vector(</pre>
  data_sayac, in_ram_data_addr'length);
126.
                             in en <= '0';
127.
                             in yaz en <= '1';
128.
                             data sayac <= data sayac + 1;
129.
                        else
130.
                             r Imge Isleme <= RAM OKUMA;</pre>
131.
                             in yaz en <= '0';
132.
                        end if;
133.
134.
                    when RAM OKUMA =>
135.
                        in en <= '1';
136.
                        in ram data addr <= out data addr;</pre>
137.
                        in oku en <= out data addr vld ;</pre>
138.
                        if r imge isleme tamam = '1' then
139.
                             r Imge Isleme <= TAMAM;</pre>
140.
                        end if;
141.
142.
                    when TAMAM => null;
143.
                    when others => NULL;
144.
                end case;
145.
           end if:
146.
         end process;
147.
148.
         temel imge isleme map : temel imge isleme
149.
         generic map (
150.
              IMGE SATIR => IMGE SATIR,
151.
              IMGE_SUTUN => IMGE_SUTUN,
152.
              VERI UZUNLUGU => VERI UZUNLUGU
153.
         )
154.
         port map (
155.
              in clk => in clk,
              in rst => in rst,
156.
```

```
157.
             in en => in en,
             in basla => in basla,
158.
159.
             in islem => KARSITLIK AZALT,
160.
             in data => out ram data,
             in data vld => out ram data vld,
161.
             out addr => out data addr,
162.
163.
             out addr vld => out data addr vld,
164.
             out data => out data,
165.
             out data vld => out data vld,
166.
             out tamam => r imge isleme tamam
167.
         );
168.
         block ram_map : block_ram
169.
170.
         generic map (
171
              VERI UZUNLUGU => VERI UZUNLUGU,
              RAM DERINLIGI => IMGE SATIR * IMGE SUTUN
172.
173.
174.
         port map (
175.
             in_clk => in_clk,
176.
             in rst => in rst,
177.
             in ram aktif => in ram aktif,
             in yaz en => in yaz en,
178.
179.
             in oku en => in oku en,
180.
             in data addr => in ram data addr,
181.
             in data => in ram data,
182.
             out data => out ram data,
             out data vld => out ram data vld
183.
184.
         );
185.
         end Behavioral;
```

Aşağıda Örnek 9.10'da verilen RAM uygulamasına ek olarak data okuma işleminin geçerli olduğuna dair sinyal üreten çıkış portunun eklendiği block_ram.vhd VHDL kodu verilmiştir. temel_imge_isleme varlığında RAM'dan tanımlı adresteki data isteme işlemi yapıldıktan sonra, adresten okunan datanın geçerli olması beklenmektedir. Bu işlem 20. satırda tanımlı out_data_vld çıkış portundan sağlanmaktadır. Bu port değeri data okuma işlemi gerçekleştiğinde '1', aksi durumlarda '0' çıkışı vermektedir.

```
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
    use work.ornekler_paket.all;
```

```
6. entity block ram is
7.
    generic(
8.
      VERI UZUNLUGU : integer := 8;
      RAM DERINLIGI : integer := 110
9.
10.
    );
11. port(
12.
     in clk : in std_logic;
13.
      in rst : in std logic;
      in ram aktif : in std logic;
14.
15.
      in yaz en : in std logic;
      in oku en : in std logic;
16.
      in data addr : in std logic vector(log2_int(RAM_DERINLIGI) - 1
  downto 0);
      in data : in std logic vector(VERI_UZUNLUGU - 1 downto 0);
18.
      out data : out std logic vector(VERI UZUNLUGU - 1 downto 0);
      out data vld : out std_logic
20.
21.
    );
22.end block ram;
24.architecture Behavioral of block ram is
                        is array (0 to RAM DERINLIGI - 1)
26. type t BRAM DATA
                                                                      of
  std logic vector(VERI UZUNLUGU - 1 downto 0);
    signal r BRAM DATA : t BRAM DATA := (others => (others => '0'));
28.
29.begin
30.
31. process(in clk, in rst)
32. begin
      if in rst = '1' then
33.
34.
        r BRAM DATA <= (others => (others => '0'));
35.
36.
       elsif rising edge(in clk) then
37.
         if in ram aktif = '1' then
38.
           if in oku en = '1' then
39.
            out_data <= r_BRAM_DATA( conv_integer( in_data_addr));</pre>
40.
             out data vld <= '1';
41.
           else
42.
            out data vld <= '0';
43.
           end if;
44.
           if in yaz en = '1' then
```

```
45.
                 r_BRAM_DATA(conv_integer(in_data_addr)) <= in_data;</pre>
   46.
               end if;
   47.
             end if;
   48.
          end if;
   49.
        end process;
   50.end Behavioral;
Aşağıda imgenin dosya işleminin yapıldığı MATLAB kodu verilmiştir.
clc, clear all, close all;
imge = imread('cameraman.tif');
dosya = fopen('cameraman.txt', 'w');
[satir sutun] = size(imge);
for n i = 1 : satir
    for n j = 1 : sutun
         if n i == satir && n_j == sutun
             fprintf(dosya, '%d', imge(n_i, n_j));
         else
             fprintf(dosya, '%d\n', imge(n_i, n_j));
         end
    end
end
fclose(dosya);
Aşağıda dosyadan imge okuma işleminin yapıldığı MATLAB kodu verilmiştir.
clc, clear all, close all;
```

```
imge = imread('cameraman.tif');
imshow(imge)
[satir sutun] = size(imge);
dosya = fopen('D:\cameraman_sonuc.txt', 'r');
imge okunan = fscanf(dosya, '%d')';
COEF = [-1 -2 -1; 0 0 0; 1 2 1];
for n i = 1 : satir
    for n_j = 1: sutun
```


```
yeni_imge(n_i, n_j) = imge_okunan((n_i - 1)* sutun + n_j);
end
end
fclose(dosya);
figure, imshow(uint8(yeni imge))
```

9.15. VHDL ile İmge'de Konvolisyon İşlemi

İmge işlemede konvolüsyon işleminde, işlem yapılacak olan pikselin değeri, çevresindeki piksellerin konvolisyon kerneli olarak adlandırılan bir matris ile çarpımıyla elde edilir. Konvolisyon işlemine ilişkin denklem aşağıda verilmiştir.

yeni_imge(x,y) =
$$\sum_{i=0}^{m-1} \sum_{i=0}^{n-1} k(i,j) imge(x-i,y-i) = k * imge$$

12	28	56	78	76	28
52	49	76	66	99	75
36	76	22	23	56	45
82	44	66	39	73	15



Şekil 9-33 Konvolüsyon işlemi

$$yeni_imge(x, y) = k(0,0) * imge(x+1, y+1) + k(0,1) * imge(x+1, y) + k(0,2) * imge(x+1, y-1) + k(1,0) * imge(x, y+1) + k(1,1) * imge(x, y) + k(1,2) * imge(x, y-1) + k(2,0) * imge(x-1, y+1) + k(2,1) * imge(x-1, y) + k(2,2) * imge(x-1, y-1)$$

Şekil 9-33'de verilen örnek piksel değeri ve konvolüsyon kerneline ilişkin hesaplama aşağıdaki gibi yapılmatakdır.

$$yeni_imge(x, y) = (-1)*56 + 2*23 + (-1)*22 + 1*99 + 3*66 + 1*76 + (-1)*76 + (-2)*78 + (-1)*56$$

 $yeni_imge(x, y) = 53$

Örnek 9.15 : Aşağıda imge de konvolüsyon işleminin gerçekleştirildiği konvolusyon_imge.vhd VHDL kodu verilmiştir. Kodda RAM üzerinden okunan datalar 3x3 matriste saklanmaktadır. Matriste bulunan datalar konvolusyon işlemine tabi tutularak işlem sonucu elde edilmektedir.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
```

```
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use work.konvolusyon_imge_paket.all;
entity konvolusyon imge is
 port(
    in clk : in std logic;
    in rst : in std logic;
   in en : in std logic;
    in basla : in std logic;
    in data : in std logic vector (VERI UZUNLUGU - 1 downto 0);
    in data vld : in std logic;
    in_kernel : in std_logic_vector(2 downto 0);
   out addr : out std logic vector(log2 int(IMGE SATIR * IMGE SUTUN)
- 1 downto 0);
   out addr vld : out std logic;
    out data : out std_logic_vector(7 downto 0);
    out data vld : out std logic;
   out tamam : out std logic
  );
end konvolusyon imge;
architecture Behavioral of konvolusyon imge is
                            is
        t_Konvolusyon_Imge
                                           RAMDAN OKU,
                                                         OKUMA BEKLE,
                                 (BOSTA,
MATRIS KAYDIR, KONV HESAPLA, SAYAC KONT, TAMAM );
  signal r Konvolusyon Imge : t Konvolusyon Imge := RAMDAN OKU;
  signal VERI : m VERI MATRISI := (others => (others => (others =>
'0')));
  signal Tek Sutun : v VERI DIZISI := (others => (others => '0'));
  signal n i : integer := 0;
  signal n j : integer := 0;
  signal n k : integer := 0;
  signal n s : integer := 0;
  signal r addr : std logic vector(log2 int(IMGE SATIR * IMGE SUTUN) -
1 downto 0) := (others => '0');
  signal r addr vld : std logic := '0';
  signal r_data : std_logic_vector(7 downto 0) := (others => '0');
  signal r data vld : std logic := '0';
```

```
signal r_bayrak_oku : std_logic := '0';
  signal r kenar bulma tmm : std logic := '0';
  signal r_tamam : std_logic := '0';
begin
  out addr <= r addr;</pre>
  out_addr_vld <= r_addr_vld;</pre>
  out data <= r data;
  out_data_vld <= r_data_vld;</pre>
  out tamam <= r tamam;</pre>
  process(in clk, in rst, in en)
  begin
    if in rst = '1' then
      Tek Sutun <= (others => '0'));
      n s \ll 0;
      r_bayrak_oku <= '0';</pre>
   elsif rising_edge(in_clk) then
      if in_en = '1' then
        if in data vld = '1' then
          Tek Sutun(n s) <= in data;</pre>
          n s \le n s + 1;
          if n s = 2 then
            n s <= 0;
            r bayrak oku <= '1';
          end if;
        else
          r_bayrak_oku <= '0';</pre>
        end if:
      end if;
    end if;
  end process;
  process(in_clk, in_rst)
  begin
    if in rst = '1' then
      VERI <= (others => (others => '0')));
```

```
r_Konvolusyon_Imge <= BOSTA;</pre>
      n i <= 0;
      n_{j} <= 0;
      r addr <= (others => '0');
      r addr vld <= '0';
      r data <= (others => '0');
      r data vld <= '0';
      r tamam <= '0';
      n k \le 0;
    elsif rising edge(in clk) then
      if in_en = '1' then
        r addr vld <= '0';
        r data vld <= '0';
        r tamam <= '0';
        case r Konvolusyon Imge is
          when BOSTA =>
            if in_basla = '1' then
               r_Konvolusyon_Imge <= RAMDAN_OKU;</pre>
            end if;
          when RAMDAN OKU =>
             r addr <= conv std logic vector((n i + n k) * IMGE SUTUN +</pre>
n j, r addr'length);
            r_addr_vld <= '1';
            n_k <= n_k + 1;
            if n k = 2 then
               r_Konvolusyon_Imge <= OKUMA_BEKLE;</pre>
             end if;
          when OKUMA BEKLE =>
            n k \le 0;
            if r bayrak oku = '1' then
               r Konvolusyon Imge <= MATRIS KAYDIR;
             end if;
          when MATRIS KAYDIR =>
            n_j <= n_j + 1;
            VERI <= f_Matris_Kaydır(VERI, Tek_Sutun);</pre>
            if n j < 2 then
               r Konvolusyon Imge <= RAMDAN OKU;
             else
```

```
r_Konvolusyon_Imge <= KONV_HESAPLA;</pre>
            end if;
          when KONV HESAPLA =>
             r data
                                                 f Konvolusyon Imge (VERI,
r_KERNEL_LISTE(conv_integer(in_kernel)));
            r_data_vld <= '1';
            r Konvolusyon Imge <= SAYAC KONT;
            if n_j = IMGE_SUTUN then
              n i <= n i + 1;
              n j \ll 0;
            end if;
          when SAYAC KONT =>
            r data vld <= '0';
            if n i < IMGE SATIR - 2 then</pre>
              r Konvolusyon Imge <= RAMDAN OKU;
            else
              n i \ll 0;
              r Konvolusyon Imge <= TAMAM;
            end if;
          when TAMAM =>
            r tamam <= '1';
            r_Konvolusyon_Imge <= BOSTA;</pre>
          when others => NULL;
        end case;
      end if;
    end if;
  end process;
end Behavioral;
```

Bu örnekte tip, fonksiyon, sabit vb tanımlama işlemleri **konvolusyon_imge_paket.vhd** paketi içerisinde yapılmıştır. Aşağıda bu pakete ilişkin kod verilmiştir.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
package konvolusyon_imge_paket is
```

```
constant IMGE SATIR : integer := 256;
  constant IMGE SUTUN : integer := 256;
  constant VERI UZUNLUGU : integer := 8;
  type
           v VERI DIZISI
                                                     to 2)
                                                                    of
                           is
                                    array
                                              (0
std logic vector (VERI UZUNLUGU - 1 downto 0);
  type m VERI MATRISI is array (0 to 2) of v VERI DIZISI;
  type v KERNEL DIZISI is array (0 to 2) of integer;
  type m KERNEL MATRISI is array (0 to 2) of v KERNEL DIZISI;
  type t KERNEL LISTE is array (0 to 7) of m KERNEL MATRISI;
  constant r KERNEL LISTE : t KERNEL LISTE :=
          (((1, 2, 1), (0, 0, 0), (-1, -2, -1)),
           ((1, 0, -1), (2, 0, -2), (1, 0, -1)),
           ((1, 1, 1), (0, 0, 0), (-1, -1, -1)),
           ((1, 0, -1), (2, 0, -2), (1, 0, -1)),
           ((0, 0, 0), (0, 1, 0), (0, 0, -1)),
           ((0, 1, 0), (1, 0, 1), (0, 1, 0)),
           ((-1, -1, -1), (-1, 8, -1), (-1, -1, -1)),
           ((1, 2, 1), (2, 4, 2), (1, 2, 1)));
  constant YATAY SOBEL : std logic vector(2 downto 0) := "000";
  constant DIKEY SOBEL : std logic vector(2 downto 0) := "001";
  constant YATAY PREWIT : std logic vector(2 downto 0) := "010";
  constant DIKEY PREWIT : std logic vector(2 downto 0) := "011";
  constant KAYDIR CIKART : std logic vector(2 downto 0) := "100";
  constant ALCAK GECIREN : std logic vector(2 downto 0) := "101";
  constant YUKSEK GECIREN : std logic vector(2 downto 0) := "110";
  constant GAUSS : std logic vector(2 downto 0) := "111";
  function log2 int(in giris : integer) return integer;
  function f Matris Kaydır (Kernel : m VERI MATRISI; Tek Sutun :
v VERI DIZISI) return m VERI MATRISI;
           f Konvolusyon Imge(VERI : m VERI MATRISI;
                                                            KERNEL
m KERNEL MATRISI) return std_logic_vector;
end konvolusyon imge paket;
package body konvolusyon imge paket is
```

```
function
            f Konvolusyon Imge(VERI : m VERI MATRISI;
                                                           KERNEL :
m KERNEL MATRISI) return std logic vector is
    variable Toplam : integer;
  begin
    Toplam := 0;
    for n i in 0 to 2 loop
      for n j in 0 to 2 loop
        Toplam := Toplam + conv integer(VERI(n i)(n j)) * KERNEL(2 -
n_i)(2 - n_j);
      end loop;
    end loop;
    if Toplam > 255 then
      Toplam := 255;
    elsif Toplam < 0 then</pre>
      Toplam := 0;
    end if;
    return conv std logic vector(Toplam, 8);
  end f_Konvolusyon_Imge;
  function f Matris Kaydır(Kernel : m VERI MATRISI; Tek Sutun :
v VERI DIZISI) return m VERI MATRISI is
    variable Kernel v : m VERI MATRISI;
    variable Tek Sutun v : v VERI DIZISI;
  begin
    Kernel v := Kernel;
    Tek Sutun v := Tek Sutun;
    for n j in 0 to 1 loop
      for n i in 0 to 2 loop
        Kernel v(n i)(n j) := Kernel v(n i)(n j + 1);
      end loop;
    end loop;
    for n j in 0 to 2 loop
      Kernel v(n j)(2) := Tek Sutun <math>v(n j);
    end loop;
    return Kernel v;
  end f_Matris_Kaydir;
  function log2 int(in giris : integer) return integer is
    variable sonuc : integer;
  begin
```

```
for n_i in 0 to 31 loop
   if (in_giris <= (2 ** n_i)) then
      sonuc := n_i;
      exit;
   end if;
   end loop;
   return sonuc;
   end function;
end package body;</pre>
```

konvolusyon_imge varlığının benzetiminin yapılabilmesi için aşağıda tb_konvolusyon_imge.vhd VHDL sınama kodu verilmiştir. Kodda dosyadan okunan imge dataları RAM bloğuna yazılmaktadır. Benzetim işlemleri sonuçları Şekil 9-34'de gösterilmiştir.

- Sekil 9-34.a'da orijinal imge,
- Şekil 9-34.b'de yatay Sobel kerneli ile konvolüsyon sonucunda elde edilen yeni imge,
- Şekil 9-34.c'de dikey Sobel kerneli ile konvolüsyon sonucunda elde edilen yeni imge,
- Şekil 9-34.d'de yatay Prewit kerneli ile konvolüsyon sonucunda elde edilen yeni imge,
- Şekil 9-34.e'de dikey Prewit kerneli ile konvolüsyon sonucunda elde edilen yeni imge,
- Şekil 9-34.f'de kaydır ve çıkart kerneli ile konvolüsyon sonucunda elde edilen yeni imge,
- Şekil 9-34.g'de alçak geçiren süzgeç kerneli ile konvolüsyon sonucunda elde edilen yeni imge,
- Şekil 9-34.h'de yüksek geçiren süzgeç kerneli ile konvolüsyon sonucunda elde edilen yeni imge ve
- Şekil 9-34.i'de gauss kerneli ile konvolüsyon sonucunda elde edilen yeni imge gösterilmiştir.



Şekil 9-34 İmge işlemede farklı kerneller için çıktılar (a) Orijinal imge, (b)Yatay Sobel, (c)Dikey Sobel, (d) Yatay Prewit, (e) Dikey Prewit, (f)Kaydır ve Çıkart, (g) Alçak Geçiren, (h) Yüksek Geçiren, (i) Gauss

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use std.textio.ALL;
use work.konvolusyon_imge_paket.all;
entity tb_konvolusyon_imge is
end tb_konvolusyon_imge;

architecture Behavioral of tb_konvolusyon_imge is
component konvolusyon_imge
```

```
port(
    in clk : in std logic;
    in rst : in std logic;
    in en : in std logic;
    in basla : in std logic;
    in data : in std logic vector(VERI_UZUNLUGU - 1 downto 0);
    in data vld : in std logic;
    in kernel: in std logic vector(2 downto 0);
    out addr : out std logic vector(log2 int(IMGE SATIR * IMGE SUTUN)
- 1 downto 0);
   out addr vld : out std logic;
    out_data : out std_logic_vector(7 downto 0);
   out data vld : out std logic;
   out tamam : out std logic
  );
  end component;
  component block ram
  generic (
   VERI UZUNLUGU : integer := 8;
   RAM DERINLIGI : integer := 110
  );
  port(
   in clk : in std logic;
   in_rst : in std_logic;
   in ram aktif : in std logic;
   in yaz en : in std logic;
    in oku en : in std logic;
    in data addr : in std logic vector(log2 int(RAM DERINLIGI) - 1
downto 0);
    in data : in std logic vector(VERI_UZUNLUGU - 1 downto 0);
    out data : out std logic vector(VERI_UZUNLUGU - 1 downto 0);
    out data vld : out std logic
    );
  end component;
  constant CLK PERIOD : time := 20 ns;
  constant VERI YOLU OKUMA : string := "C:\cameraman.txt";
  constant VERI YOLU YAZMA : string := "D:\cameraman sonuc.txt";
```

```
type t Konvolusyon Imge is (RAM OKUMA, RAM YAZMA, TAMAM);
  signal r Konvolusyon Imge : t Konvolusyon Imge := RAM YAZMA;
  signal in clk : std logic := '0';
  signal in rst : std logic := '0';
  signal in basla : std logic := '0';
  signal in ram aktif : std logic := '1';
  signal out data vld : std logic := '0';
  signal out data : std logic vector(7 downto 0) := (others => '0');
  signal in ram data : std logic vector(VERI UZUNLUGU - 1 downto 0) :=
(others => '0');
  signal in ram data addr : std logic vector(log2 int(IMGE SATIR *
IMGE SUTUN) - 1 downto 0) := (others => '0');
 signal out ram data : std logic vector(VERI_UZUNLUGU - 1 downto 0)
:= (others => '0');
  signal out data addr : std logic vector(log2_int(IMGE_SATIR *
IMGE SUTUN) - 1 downto 0) := (others => '0');
  signal out ram data vld : std logic := '0';
  signal in en : std logic := '0';
  signal in yaz en : std logic := '0';
  signal in oku en : std logic := '0';
  signal data sayac : integer := 0;
  signal out data addr vld : std logic := '0';
  signal r imge isleme tamam : std logic := '0';
begin
 process
 begin
    in clk <= '1';
    wait for CLK PERIOD / 2;
    in clk <= '0';
    wait for CLK PERIOD / 2;
  end process;
  process
   begin
   in basla <= '1';
   wait for CLK PERIOD;
    in basla <= '0'; wait;</pre>
  end process;
```

```
process(in clk)
    file dosya okuma : text open read mode is VERI YOLU OKUMA;
    file dosya_yazma : text open write_mode is VERI_YOLU_YAZMA;
    variable satir okuma : line;
    variable satir yazma : line;
    variable data okuma : integer;
 begin
    if rising edge(in clk) then
      if out data vld = '1' then
        write(satir_yazma, conv_integer(out_data));
        writeline(dosya yazma, satir yazma);
      case r Konvolusyon Imge is
        when RAM YAZMA =>
          if not endfile(dosya okuma) then
            readline(dosya_okuma, satir okuma);
            read(satir_okuma, data_okuma);
            in_ram data
                         <=
                                   conv_std_logic_vector(data_okuma,
VERI UZUNLUGU);
            in ram data addr <= conv std logic vector(data sayac,
in ram data addr'length);
            in en <= '0';
            in yaz en <= '1';
            data sayac <= data sayac + 1;
          else
            r Konvolusyon Imge <= RAM OKUMA;
            in yaz en <= '0';
          end if;
        when RAM OKUMA =>
          in en <= '1';
          in ram data addr <= out data addr;
          in oku en <= out data addr vld ;
          if r imge isleme tamam = '1' then
            r Konvolusyon Imge <= TAMAM;</pre>
          end if;
        when TAMAM => null;
        when others => NULL;
      end case;
```

```
end if;
end process;
konvolusyon imge map : konvolusyon imge
port map (
  in clk => in clk,
  in_rst => in_rst,
  in en => in en,
  in basla => in basla,
  in data => out ram data,
  in data vld => out ram data vld,
  in kernel => GAUSS,
  out addr => out data addr,
  out addr vld => out data addr vld,
  out data => out data,
  out_data_vld => out_data_vld,
  out_tamam => r_imge_isleme_tamam
);
block ram map : block ram
generic map (
  VERI UZUNLUGU => VERI UZUNLUGU,
  RAM DERINLIGI => IMGE SATIR * IMGE SUTUN
port map (
  in_clk => in_clk,
  in rst => in rst,
  in_ram_aktif => in_ram_aktif,
  in yaz en => in yaz en,
  in oku en => in_oku_en,
  in data addr => in ram data addr,
  in data => in ram data,
  out_data => out_ram_data,
  out_data_vld => out_ram_data_vld
);
```

end Behavioral;

Blok RAM için Örnek 9.14'te verilen **block_ram.vhd** VHDL dosyasında 4. satırda bulunan paket tanımlama ifadesi aşğıda verilen ifade ile değiştirilmelidir.

```
use work.konvolusyon_imge_paket.all;
```

Aşağıda dosyadan imge okuma işleminin yapıldığı MATLAB kodu verilmiştir.