# Temel VHDL Bileşenleri

VHDL ile tasarım yapılmadan önce VHDL dilinin temel mantığını kavramak gerekmektedir. Her şeyden önce VHDL ile yazılan kodların herhangi bir programlama dilindeki gibi yorumlanıp, derlenip çalıştırıldığı **düşünülmemelidir.** VHDL ile yazılan kodlara karşılık FPGA üzerinde belirtilen işi yapacak bir mantık devresi sentezlenmektedir. Yapılan tasarıma karşılık fiziksel bir devre oluşturulmaktadır. VHDL ile tasarım yapılırken bu durum asla unutulmamalıdır.

Bir VHDL kodu toplamda 3 ana kısımdan oluşmaktadır (Şekil 3‑1). Bunlar sırasıyla:

* Kütüphane tanımlama kısmı
* Varlık oluşturma kısmı
* Mimari tasarım kısmı.


Bu bölümde VHDL koduna ait yukarıda verilen kısımlar hakkında açıklamalar yapılmış olup VHDL diline ait tanımlamalar ve yazım kuralları bir sonraki bölümde anlatılmıştır. Bu kısım okuyucuya bir VHDL kodunun neye benzediği ve hangi kısımlardan oluştuğu hakkında genel bir fikir verme amacı taşımaktadır.

## VHDL Kodunun Bölümleri

İlk kısım kütüphanelerin tanımlandığı kısımdır. Burada hazır kütüphaneler kullanabileceğimiz gibi, kendi oluşturduğumuz kütüphaneleri de ekleyebiliriz.

İkinci kısımda ise **entity** olarak tanımlanan tasarladığımız yapının ana hatlarının tanımlandığı kısım bulunmaktadır. Burada yapılacak tanımlamalar ile tasarlanan varlığın hatları belirlenir. Bir benzetme yapmak gerekirse; yaptığınız çalışmayı bir televizyon olarak kabul edersek **entity** kısmında o televizyona ait açma kapama düğmelerini, anten girişini, kanal değiştirme düğmelerini tanımlarsınız.

Üçüncü kısım olan **architecture** (mimari) kısmında ise yaptığımız tasarımın içyapısını şekillendiririz. Bir önceki paragrafta yapılan benzetimden devam edecek olursak; televizyonumuzun içinde olan o karmaşık yapının tümü olarak tanımlayabiliriz.



Şekil 3‑1 VHDL tasarımının temel bileşenleri

### Kütüphane (Library) Bildirimi

Kütüphane bildirimi kısmında tasarımda kullanılacak kütüphanelerin tanımlamaları yapılmaktadır. Bu kısma ait örnek söz dizimi aşağıda verilmiştir:

**library** kutuphane\_adi;

**use** kutuphane\_adi.paket\_adi.paket\_bolumu;

**use** kutuphane\_adi.paket\_adi.paket\_bolumu;

…

…

**use** kutuphane\_adi.paket\_adi.paket\_bolumu;

Verilen sözdiziminden görüleceği üzere **library** kelimesi ile birlikte kullanılacak olan kütüphane adı yazılmaktadır. **use** kelimesi ile de kullanılacak kütüphane içerisinde bulunan ilgili paketin adı ve paket ile ilgili bölüm yazılmaktadır.

Aşağıda örnek bir kütüphane bildirimi verilmiştir. Verilen tanımlamaya göre kullanılacak olan kütüphane adı **IEEE** olup kullanılacak paket olarak **STD\_LOGIC\_1164** seçilmiştir. **ALL** ifadesi ile de bu paketin bütün içeriğinin kullanılacağı belirtilmiştir.

**library** IEEE;

**use** IEEE.STD\_LOGIC\_1164.ALL;

Kütüphane tanımlama işlemini kavramak adına şu şekilde bir benzetme yapabiliriz:

* Kütüphaneye gidip (**IEEE**),
* Kütüphanede bulunan ilgili kitabı seçip (**STD\_LOGIC\_1164**),
* Seçilen kitabın hangi kısımlarını kullanacağımızı (**ALL**) bildirmek

Tasarım sırasında hazır kütüphaneler kullanılabileceği gibi kendi oluşturduğunuz kütüphaneleri de kullanabilirsiniz. Bu konu hakkında gerekli bilgiler kitabın ilerleyen bölümlerinde sunulacaktır. Bu aşamada var olan hazır kütüphaneler kullanılacaktır.

### Varlık (Entity) Bildirimi

Tasarıma ait giriş ve çıkış bilgileri, **entity** kısmında belirtilmektedir. **entity**’de adlandırma işlemi VHDL sözdizimine uygun olmak şartıyla kullanıcı tarafından istenilen şekilde yapılabilir. **entity** tanımlamaya ait söz dizimi aşağıda verilmiştir.

**entity** varlik\_adi **is**

**port**(

port\_adi : [port\_modu] tip\_adi;

port\_adi : [port\_modu] tip\_adi

);

**end** varlik\_adi;

Varlığa ait tüm giriş ve çıkışlar **port** adı verilen tanımlama içerisinde belirtilmektedir. Bu kısımda yapılan tanımlamaların türleri (giriş, çıkış, tampon (buffer), giriş-çıkış) **port\_modu** adı verilen kısımda yapılmaktadır. VHDL dilinde port türü tanımlanmamış ise **in** olarak kabul edilir. Portların tanımlanabileceği türler Tablo 3‑1'de verilmiştir.

Tablo ‑ Varlık Port Modları

|  |  |
| --- | --- |
| Mod | Amaç |
| in | Tanımlanan portun giriş olduğunu gösterir. |
| out | Tanımlanan portun çıkış olarak kullanıldığını belirtir. Bir port çıkış olarak tanımlandıysa o porttan veri okuma işlemi yapılamaz. Sadece veri yazılabilir. |
| inout | Tanımlanan portun hem giriş hem de çıkış olarak kullanılabileceğini belirtir. |
| buffer | **Out** durumundan farklı olarak, okuma işlemi de yapılabilir. |

Şekil 3‑2'de örnek bir varlık gösterimi verilmiştir. **ornek\_varlik** olarak adlandırılan varlığımızın tüm portlarının tipi **std\_logic**’dir.

**entity** ornek\_varlik **is**

**port**(


in\_giris :**in** std\_logic;

inout\_giris :**inout** std\_logic;

out\_cikis :**out** std\_logic

);

**end** ornek\_varlik;



Şekil 3‑2 ornek\_varlık port gösterimi

### Mimari (Architecture)

Mimari, aslında yaptığımız tasarımın en önemli kısmını oluşturmaktadır. Şu ana kadar olan kısımlarda kullanılacak kütüphane(ler), tasarıma ait giriş-çıkış birimleri tanımlanmıştır. Bundan sonraki kısımda ise yaptığımız tasarımın içyapısını oluşturmakta ve tasarımın davranışı belirlemekteyiz. Aşağıda mimari kısmına ait genel bildirim yapısı verilmiştir.

**architecture** mimari\_adi **of** varlik\_adi **is**

[**signal** tanımlama]

[**constant** tanımlama]

Tanımlama Bölgesi

[**type** tanımalama]

[**component** tanımlama]

[**attribute** tanımlama]

**begin**

{**COMPONENT** örnek ifadeleri ;}

{**PROCESS** ifadeleri;}

Mimari Bileşenleri

{**GENERATE** ifadeleri ;}

{Eş zamanalı atama ifadeleri;}

**end** mimari\_adi;

**architecture** iki kısımdan oluşmaktadır. Birinci bölge sinyal, sabit, tip, bileşen ve özelliklerin tanımlandığı, tanımlama bölgesidir. Bu bölge mimarinin tanımlanmaya başlandığı satırda bulunan **is**’den sonra başlamaktadır. Tanımlama işlemi ilk **begin** deyimine kadar yapılmalıdır. **begin** ile **end** arasında kalan ikinci bölge mimari bileşenlerin, atamaların, **process** ve **generate** işlemlerinin yapıldığı bölgedir.

Mimari kısmında atama işlemleri yapılırken **<=** operatörü kullanılır. Bu operatörün sağ tarafında yazılan ifade sol tarafındaki ifadeye atanır. Akılda kalması açısından **<=** operatörünü bir ok olarak düşünebiliriz ve atama işleminin okun gösterdiği yönde yapıldığını söyleyebiliriz. Atama işlemi **entity** kısmında tanımlanan **port**’lar ile olacağı gibi, **architecture**’ın tanımlama kısmında tanımlanan sinyaller arasında da olabilir. Eğer atama işlemi **port**’lar ile alakalı ise şu durumlara dikkat edilmesi gerekmektedir:

* Eğer **port** giriş (**in**) olarak tanımlanmışsa atama operatörünün “**<=”** sağ tarafında yer alabilir. Giriş olarak tanımlanmış bir **port**’a değer atanamaz.
* Eğer **port** çıkış (**out**) olarak tanımlanmışsa atama operatörünün “**<=**” sol tarafında yer alabilir. Çıkış olarak tanımlanmış bir **port** üzerinden veri okunamaz.
* Eğer **port** giriş-çıkış (**inout**) olarak tanımlanmışsa atama operatörünün “**<=**” her iki tarafında da yer alabilir.

Atamalarla ilgili dikkat edilecek bir diğer önemli nokta ise, bir **port**’a ya da bir sinyale ancak tek bir kaynaktan atama yapılabiliyor olduğudur.

Aşağıda örnek bir mimari bildirimi yapılmaktadır. Mimaride **in\_giris** değeri, **<=** operatörünün sağ tarafında yer almaktadır ve **inout\_giris** değerine atanmaktadır. **out\_cikis** değeri, **<=** söz diziminin sol tarafında yer almakta ve **inout\_giris** değeri atanmaktadır. **inout\_giris** degeri ise **<=** söz diziminin her iki yanında yer alabilmektedir.

**architecture** behavioral **of** ornek\_varlik **is**

**begin**

inout\_giris <= in\_giris;

out\_cikis <= inout\_giris;

**end** behavioral;


## Örnek Uygulama: Yarı Toplayıcı Devresi

Yarı toplayıcı devresi dışardan elde girişi olmadan sadece ikili (binary) giriş değerlerini toplayarak çıkışa aktarır. Tablo 3.2’de yarı toplayıcı doğruluk tablosu verilmiştir.

Tablo 3‑2 Yarı Toplayıcı Doğruluk Tablosu

|  |  |  |  |
| --- | --- | --- | --- |
| Girişler | | Çıkışlar | |
| in\_giris\_1 | **in\_giris\_2** | **out\_cikis** | **out\_cikis\_elde** |
| 0 | **0** | **0** | **0** |
| 0 | **1** | **1** | **0** |
| 1 | **0** | **1** | **0** |
| 1 | **1** | **0** | **1** |

Tablo 3‑2 ve Şekil 3‑3.’den görüleceği üzere yarı toplayıcı devresi birer bitlik iki girişe ve toplam sonucu ile birlikte elde değerinin tutulduğu iki çıkışa sahiptir.



Şekil 3‑3 Yarı toplayıcı giriş-çıkış yapısı gösterimi

VHDL dilinde yarı toplayıcıya ait varlık (entity) tanımlama aşamasında iki girişli ve iki çıkışlı bir tanımlama yapılmalıdır. **yari\_toplayici** varlığına ait port tanımlama işlemi aşağıdaki gibi yapılmaktadır. Tanımlamada **in\_giris\_1** ve **in\_giris\_2, std\_logic**tipinde **in** moduna tanımlanmış bağlantı noktalarıdır. **out\_cikis** ve **out\_cikis\_elde, std\_logic** tipinde **out** modunda tanımlanmış bağlantı noktalarıdır.

**entity** yari\_toplayici **is**

**port** (

in\_giris\_1 : **in** std\_logic;

in\_giris\_2 : **in** std\_logic;

out\_cikis : **out** std\_logic;

out\_cikis\_elde : **out** std\_logic


);

**end** yari\_toplayici;

Yarı toplayıcı çıkış fonksiyonları aşağıda verilmiştir. Bu fonksiyonlar aynı zamanda tasarlanacak devrenin davranışını göstermektedir. Şekil 3‑4’den de görüleceği üzere **out\_cikis** değerini elde etmek için giriş değerlerini **ÖZEL VEYA** (XOR) işlemine tabi tutmak gerekmektedir. Aynı şekilde **out\_cikis\_elde**değerini elde etmek için giriş değerlerini **VE** (AND) işlemine tabi tutmak gerekmektedir.

out\_cikis <= in\_giris\_1 **xor** in\_giris\_2;

out\_cikis\_elde <= in\_giris\_1 **and** in\_giris\_2;



Şekil 3‑4 Yarı toplayıcı temel mantık kapıları ile gösterimi

Yarı toplayıcıya ait mimari tasarımında yukarıda verilen çıkış fonksiyonları kullanılarak tanımlama yapılmalıdır. Aşağıda yarı toplayıcıya ait mimari tanımlama sözdizimi verilmiştir. Sözdiziminden de görüleceği üzere mimari tanımlama bölgesinde hiçbir tanımlama yapılmamıştır. İkinci bölgede ise çıkış portlarına, giriş fonksiyonlarının çıkış fonksiyonlarına tabi tutulduktan sonraki atama işlemleri yapılmıştır.

**architecture** Behavioral **of** yari\_toplayici **is**

**begin**

out\_cikis <= in\_giris\_1 **xor** in\_giris\_2;

out\_cikis\_elde <= in\_giris\_1 **and** in\_giris\_2;

**end** Behavioral;

Aşağıda yarı toplayıcı devresinin **yari\_toplayici.vhd** VHDL kodu verilmiştir. Kodda 1-2. satırlar arasında kullanılacak olan kütüphanelerin bildirimi yapılmıştır. **yari\_toplayici** varlığına ait port tanımlama işlemleri 5-10. satırlar arasında yapılmıştır. 17-18. satırlarda **yari\_toplayici** varlığının davranışı tanımlanmıştır.

1. **library** IEEE;
2. **use** IEEE.STD\_LOGIC\_1164.all;
3. **entity** yari\_toplayici **is**
4. **Port** (
5. in\_giris\_1 : **in** std\_logic;
6. in\_giris\_2 : **in** std\_logic;
7. out\_cikis : **out** std\_logic;
8. out\_cikis\_elde : **out** std\_logic
9. );
10. **end** yari\_toplayici;
11. **architecture** Behavioral **of** yari\_toplayici **is**
12. **begin**
13. out\_cikis <= in\_giris\_1 **xor** in\_giris\_2;
14. out\_cikis\_elde <= in\_giris\_1 **and** in\_giris\_2;
15. **end** Behavioral;