

## **哈爾濱ノ業大**學 (深圳) HARBIN INSTITUTE OF TECHNOLOGY

# 实验报告

<b>计课学期</b> :	2024
课程名称:	数字逻辑设计 (实验)
实验名称:	综合实验
实验性质:	综合设计型
实验学时:	6  地点: _T2 <u>612</u> _
学生班级:	一一一 计算机与电子通信 7 班
学生学号:	2023311704
学生姓名:	王昕远
评阅教师:	
报告成绩:	

实验与创新实践教育中心制

2024年10月


## 设计的功能描述

#### 概述基本功能

- 1. 从拨码开关 SW 输入八位数据,通过串口软件显示 ASCII 码对应字符。
  - 2.通过串口文件输入字符,在数码管上面显示。

#### 系统设计

用硬件框图描述系统主要功能及各模块之间的相互关系



Control\_together 负责顶层控制,进行电路的连接

Top 是接受控制的顶层模块

Uart\_recv 负责接受并解析数据转存为数码管可以识别的数据

```
Display control 负责控制数码管的显示
```

Display transfor 负责数码管显示的转译

Top control 负责控制发送的顶层模块

Uart send 负责向外发送数据

Dip switch 负责读取拨码开关的数值

Edge detect 负责检测上升沿

#### 模块设计与实现

dip switch 读取 SW 拨码开关的输入,将其存入 data 中并且每摁一次 S3 (1) 按钮进行一次输出。实现逻辑: S1 进行复位, 进行对 S3 的按键去抖动 然后检测上升沿表示输入有效。 always @(posedge clk or posedge S1) if (S1) begin  $data \le 0$ ; valid  $\leq 0$ ; end else if (pos\_edge) begin  $data \le SW;$ valid  $\leq 1$ ; end else if (valid) begin valid  $\leq 0$ ; end 输入信号: clk 时钟信号, SW 拨码按钮, S1 复位, S3 启动 输出信号: valid 数据有效信号, data 数据 (2) edge detect 边缘上升沿检测,如果是上升沿输出有效。 module edge detect( input wire clk, input wire rst, input wire signal, output wire pos edge );

```
reg sig r0, sig r1, sig r2;
  always @ (posedge clk or posedge rst)
  begin
    if(rst)
      sig r0 \le 0;
       sig_r0 \le signal;
  end
  always @ (posedge clk or posedge rst)
  begin
    if(rst)
       sig r1 \le 0;
    else
       sig r1 \le sig r0;
  end
  always @ (posedge clk or posedge rst)
  begin
    if(rst)
       sig r2 \le 0;
    else
       sig r2 \le sig r1;
  end
  assign pos_edge = \simsig_r2 & sig_r1;
endmodule
输入信号: clk 时钟, rst 复位, signal 去抖信号
输出信号: pos edge 上升沿
      uart send 数据发送模块,通过状态机进行发送信号
           always @(posedge clk or posedge rst) begin
           if(rst) current state <= IDLE;
           else if(valid)begin
                     current state <= START;</pre>
                     tx data <= data;
           end
           else if(tick) current_state <= next_state;</pre>
           end
           always @(*) begin
           case (current state)
                IDLE: if(valid) next_state = START;
                       else next state = IDLE;
```


```
START:next_state = DATA;
              DATA: if(bit cnt < 7) next state = DATA;
                    else if(bit cnt == 7) next state = STOP;
              STOP: next state = IDLE;
          endcase
          end
          always @(posedge clk or posedge rst) begin
          if(rst) begin
              dout \le 1;
              bit_cnt <= 0;
          end
          else begin
              case(current state)
                  IDLE:
                           dout \le 1;
                  START:
                            dout \le 0;
                  DATA: begin
                            dout <= tx data[bit cnt];</pre>
                            if (tick) bit cnt <= bit cnt + 1;
                          end
                  STOP:
                            dout \le 1;
              endcase
          end
      end
重点在于实现状态机,通过三段式来实现状态机。
信号说明:时钟信号 clk,数据有效信号 valid,复位信号 rst,需要发送的数据
data[7:0], 输出信号 dout
定义四个状态: IDLE, START, DATA, STOP
波特率信号:baud tick
     uart recv 数据接收模块,通过状态机对数据进行接收。
(4)
      重点在于如何实现接受的状态机
always @(posedge clk or posedge rst) begin
        if (rst) begin
            state <= IDLE;
            cnt \le 0;
            bit index \leq 0;
            shift reg \leq 0;
            data \le 8'b0;
            valid \leq 0;
        end else begin
            case (state)
```

```
IDLE: begin
                    valid \leq 0;
                    cnt \le 0;
                              // 移动到起始位
                    if (din == 0) begin // 检测起始位 (din 变低)
                        state <= START;
                       // cnt <= 0;
                                        // 移动到起始位
                    end
                end
                START: begin
                    if (cnt == cnt half) begin
                        state <= DATA; // 转换到 DATA 状态
                        cnt \le 0;
                                        // 重置计数器用于数据位
                        bit index \leq 0;
                    end else begin
                        cnt \le cnt + 1;
                    end
                end
                DATA: begin
                    if (cnt == cnt end) begin
                        shift reg[bit index] <= din; // 在中间采样当前位
                                         // 重置计数器
                        cnt \le 0;
                        if (bit index == 7) begin
                                         // 所有位接收完成,
                            state <= STOP;
进入 STOP 状态
                        end else begin
                            bit index \leq bit index + 1;
                        end
                    end else begin
                        cnt \le cnt + 1;
                    end
                end
                STOP: begin
                    if (cnt == cnt end) begin
                        if (din == 1) begin
                                               // 检测有效的停止位
                            data <= shift_reg; // 存储接收的数据
                            valid <= 1;
                                                  // 数据有效标志置为
高
                        end
                        state <= IDLE;
                                                 // 返回到 IDLE 状
态
                    end else begin
```


```
cnt \le cnt + 1;
                    end
                end
                default: state <= IDLE;
           endcase
       end
   end
   输入信号: clk 时钟信号, rst 复位信号, din 输出信号, valid 数据有效信号
   输出信号: data 数据
(5) display control 控制数码管的展示, 先将数据缓存然后依次进行显示,
     选择数码管显示, 在选择该输入的数据。
     难点在于如何将缓存数据进行依次的显示。
 reg [10:0] count;
 reg [1:0] data_flag;
 integer i,n,s;
 always @(posedge clk or posedge rst)
 begin
   if (rst)
   begin
     // 复位时清空缓存
     data flag \leq 0;
     data former <= 5'h1f;
     data_latter <= 5'h1f;
     count \le 0;
     for (i = 0; i < 8; i = i + 1)
     begin
       buffer[i] \leq 5'h1f;
     end
   end
   else if (valid)
   begin
     data\_former \le rx data[7:4];
     data latter \leq rx data[3:0];
     data flag \leq 1;
   end
   else if (data flag)
   begin
     for (n = 7; n - 1 > 0; n = n - 1)
     begin
       buffer[n] <= buffer[n-2];</pre>
```

```
end
       count \le count +1;
       buffer[1] <= data former;</pre>
       buffer[0] <= data latter;</pre>
       data flag \leq 0;
    end
  end
输入信号: clk 信号, rst 复位, valid 数据有效, rx data 输入数据
输出信号: led en 输出的信号管, led cx 输出的信号
 (6) display_transfor 数码管的转码模块
module dlsplay transfor(
    input wire [4:0] digit,
    // input wire flag,
    output reg [7:0] segment
  );
  always @(*)
  begin
    if (digit == 5'h1f)
    segment = 8'b11111111; // blank
    else
    begin
       case (digit)
         4'h0:
           segment = 8'b00000011; // 0
         4'h1:
           segment = 8'b10011111; // 1
         4'h2:
           segment = 8'b00100101; // 2
         4'h3:
           segment = 8'b00001101; // 3
           segment = 8'b10011001; // 4
         4'h5:
           segment = 8'b01001001; // 5
         4'h6:
           segment = 8'b01000001; // 6
         4'h7:
           segment = 8'b000111111; // 7
         4'h8:
           segment = 8'b00000001; // 8
         4'h9:
```

```
segment = 8'b00001001; // 9
        4'hA:
          segment = 8'b00010001; // A
        4'hB:
          segment = 8'b11000001; // B
        4'hC:
          segment = 8'b11100101; // C
        4'hD:
          segment = 8'b10000101; // D
        4'hE:
          segment = 8'b01100001; // E
        4'hF:
          segment = 8'b01110001; // F
          segment = 8'b11111110; // blank
      endcase
    end
    // else
        segment = 8'b11111111; // blank
  end
endmodule
输入信号: digit 信号
输出信号: segment 转码后的数据
接收模块状态转移图
```



调试报告



周期状态变为 START (1) 状态, 然后经过一个周期转变为 DATA (2) 状态, 在每个输入 (din) 的中间时刻进行读取数据, 读取 8 位数据时进入 STOP (3) 状态, 停止接受数据, 再经过一个周期后

将 valid 输出置为 1 并且状态改为 DELA (0) ,该次输入结束,data 写入。

#### 设计过程中遇到的问题及解决方法

在实现将输入显示在数码管的功能时,一直存在输入的数据会产生暂存而出现延迟一组显示的问题。

```
reg [4:0] buffer [7:0]; // 存储最近接收的 8 个字符
wire [4:0] data former, data latter;
wire [7:0] seg_data [7:0]; // 8 位数码管输出数据
assign data former = rx data[7:4];
assign data latter = rx data[3:0];
reg [3:0] count;
integer i,n;
always @(*) begin
  // 检测复位信号
  if (rst) begin
    for (i = 0; i < 8; i = i + 1) begin
      buffer[i] = 5'h1f;
    end
    count = 0;
  end else if (valid) begin
    // 右移缓存数据并插入新数据
    for (n = 7; n > 1; n = n - 1) begin
      buffer[n] = buffer[n-2];
    end
```

```
buffer[1] = data_former;
buffer[0] = data_latter;
count = count + 1;
end
end
```

寻找错误的地方应该是存在于缓存显示的代码块中,先将是时序逻辑改为组合逻辑以避免延迟的问题,经过调试发现无法解决,然后寻找定义 flag 变量根据 flag 的值来进行再次赋值以消除延时的问题,成功解决。

#### // 更新显示缓存

```
reg [10:0] count;
reg [1:0] data flag;
integer i,n,s;
always @(posedge clk or posedge rst)
begin
  if (rst)
  begin
     // 复位时清空缓存
     data flag \leq 0;
     data former <= 5'h1f;
     data latter <= 5'h1f;
     count \le 0;
     for (i = 0; i < 8; i = i + 1)
     begin
       buffer[i] \leq 5'h1f;
     end
  end
  else if (valid)
  begin
     data former \leq= rx data[7:4];
     data latter \leq rx data[3:0];
     data flag \leq 1;
  end
  else if (data flag)
  begin
     for (n = 7; n - 1 > 0; n = n - 1)
```

```
buffer[n] <= buffer[n-2];
end
count <= count +1;
buffer[1] <= data_former;
buffer[0] <= data_latter;
data_flag <= 0;
end
end</pre>
```

## 课程设计总结

- (1) 完成耗时12小时,写代码7小时,写报告5小时。
- (2) 课程收获: 对数逻的内部元件有了更深的理解,对 verilog 的熟练程度有很大提高。

建议:希望对实验流程有更详尽的指导,刚上手的难度有点大。