
# 数字逻辑设计

Digital Logic Design

高翠芸 School of Computer Science gaocuiyun@hit.edu.cn 后续课程: 如计算机

## 数字逻辑的知识脉络



### 时序逻辑元件


- 锁存器 (Latch)
- 触发器 (Flip-Flop)
- 带附加输入端的边沿触发器
- 触发器类型转换

## 时序逻辑电路的特点

### 组合电路的特点


- 它是一种无记忆电路──输入信号消失,则 输出信号也会立即消失
- 电路输出端的状态完全由输入端的状态决定

■ 有时需要将参与运算的数据和运算结果保存 起来——在组合逻辑电路的输出端添加具有 记忆功能的部件



## 组合逻辑电路 vs 时序逻辑电路

- ■锁存器和触发器是构成存储电路的基本元件
- ■两个重要概念: 现态(原态)和 次态(新态)





7	构成	定义	结构	电路框图	逻辑函数表达式
数字逻	组合 逻辑 电路	任意时刻的输出── ■ 仅与当前时刻的输入有关 Z <sub>m</sub> = f <sub>m</sub> (x <sub>1</sub> ,, x <sub>n</sub> )	<b>小包含</b> 	X <sub>1</sub> -	只有一组: <b>Z</b> <sub>m</sub> = <b>f</b> <sub>m</sub> ( <b>x</b> <sub>1</sub> ,, <b>x</b> <sub>n</sub> )
辑电路	时序 逻辑 电路	任意时刻的输出与以下均有关: <ul> <li>当前时刻的输入</li> <li>电路过去(上一个时刻)的工作状态</li> <li>Z<sub>m</sub> = f<sub>m</sub> (x<sub>1</sub>,, x<sub>n</sub>, y<sub>1</sub>,, y<sub>s</sub>)</li> </ul>	包含 存储元件	X1       Xn       组合电路       Zn       Zm       F储电路	有三组: <b>输出方程,驱动方程,状态方程:</b> $Z_m = f_m (x_1,,x_n, y_1,,y_r)$ $Y_r = g_r (x_1,,x_n,y_1,,y_s)$ $Y_s^{n+1} = q_s (x_1,,x_n,Y_1^n,,Y_s^n)$

### 锁存器和触发器

- 锁存器: 没有时钟输入端
- 触发器:有时钟输入端,并且只在时钟信号到来时, 才发生状态转换
  - ◆ 锁存器与触发器的特性(双稳态)
  - 1. 有两个互补的输出端 Q 和 Q'
  - 2. 有两个稳定的状态: 0态, 1态
  - 在外界信号的刺激下,可以从一个稳定状态转变到另一个稳定状态。
  - 4. 没有(或无效的)外界信号刺激,维持当前状态不变。

## 双稳态








### 时序逻辑元件

- 锁存器(Latch)
  - ■或非门构成的基本RS锁存器
  - ■与非门构成的基本RS锁存器
  - ■门控D锁存器
- ■触发器(Flip-Flop)
- ■带附加输入端的边沿触发器
- ■触发器类型转换

## 基本RS锁存器(触发器的鼻祖)

#### (1) 电路构成(或非门)



Q (Q<sub>n</sub>)——现态

 $Q^+(Q_{n+1})$ —次态

Q = 0 ( $\overline{Q} = 1$ ): state 0

Q=1 ( $\overline{Q}=0$ ) : state 1

R: 置0端(Reset the output to Q=0)

S: 置1端(Set the output to Q=1)

#### (2) 功能表

置0端 R	置1端 S	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
11	0	1	0
1	1	0	_
11	11	11	

保持

置 1

置 0

×不允许


置0端 R	置1端 S	次态 Q <sub>n+1</sub>
0	0	$\mathbf{Q}_{n}$
0	1	1
1	0	0
1	1	_

输入<mark>高电平</mark> 有效


RS对同时 取1互斥

## 基本RS锁存器次态方程、逻辑符号等

#### (3) 次态方程



#### (4) 逻辑符号




#### 功能表

置0端 R	置1端 S	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	_
1	1	1	_

## 基本RS锁存器驱动表

(5) 驱动表:完成状态转换需要满足的输入条件



(6) 状态图


反映时序电路状态转移规律及相应输入、输出取值关系的有向图

#### 图中元素的含义


·圆圈:表示电路的状态

• 有向线段:表示状态的转换关系


• 有向线段旁的文字: 表示转换条件, 即输入信号取值



## 另一种形式的基本RS锁存器(与非门)



### 逻辑符号:



#### (2) 功能表

置0端 R	置1端 S	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>
1	1	0	0
1	1	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
0	0	0	
0	0	1	_


保持

置 1

置 0

×不允许

### 锁存器的应用——开关去抖



- ❖由于机械弹性作用, 机械式开关在使用中, 通常伴随有一定时间的触点机械抖动。
- ❖触点抖动可能导致判断出错(一次按下或释放被错误地认为是多次操作)

### (7) 典型芯片


**74LS279:** 4 R-S latches

### RS锁存器小结


- 优点: 结构简单
- ■缺点:
  - ① 输入存在约束,使用不便;
  - ② 状态改变由输入直接控制。给使用带来局限性。
- ■用途:记忆输入状态
- ■基本RS锁存器是众多触发器的鼻祖
  - ■其余的触发器都是在其基础上逐步改进和完善后形成的

## 门控D锁存器

#### (1) 电路构成




(4) 逻辑符号



(2) 功能表


使能端 G	输入端 D	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>	
0	X	0	0	
0	Х	1	1	
1	0	0	0	
1	0	1	0	
1	1	0	1	
1	1	1	1	

(3) 次态方程





(5) 时序分析



(6) 典型芯片

74LS373: 8D锁存器


## 门控D锁存器的优缺点

- ◆ 特点:结构简单,仅一个输入端,不存在输入约束问题。
- ◆ 缺点: 使能电位G作用期间,只要输入信号D改变(有时是干扰信号),

Q也跟着改变? 存在 "空翻"现象

违背了构造时钟触发 器的初衷:一个时钟 内,最多允许触发器 状态翻转一次

锁存器的使能端 送时钟信号,电 平触发方式的触 发器 一个时钟内, 触发器状态发 生多次变化



"空翻"现象是锁存器(或电平方式触发器)共有的问题

"空翻"使以上器件不能正确实现计数功能!

☆ 关键问题: 电平(电位)触发

☆ 解决方案: 改电平触发为边沿触发

特征:时钟信号的上

<u>升沿</u>或<u>下降沿,</u>触发 器改变状态

### 什么样的Verilog描述会生成锁存器

### 只发生在组合逻辑电路中

1、if...else...语句没有else

```
always @ (*) begin
    if (d_en) q = d;
end
```

### 2、case语句没有default

锁存器的危害:

● 使静态时序分析变得非常复杂


```
reg q;
⊟always @ (*) begin
    if (d en) q2 = d;
    else q2 = 1'h0;
end

□always @ (*) begin


     case (cnt[1:0])
         2'b00 : q = d1;
         2'b01 : q = d2;
         2'b10 : q = d3;
     endcase
end
```

● 对毛刺敏感,不能异步复位,上电后处于不确定的状态

## 生成锁存器(latch)的示例



## 生成锁存器(latch)的示例——续



## 时序逻辑元件

- 锁存器(Latch)
  - ■或非门构成的基本RS锁存器
  - ■与非门构成的基本RS锁存器
  - ■门控D锁存器
- ■触发器(Flip-Flop)
- ■带附加输入端的边沿触发器
- ■触发器类型转换

## 时序逻辑元件

■ 锁存器(Latch)

■触发器(Flip-Flop)

■带附加输入端的边沿触发器


■触发器类型转换


# 边沿触发器

- D触发器
- RS触发器
- JK锁存器
- T触发器
- T′触发器
- ■帯附加输入端的触发器

## 时钟触发器


- 受时钟脉冲控制的触发器称作时钟触发器。
- 时钟也称同步信号。将多个触发器的时钟端相连,可以控制它们同一时刻动作。





# 边沿触发器—— D触发器

#### (1) 逻辑符号



(2) 功能表(上升沿为例)


时钟端 CK	输入端 D	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>	
<b>†</b>	0	0	0	
<b>†</b>	0	1	0	
1	1	0	1	
<b>†</b>	1	1	1	

(3) 次态方程

$$Q^{n+1} = D$$

时钟触发器的特点

- ◆由时钟脉冲确定状态转换的时刻(即何时转换?)
- ◆由输入信号确定触发器状态转换的方向(即如何转换?)



→ 0 0
 → 1 1
 → 0 0


0

D触发器的特点:

最简单,应用最广

# 边沿触发器—— D触发器

- 为了保证正常工作,输入信号D在触发时钟边沿前后 保持恒定的值。
- 如果D在触发边沿的同时发生改变,最终的行为将变得难以预测。



## 用Verilog实现D触发器

module VrDff(input CLK, input D, output reg Q);


always @ (posedge CLK)


$$Q \leq D$$
;

endmodule

## 边沿触发器—— RS触发器

### (1) 逻辑符号





### (3) 次态方程

$$Q_{n+1} = S + \overline{R}Q_n$$
  
SR = 0 (约束条件)

#### (2) 功能表(上升沿)

时钟端 CK	输入端 R	输入端 S	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>
<b>†</b>	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	_
1	1	1	1	_

#### (4) 驱动表

Q <sub>n</sub>	$\rightarrow$	$Q_{n+1}$	R	S
0	$\rightarrow$	0	X	0
0	$\rightarrow$	1	0	1
1	$\rightarrow$	0	1	0
1	$\rightarrow$	1	0	X


驱动表可以从触发器 功能推导出来

输入存在约束

RS触发器:输入存在约束


D触发器: 没有约束, 但是只有一个输入端

# RS触发器——主从触发器



# 边沿触发器—— JK触发器

(1) 逻辑符号



(2) 功能表(下降沿)

1	次态 Q <sub>n+1</sub>	现态 Q <sub>n</sub>	输入端 K	输入端 J	时钟端 CK
	0	0	0	0	<b>↓</b>
仔	1	1	0	0	<b>↓</b>
	-	0	4		<b>↓</b>
i	0	1	1	0	<b>↓</b>
	1	0	0	1	<b>↓</b>
i	1	1	0	1	<b>↓</b>
	1	Ω			<b>+</b>
1	0	1	1	1	<b>↓</b>
J					

Q Q Q

功能最全,输 入没有约束 (3) 次态方程

$$Q_{n+1} = J \overline{Q}_n + \overline{K} Q_n$$

JI	<b>(</b> 00	01	11	10
Q <sub>n</sub> 0	0	0	1	
1	1	0	0	1

保持

置0

置1

翻转


		. \
输入端	次态	4
l V		

输入端		次态 Q <sub>n+1</sub>
J	K	Q <sub>n+1</sub>
0	0	$\mathbf{Q}_{n}$
0	1	0
1	0	1
1	ز_1	$\overline{\mathbf{Q}}_{n}$

(4) 驱动表


Qn	$\rightarrow$	$Q_{n+1}$	J	K
0	$\rightarrow$	0	0	Х
0	$\rightarrow$	1	[1	X
1	$\rightarrow$	0	Х	1
1	$\rightarrow$	1	Х	0
				30

# 边沿触发器——JK触发器




时钟边沿触发器

- ◆何时转换? ——时钟脉冲有效边沿到来时刻
- ◆如何转换? ——输入信号取值确定



输入端		次态 Q <sub>n+1</sub>
J	K	$Q_{n+1}$
0	0	<b>Q</b> <sub>n</sub>
0	1	0
1	0	1
1	1	$\overline{\mathbf{Q}}_{n}$

## JK触发器—— 主从触发器




clk=0: If Q=0 and J=1, then  $S_1=1, R_1=0$  (P=1,P'=0), 无论 K取何值. If Q=1 and K=1, then  $S_1=0, R_1=1$  (P=0,P'=1), 无论 J 取何值.

### 主触发器的输出取决于从触发器的状态:

从触发器: 0态; 主触发器: 1态

从触发器: 1态; 主触发器: 0态

#### JK触发器-主从触发器




### Clk :

If Q=0 and J=1: P=1,P'=0, then  $S_2=1$  and  $R_2=0$ ,  $Q^+=1$  If Q=1 and K=1: P=0,P'=1, then  $S_2=0$  and  $R_2=1$ ,  $Q^+=0$ 

# 边沿触发器—— T触发器

### (1) 逻辑符号



### (2) 功能表(下降沿)

时钟端 CK	输入端 T	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>
<b>+</b>	0	0	0
<b>+</b>	0	1	1
<b>+</b>	1	0	1
T T	1	1	0

<b>\</b>		
>	输入端 T	次态 Q <sub>n+1</sub>
	0	$Q_n$
	1	$\overline{Q}_n$

翻转

保持

### (3) 次态方程


$$Q_{n+1} = J \overline{Q}_n + \overline{K} Q_n$$



$$Q_{n+1} = T \overline{Q}_n + T \overline{Q}_n$$
$$= T \oplus Q_n$$

# 边沿触发器—— T'触发器

### (1) 逻辑符号



### (3) 次态方程

$$Q_{n+1} = J \overline{Q}_n + \overline{K} Q_n$$


$$IF J=K=T=1$$

$$Q_{n+1} = \overline{Q}_n$$

### (2) 功能表(下降沿)


时钟端 CK	输入端 T	现态 Q <sub>n</sub>	次态 Q <sub>n+1</sub>
<b>↓</b>	1	0	1
<b>↓</b>	1	1	0

#### (4) 波形分析



## 带附加输入端的边沿触发器

■ 带异步清零端和异步置1端



异步: 独立于时 钟信号 用途:为触发器 设置指定状态

时钟端 CK	输入端 D	异步置1端 PreN	异步 <b>清零端</b> ClrN	次态 Q <sub>n+1</sub>
X	X	0	0	不允许
X	Х	0	1	1
X	X	1	0	0
<b>†</b>	0	1	1	0
<b>†</b>	1	1	1	1
0,1, ↓	Х	1	1	Q <sub>n</sub>

· 被用于将触发器设置成初始态, 而不依赖于时钟信号。

## 用Verilog实现带异步清零端的D触发器


always @ (posedge CLK or negedge CLRN)

else 
$$Q \leq D$$
;

endmodule


## 带附加输入端的边沿触发器—续

### ■帯时钟使能端




#### 解决方案:

使能端CE不与时钟端CLK捆绑使用




$$Q^+ = Q \cdot CE' + D \cdot CE$$



### 带时钟使能端的D触发器


module VrDffSE(input CLK, input CE, input D, output reg Q); always @ (posedge CLK) **if** (CE==1) Q <= D; //时钟使能有效 else  $Q \leq Q$ ; endmodule

# 带附加输入端的边沿触发器—续




Sd	Rd	CP	J	K	Q n	Qn+1
1	0	×	×	×	×	0
		0	0	0	0	
		¥	0	0	1	1
1 1			0	1	0	0
	1		0	1	1	0
		Ł	1	0	0	1
			1	0	1	1
		1	1	0	1	
			1	1	1	0

### 时序分析:




# T触发器的应用—二进制加法计数器




# JK触发器的应用实例

例1: 写出JK触发器的次态方程



# JK触发器的应用实例2

例2: 画出Q端波形图




### 触发器的应用——1

### 1. 存储功能的应用——保存瞬态信号,直到清除为止


【例】举重裁判逻辑电路V2.0: 一个主裁判A和两个副裁判B和C,只有两人以上(必须包含主裁判在内)认定试举动作合格,并按下自己的按钮时,输出信号Z=1,该信号一直保持下去,直到工作人员按下清除按钮 P为止。

#### 分析:

- □ 三个人的按钮动作有先后、长短之别,所以需要3个存储元件分别保存三个按钮信号;
- □ 存储元件有置1和置0功能即可(锁存器和SR 、JK、D触发器均可)



# 触发器的应用——续




#### 对于每个锁存器:

- □ 裁判按钮按下,执 行置1功能;按钮弹 起,执行保持功能;
- □ 按钮P按下,全体执 、 行<mark>置0</mark>功能

### 基本RS锁存器

- □锁存器的置1端S: 连接主裁按钮A 、和副裁B、C输出的低电平
- □锁存器的置0端R:连接工作人员按
  - 钮P给出的低电平
- □输出信号Z:三个锁存器输出状态的 或与逻辑。




采用JK触发器或D触发器, 如何实现?哪种方法更简单?

### 三人表决器设计


■少数服从多数,结果为多数人的选择。


### 真值表


A	В	С	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1












### 触发器的应用——存储功能

保存瞬态信号,直到清除为止




## 触发器的应用——2

### 2. 分频/计数功能的应用——

利用触发器的置0、置1功能,由多个触发器组成分频电路, 对输入的时钟信号进行分频。

【例】分析输出信号 $Q_1$ 、 $Q_2$ 、 $Q_3$ 与时钟信号CLK之间的频率关系,R为清零端



## 边沿触发器——总结

时钟边沿触发器的特点

- ◆ 由时钟脉冲边沿确定状态转换的时刻(即何时转换?) 其余时刻都是保持功能
- ◆ 由输入信号确定触发器状态转换的方向(即如何转换?)

思考:对于一个下降沿触发的JK触发器,如果让它实现保持功能,有几种方法可以做到?

#### ♦ 方法1:

最简单的方法:不给有效的时钟边沿(此时不用考虑J端和K端的信号)



#### ♦ 方法2:

给时钟下降沿,此时触发器的保持功能就必须依靠J端和K端的信号配合才能完成

# 边沿触发器

- ■D触发器
- SR触发器
- ■JK触发器
- ■T触发器
- T′触发器
- ■帯附加输入端的触发器

## 时序逻辑元件

■ 锁存器 (Latch)


■ 触发器 (Flip-Flop)

■ 带附加输入端的边沿触发器


■ 触发器类型转换

# 触发器类型转换——代数法

- 触发器类型主要有5种,用到最多的是D触发器
- 触发器类型可以相互转换(例如,设计中手头没有需要的触发器类型)



# 触发器类型转换——JK转其他




# 触发器类型转换

#### 2. $D \rightarrow JK \setminus T (T') \setminus RS$

(1) 
$$D \rightarrow JK$$

$$D = f(J,K,Q)$$

$$D = J \overline{Q}_n + \overline{K} Q_n \implies$$




(2) 
$$D \rightarrow T(T')$$


$$T: \quad \mathbf{Q}_{n+1} = \mathbf{T} \oplus \mathbf{Q}_{n}$$

$$D: \quad \mathbf{Q}_{n+1} = \mathbf{D}$$

$$T': \quad \mathbf{Q}_{n+1} = \overline{\mathbf{Q}}_{n}$$

$$D = \overline{\mathbf{Q}}_{n}$$





(3)  $D \rightarrow RS$ ?


# 触发器类型转换——D转其他

- 2.  $D \rightarrow JK$  , T (T') , RS
  - (3)  $D \rightarrow RS$

$$D: \qquad Q_{n+1} = D$$

RS: 
$$Q_{n+1} = S + \overline{R} Q_n$$







- □ 卡诺图法
- 1.  $T \rightarrow JK$ , D, RS
- (1)  $T \rightarrow JK$


Qn	<b>→</b>	Q <sub>n+1</sub>	Т	J	K
0	<b>→</b>	0	0	0	X
0	<b>→</b>	1	1	1	X
1	<b>→</b>	0	1	Х	1
1	<b>→</b>	1	0	Х	0

T = f(J,K,Q)



 $T = J\overline{Q}_n + KQ_n \Rightarrow$ 







(2)  $T \rightarrow D$ 


Qn	<b>→</b>	$Q_{n+1}$	Т	D
0	<b>→</b>	0	0	0
0	<b>→</b>	1	1	1
1	<b>→</b>	0	1	0
1	<b>→</b>	1	0	0

T = f(D,Q)




 $T = D \oplus Q_n$ 





(3)  $T \rightarrow RS$ 

Qn	<b>→</b>	$Q_{n+1}$	Т	R	S
0	<b>→</b>	0	0	X	0
0	<b>→</b>	1	1	0	1
1	<b>→</b>	0	1	1	0
1	<b>→</b>	1	0	0	Х



2. RS → JK、D 、T(T')?

(1) RS  $\longrightarrow$  JK

$Q_n \longrightarrow Q_{n+1}$	RS	J	K
0 0	× 0	0	×
0 -1	0 1	1	×
1 -0	1 0	×	1
$1 \rightarrow 1$	0 ×	×	0


QnIK	00	01	11	10
0	0	0	1	1
1	×	0	0	×

R

$Q_n$	00	01	11	10
0	×	×	0	0
1	0	1	1	0

$$\begin{cases} R = K Q_n \\ S = J \overline{Q}_n \end{cases}$$

2. RS  $\rightarrow$  JK, D, T(T') (1) RS  $\longrightarrow$  JK  $\begin{cases}
R = K Q_n \\
S = J \overline{Q}_n
\end{cases}$ 



(2) RS → D

$Q_n \longrightarrow Q_{n+1}$	RS	D
0 0	× 0	0
0 -1	0 1	1
1 -0	1 0	0
$_1 \rightarrow _1$	0 ×	1


. (	, F	2
D/	$Q_{n} = 0$	1
0	X	1
1	0	0

	$\mathbf{D}_{\mathcal{C}}$	$Q_n = 0$	1
S	0	0	0
	1	1	X

$$\begin{cases} S = D \\ R = \overline{D} \end{cases}$$

(2) RS → D

$$\begin{cases} S = D \\ R = \overline{D} \end{cases}$$



(3) RS  $\longrightarrow$  T?

$Q_n \longrightarrow Q_{n+1}$	R S	T
0 0	× 0	0
0 -1	0 1	1
$_1 \longrightarrow _0$	1 0	1
$_1 \rightarrow _1$	0 ×	0


	R		
$T^Q$	n 0	1	
0	×	0	
1	0	1	

	$T^{Q}$	<sup>n</sup> 0	1
S	0	0	×
	1	1	0

$$\begin{cases} R = T Q_n \\ S = T \overline{Q}_n \end{cases}$$

(3) RS  $\longrightarrow$  T

$$\begin{cases} R = T Q_n \\ S = T \overline{Q}_n \end{cases}$$



## 时序逻辑元件

■ 锁存器 (Latch)

■ 触发器 (Flip-Flop)

■ 带附加输入端的边沿触发器

■ 触发器类型转换

