时序逻辑的Verilog描述

高翠芸 School of Computer Science gaocuiyun@hit.edu.cn

时序逻辑的Verilog描述

时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅 取决于当时的输入信号,而且还取决于电路原来的状态。

■ 时序逻辑电路的变化通过时钟沿触发,需要使用时钟沿触发的always块描述。

■用always块描述时序逻辑电路时,用非阻塞赋值。

时钟沿触发的always块描述

```
always @(〈敏感信号列表〉)
  begin
    //过程赋值
    //if-else、case选择语句
    //for、while等循环块
  end
边沿触发: 即当时钟处在上升沿或下降沿时, 语句被执行。
 always @( posedge clk ) 时钟上升沿触发
 always @( negedge clk ) 时钟下降沿触发
 always @( posedge clk or negedge rst_n ) 带异步复位的时钟上升沿触发
```

非阻塞赋值示例

```
\mathbf{a}
module nonbloc(clk, a, b);
                                               c1k
input clk, a;
output b; reg b;
reg y;
always @(posedge clk)
begin
                       clk
  y \le a;
  b<=y;
                         a
end
endmodule
```

非阻塞赋值

块内的赋值语句同时进行: 先同时采样, 最后一起更新


时序电路特点:输出不会随输入变化而立即变化


初值: a=5, b=3 c=10, d=2

结果与书写的顺序无 <u>关(</u>原因:同步更新) 本质上,在一个时钟沿触发里,a得到d的值,但b得到的永远是a的旧值,c得到的永远是b的旧值(原因:同步更新)。

JK触发器的Verilog描述

- 时序逻辑电路的变化通过时钟沿触发,需要使用时钟沿触发的always块描述。
- 用always块描述时序逻辑电路时,用非阻塞赋值。






```
pmodule J K (
                wire clk,
     input
     input
                wire j,
     input
                wire k,
     input
                wire rst,
     output
                req
     wire rst n;
     assign rst n=~rst;
     always@( posedge clk or negedge rst n )begin
          if (~rst n)
               Q \le 1'b0;
          else
               Q \le j\&\&(\sim Q) | | (\sim k) \&\&Q;
                                           Q_{n+1} = J \overline{Q}_n + \overline{K} Q_n
     end
     endmodule
```

JK触发器的Verilog描述


- 时序逻辑电路的变化通过时钟沿触发,需要使用时钟沿触发的always块描述。
- 用always块描述时序逻辑电路时,用非阻塞赋值。



输入端		次态 Q n+1
J	K	Q _{n+1}
0	0	\mathbf{Q}_{n}
0	1	0
1	0	1
1	1	Qn

```
∍module J K (
    input
            wire clk,
    input
            wire j,
   input wire k,
    input wire rst,
    output req Q
    );
   wire rst n;
    assign rst n=~rst;
    always@( posedge clk or negedge rst n )begin
       if (~rst n)
           0 \le 1'b0;
       else
           case({j,k})
                                  //如果\{i,k\}=00,则触发器处于保持状态
               2'b00: Q <= Q;
              2'b01: Q <= 1'b0;
                                  //如果\{i,k\}=01,则触发器置0
              2'b10: Q <= 1'b1; //同理10,则触发器置1
                                  //11,翻转
              2'b11: Q <= ~Q;
               default: 0 <= 0;
           endcase
    end
endmodule
```

Testbench-时序逻辑



输入端		次态
7	K	Q _{n+1}
0	0	Q _n
0	1	0
1	0	1
1	1	$\overline{\mathbf{Q}}_{\mathrm{n}}$

```
`timescale 1ns/1ps
module J K sim();
req clk;
req rst;
reg j,k;
wire Q;
J K u J K(.clk(clk),.rst(rst),.j(j),.k(k),.Q(Q));
initial begin
     clk=1'b0;j=1'b0;k=1'b1;rst=1'b1;
     #20 rst=1'b0;j=1'b0;k=1'b0;
     #20 j=1'b0;k=1'b1;
     #20 j=1'b1;k=1'b0;
     #20 j=1'b1;k=1'b1;
end
always #10 clk=~clk;
                                              8
endmodule
```