

والآن سنكمل ما بدأنا به في المحاضرة الرابعة عن الـBuses ونتعرف عن بنائها والعناصر الهامة لذلك بشكل مفصل.

Bus Configuration


لدينا طريقتين لبناء النواقل:

- البنيان التقليدي للناقل (Traditional)
- البنيان عالى الأداء (High-performance)


Traditional Bus Archeticture .1

إذا كان لدينا عدد كبير من الأجهزة مشبوكة على النواقل وكل واحد من هذه الأجهزة يلزمنا باستخدام ناقل معين (مهما كان نوعه) فسيتم حرق الكثير من الوقت في الانتظار (كل جهاز سينتظر الذي قبله للانتهاء) وسنواجه في هذه الحالة مشكلة عنق الزجاجة.

ت مثال: لنفترض أنه لدينا شارع عريض فيه أربع أقسام (وكل قسم فيه سيارة وهذه السيارات تمثل الأجهزة وللما نفس الوجهة, في نهاية هذا الشارع لدينا محطة (مثلاً DataBus).







ولكن بعد قطع مسافة معينة ضاق الشارع حتى أصبح يتسع لسيارة واحدة فقطه, فهنا كل سيارة ستنتظر سابقتها للانتهاء من المحطة (Data) Bus)

ولكن تم حل هذه المشكلة باستخدام البنيان الثاني.


High-performance archeticture .2

هنا تتم عملية إحضار المعلومات بشكل أكبر ⇒ أسرع

يكون الـSystem Bus فقط مع الذاكرة الرئيسية Main Memory وتكون المعلومات قريبة جداً من المعالج باستخدام الـBridge/Cache الموجود لدينا, وأيضا High-speed Bus للوحدات الطرفية التي تحتاج سرعات عالية ومعدل نقل بيانات عالى.

سؤال هام: ما هو أهم مسرى في الحاسوب؟

هو المسرى System Bus والذي يعمل على ربط وحدة المعالجة والذواكر ووحدات الإدخال والمسرى System Bus والإخراج ، كما يقوم بوظيفة ال Data Bus لنقل المعطيات و ال Control Bus لإصدار إشارت التحكم، و قد يعد عرضة لحدوث اختناق لمرور البيانات او ما يعرف بـ" عنق الزجاجة " بسبب كثافة كمية البيانات المتدفقة عبره .







ملاحظة: ذاكرة الcache تخفف ضغط عن الذاكرة الرئيسية لأنها تقنية عتادية لتسريع الحاسب.

والأن لنتعرف على العناصر اللازمة لتصميم أيّ ناقل.

Elements of Bus Design

Type .1

- المخصص Dedicated: يكون مخصص لوظيفة معينة أو لمجموعة فرعية من الأجهزة يسرف في الحجم والكلفة.
 - مضمم Multiplexed: يعمل أكثر من وظيفة (يستطيع حمل عنوان وبيانات).

فوائده: عدد خطوط أقل (مساري أقل) كونها تستخدم لأكثر من وظيفة والذي يوفر في الحجم والكلفة.

سيئاته: الحاجة إلى دارات معقدة, وانخفاض الأداء بسبب مشكلة التزاحم.

2. طريقة التحكيم Method of arbitration

- مركزية Centralized: (جزء واحد يتحكم في الناقل).
- توزيعية Distributed: (أكثر من جزء يتحكم في الناقل).

Timing .3

- synchronous متزامن
- Asynchronous عير متزامن

Bus width .4

- Address الحد الأقصى الذي نستطيع استخدامه من الذاكرة.
 - Data مقدار البيانات التي نستطيع نقلها.

5. نوع البيانات المنقولة Data Transfer Type

- Read
- Write
- Read-modify-write
 - Read-after-write
 - Block



ملاحظة: استخدامية الحاسوب هي الزمن الذي يكون فيه المعالج في حالة عمل, كلما كانت كبيرة كلما كانت أفضل (لأن زمن خمول المعالج في هذه الحالة يكون أقل).






التوقيت المتزامن للعمليات التي سيقوم بها الناقل Timing of synchronous Bus operations

هنا أيّ عملية سوف تتم على النواقل تتحدد بواسطة clock (هي عبارة عن 1,0) وتقسم إلى clock cycles.

■ ماذا يحدث مع كل دورة؟

- مع بداية الدورة تصدر الـstatus signal
- ومع بداية T_1 يصبح العنوان valid على T_1 يصبح Address Bus أيّ بما أنّ العنوان جاهز فسيمر إلى الـBus فيتم تفعيل $Address\ enabler$.
- وأيّ واحد من الـ Componentsيمكنه قراءة العنوان ومع نهاية T_1 ينتهي تفعيل العنوان.
 - ولدينا عملية Read Cycle أيّ
 الـ Microprocessorسوف يقرأ فيها
 معلومة من الذاكرة.
- في بداية T_2 (Clock Cycle 2) يتم إطلاق إشارة القراءة لإعلام جميع المكونات(components) أنه ستتم القراءة من الذاكرة وذلك بناءً على العنوان الذي يحمله الـ Address) Bus كان فعالاً طوال هذه المدة).




- .Address Bus على الـValid مي بداية T_3 يأتي دور البيانات (Data) لتصبع T_3
- والآن نأتي إلى Write Cycle, تتم عملية الكتابة من Microprocessor إلى الذاكرة, هنا البيانات تكون سريعة من T_2 ثم عند القراءة تم تفعيل البيانات في بداية T_3 ويتم إطلاق إشارة الكتابة في منتصف T_3 ثم تتهى وتصبح في فعالة في منتصف T_3 .

Read: $Mem \rightarrow MP$ Write: $MP \rightarrow Mem$





التوقيت الغير متزامن لعمليات الناقل Timing of Asynchronous Bus operation



- المتزامن Synchronous (غير المتزامن) و Synchronous (المتزامن) •
- في المتزامن كان اعتماد العمليات على الـclock, أيّ كل حدث يتم على الناقل يعتمد بشكل مباشر على
 الـclock.
 - · في غير المتزامن تتم عملية الـRead و الـWrite بشكل مستقل (مخطط Read + مخطط Write)

ولكن يجب الانتباه هنا إلى Active Low:

يعني أن الإشارة تكون مفعلة عند 0 وغير مفعلة عند 1 كما نرى في الـRead.

بينما في Synchronous كانت Active high.

■ بعد تفعيل إشارة القراءة في Read Cycle يتم تفعيل الـData. وبمجرد خروج الـData من الـ Memory فتعطي الذاكرة Acknowledge بأن البيانات قد خرجت من الذاكرة

وعند الانتهاء يتم عمل drop (أي إفراغ الـBus من البيانات التي كانت عليه).






■ بعد التأكد من أن الـData قد خرجت من الـMicroprocessor تفعل إحدى إشارات الـWrite حتى يتم الكتابة على الذاكرة, عند الانتهاء يتم تفعيل Acknowledge لعمل drop.

والآن سنتعرف على طريقة أخرى لنقل البيانات

من نقطة إلى نقطة (one to one) من نقطة

- السبب الرئيسي للجوء لهذه الطريقة هو القيود الكهربائية التي تمت مواجهتها مع زيادة وتيرة النواقل المتزامنة الواسعة.
 - وعمليات القراءة والكتابة التي قد تحدث بشكل كبير ومتتالي أدى إلى صعوبة في التزامن والتحكيم في الوقت المناسب.
- ان فكرة الناقل التقليدي المشترك على نفس الشريحة, ضمنت صعوبات زيادة معدل بيانات (reducing Bus Latency).
 - بینما لدیها زمن استجابة اقل (Lower Latency) ومعدل بیانات أعلى (higher data rate)
 وقابلیة أفضل للتوسع (better scalability).



Peripheral Component Interconnect

Quick Path Interconnect

سنتكلم عنهم بشكل بسيط نوعاً ما:

QPI


- یعتمد مبدأ Multiple direct Connections الذي هو عبارة عن Direct Pairwise عن Onnection أَىّ كُلُ نقطة مشبوكة مع نقطة أخرى بـPath (مسار) خاص.
- ومبدأ Layered Protocol Architecture أيّ كل طبقة مسؤولة عن مهمة معينة.
- ومبدأ Pocketized Data Transfer أي تقسيم البيانات الكبيرة إلى صغيرة لتصبح عبارة عن error و control headers مؤلف من Packets و control codes .control codes









تكون Multicore Configuration using QPI بالشكل




:QPI Layers طبقاته







PCIe Protocol Layers





معايير قياس الأداء

Clock Speed

وتعبر عن عدد العمليات الحسابية التي يستطيع المعالج إنجازها خلال الثانية الواحدة وتقاس ب

- 1. KHz: تستغرق الدورة الواحدة Millisecond
- 2. MHz: تستغرق الدورة الواحدة MHz:
- GHz .3: تستغرق الدورة الواحدة
- 1 picosecond تستغرق الدورة الواحدة THz .4



- أهم النقاط:
- MIPS (millions of Instructions per second) .1
- FLOPS (Floating point instruction per second) .2
 - على سبيل المثال:

يمتلك المعالج الرسومي GeForce GTX Titanحوالي 2688 نواة وبقوة (4.5)

Benchmark .3

- ببساطة عبارة عن اختبار يستخدم لمقارنة المنتجات المتماثلة بحيث يقوم بتطبيق سلسلة من الاختبارات
 المحددة على الحاسوب لقياس ادائه , تنتج معايير (UL) درجة يمكننا استخدامها لمقارنة أنظمة الكومبيوتر
 بحيث تشير الدرجة الأعلى إلى الأفضل.
 - What are "CPI" and "IPC" .4
 - CPI : Cycles per instruction وهي عدد الدورات اللازمة لإنجاز عملية ما
- CPI وهي عدد العمليات التي يتم تنفيذها خلال دورة ما وتساوي مقلوب ال IPC: Instruction per cycle وتستخدم الـ IPC بشكل متكرر أكثر من ال IPC.
 - Different instructions have different cycle costs .5
 - على سبيل المثال يتم إنجاز تعليمة الجمع خلال دورة واحدة
 - بينما تحتاج عملية القسمة إلى أكثر من 15 دورة حتى يتم إنجازها
 - يعتمد على ترددات التعليمات المتقاربة (النسبية)







مثال: ليكن برنامج ما لديه النسب الآتية:

Integer = 1, Memory = 2, FP = 3

احسب ال CPI:

$$CPI = (33\% \times 1) + (33\% \times 2) + (33\% 3) = 2$$


مثال: ليكن لدينا الحاسوب A,B وفق الآتى :

A: Clock = 5 GHz, CPI = 2B: Clock = 3 GHz, CPI = 1

أيهما أفضل؟

الحاسوب B هو أفضل علماً بأن لكلا الحاسوبين نفس ال ISA والـCompiler

سنتعلم فى المحاضرة القادمة طريقة تحديد اى الحاسوبين افضل



.6

.7

Latency

- الوقت اللازم لتنفيذ البرنامج يعرف أيضاً بزمن الاستجابة أو التأخير يكون الحاسوب بوضع مثالي عندما يملك:
 - Throughput
 - وهي الإنتاجية وتعبر عن كمية العملي المنجز خلال واحدة الزمن

1. High throughput

2.Low Latency

- كيف نجعل الحاسوب أسرع ؟
 - 1. التقليل من معدل التأخير
- 2. المسار الحرج: بحيث يحدد أطول مسار الحد الأدنى من الزمن اللازم لتنفيذ عملية
 - 3. تحسين التأخير (معدل الاستجابة على المسار الحرج) وذلك عن طريق:
 - 1. التوازي (parallelism)
 - 2. التوارد (pipelining)
 - 3. التقنيتين معاً

Single-multi cycle data path

Single cycle

(Decode) وفكها (Petch) جلب التعليمة (Fetch) وفكها (Decode) وفكها (Fetch) جلب التعليمة (Fetch) وفكها (Execute) وتنفيذها (Execute) خلال دورات متعددة للها (Low CPI High CPI

Long Clock period Short clock period

انتهت المحاضرة