### 1 Формулировка задания

- 1. В базовом примере (см. ниже) заменить фрагмент кода, выделенный зелёным, на фрагмент из своего варианта.
- 2. Создать новый проект в Atmel Studio на языке ассемблера, разместить исходный код из п.1 в файле проекта. Сформировать «.lss»-файл и «.hex»-файл. Записать «.hex»-файл в контроллер с помощью программы AVRFlash.
- 3. Изучить архитектуру и систему команд микроконтроллера ATmega32. Разобраться в алгоритме работы текущей программы. Убедиться в правильности работы программы.
- 4. Определить зависимость количества тактов, за которое выполняется заменённый блок кода, от констант х и у.
- 5. Вычислить значения констант х и у при которых блок кода «delay» будет выполняться ровно 0,01 секунды (при тактовой частоте 8 МГц). При невозможности обеспечения точной величины задержки необходимо дополнить блок кода соответствующим количеством команд NOP (на месте закомментированной команды NOP в базовом примере).
- 6. Изучить сформированный «.lss»-файл, выписать адреса всех меток программы, перечислить используемые форматы команд в части состава и размерности операндов.
- 7. Изучить структуру сформированного «.hex»-файла, определить количество записей в файле и количество машинных слов программы.
- 8. Взять команду ассемблера в соответствии с вариантом и описать порядок её выполнения внутри центрального процессора: определить этапы командного цикла, задействованные узлы МК, состав пересылаемых данных и управляющих сигналов.

## 2 Схема лабораторной установки

Схема лабораторной установки показана на Рисунок 1.




Рисунок 1 – Схема лабораторной установки

# 3 Блок-схема алгоритма работы программы

Блок-схема алгоритма работы программы показана на Рисунок 2.




Рисунок 2 — Блок-схема алгоритма работы программы

#### 4 Ход работы

## 4.1 Определение зависимости количества тактов от констант х и у

$$N_{\text{BH}_1} = (1_{INC} + 1_{NOP} + 2_{BRNE}) * (2^8 - x - 1) + (1_{INC} + 1_{NOP} + 1_{BRNE})$$
$$= 1023 - 4x$$

$$\begin{split} N_{\text{BH}_{\mathcal{X}}} &= (1_{INC} + 1_{NOP} + 2_{BRNE}) * (2^8 - 1) + (1_{INC} + 1_{NOP} + 1_{BRNE}) = 1023 \\ N_{\text{Общ}} &= 2_{LDI} + \left(N_{\text{BH}_1} + 1_{NOP} + 1_{DEC} + 2_{BRNE}\right) + \left(N_{\text{BH}_{\mathcal{X}}} + 1_{NOP} + 1_{DEC} + 2_{BRNE}\right) \\ &* (y - 2) + \left(N_{\text{BH}_{\mathcal{X}}} + 1_{NOP} + 1_{DEC} + 1_{BRNE}\right) + 4_{RET} = -4x + 1027y + 5 \\ &= -4 * 153 + 1027 * 200 + 5 = 204794 \end{split}$$

Время выполнения: 
$$t = \frac{N}{T} = \frac{204794}{8000000} = 0.02559 \text{ c} \approx 25.6 \text{ мc}$$

Чтобы время задержки составило 10 мс:

$$-4x + 1027y + 5 = 80000$$

должно выполняться для подобранных х и у.

Если x = 0, y = 78, то:

$$1027 * 78 + 5 = 80 111$$

Превышает значение 80 000.

Если x = 28, y = 78, то:

$$-4 * 28 + 1027 * 78 + 5 = 79999$$

Если в конец функции паузы при этих значениях добавить команду NOP, то время задержки составит 10 мс ( $N=80\ 000$ ).

# 4.2 Анализ сформированного «.lss»-файла

Адреса меткок:

- delay: 0x000002,

- delay\_sub: 0x000004,

- reset: 0x00000c,

- loop: 0x00001b.

Используемые форматы команд:

#	Опер.	Описание	Операц	КОП	Флаги	Так
			ия			Т
JMP	k	Прямой	PC ← k	1001.010k.kkkk.110k.	_	3
		безусловный		kkkk.kkkk.kkkk		
		переход				
LDI	Rd, K	Загрузка	Rd ← K	1110.KKKK.dddd.KK	_	1
	(d∈[16;31	константы		KK		
	1)					
INC	Rd	Инкремент	Rd ← Rd	1001.010d.dddd.0011	Z,N,V,S	1
			+ 1			
NOP		Пустая		0000.0000.0000.0000	_	1
		команда				
BRN	K	Переход	if $(Z = 0)$	1111.01kk.kkkk.k001	_	1/2
Е	(k∈[-	если	then PC			
	64;63])	неравно	← PC +			
		(Z=0)	k + 1			
DEC	Rd	Декремент	Rd ← Rd	1001.010d.dddd.1010	Z,N,V,S	1
			- 1			
RET		Возврат из	PC ←	1001.0101.0000.1000	_	4
		подпрограм	Stack			
		МЫ				
MO	Rd, Rr	Копировани	Rd ← Rr	0010.11rd.dddd.rrrr	_	1
V		е регистров				
CLR	Rd	Очистка	Rd ← Rd	0010.01dd.dddd.dddd	Z,N,V,S	1
		всех битов	⊕ Rd			
		регистра				

SER	Rd	Установка	Rd ←	1110.1111.dddd.1111	_	1
	(d∈[16;31	всех битов	\$FF			
	])	регистра				
OUT	P, Rr	Запись	P ← Rr	1011.1AAr.rrrr.AAA	_	1
		значения		A		
		регистра в				
		порт				
BST	Rr, b	Сохранить	T ←	1111.101d.dddd.0bbb	Т	1
		бит регистра	Rr(b)			
		Rr во флаг Т				
		регистра				
		SREG				
LSR	Rd	Логический	Rd(n) ←	1001.010d.dddd.0110	Z,C,N,V,	1
		сдвиг вправо	Rd(n+1),		S	
			Rd(7) ←			
			0,			
			C←Rd(0			
			)			
ROR	Rd	Циклически	Rd(7)←	1001.010d.dddd.0111	Z,C,N,V,	1
		й сдвиг	C,		S	
		вправо	Rd(n)←			
		(через флаг	Rd(n+1),			
		переноса)	C←Rd(0			
			)			
BLD	Rd, b	Считать	Rd(b) ←	1111.100d.dddd.0bbb	_	1
		флаг Т	Т			
		регистра				
		SREG в бит				
		регистра Rd				

CAL	k	Прямой	Stack ←	1001.010k.kkkk.111k.	_	4
L		вызов	PC, PC	kkkk.kkkk.kkkk		
		подпрограм	← k			
		МЫ				

### 4.3 Анализ сформированного «.hex»-файла

Структура сформированного файла:

- :020000<mark>020000</mark>FC
- :100000<mark>00</mark>0C940C00EEE4DCE1D3950000E9F700006D
- :10<mark>0010<mark>00</mark>EA95D1F70000089541E0042E4427142EFC</mark>
- :100020<mark>00</mark>242E342E4FEF4ABB47BB44BB41BB48E0B4
- :100030<mark>00</mark>4EBF4FE54DBF00FA3694279417940794AE
- :100040<mark>00</mark>37F80BBA18BA25BA32BA0E940200F3CFB9
- :00000001FF
  - : поле маркера начала записи, RECORD MARK
  - количество байт данных в записи, RECLEN
  - \_ смещение, определяющее адрес загрузки данных, LOAD OFFSET
  - тип записи, RECTYP
  - \_ данные для загрузки в память, DATA
  - \_ байт контрольной суммы, CHKSUM
  - \_ расширенный сегментный адрес, USBA

Количество записей в файле -7.

# 4.4 Порядок выполнения команды ассемблера

Этапы выполнения команды ADD R12, R8:

- 1. Передача памяти программ (ПЗУП) адреса текущей команды
- 2. Извлечение команды из ПЗУП и запись в регистр команды
- 3. Декодирование команды определение типа операции и формата:

# 0000.11<mark>rd.dddd.rrrr</mark>

- 4. Извлечение адресов операндов (R12, R8)
- 5. Извлечение операндов из команды (непосредственная адресация)

- 6. Передача операндов в АЛУ
- 7. Выполнение операции суммирования
- 8. Передача результата операции суммирования в регистр R12
- 9. Увеличение значения счётчика команд

## 5 Ответы на контрольные вопросы

1. Укажите, в чём проявляются признаки RISC-архитектуры в микроконтроллере ATmega32. В чём преимущества и недостатки приведённых особенностей?

Признаки RISC-архитектуры в микроконтроллере ATmega32 проявляются в небольшом наборе инструкций, их простом и единообразном формате и количестве ограниченном адресации. Преимуществом режимов особенностей являются снижение сложности декодирования инструкций и плотности кода. Недостатками являются ограниченность увеличение возможностей микроконтроллера и увеличение объёма кода, необходимого для реализации сложных алгоритмов (из-за ограниченного количества режимов адресации), а также менее эффективное использование памяти (набор инструкций небольшой, поэтому для выполнения определенных задач может потребоваться больше инструкций).

2. От чего зависит время выполнения команд SBIS и BRLT? Приведите примеры кода (до 3-10 команд каждый), приводящие к различной продолжительности выполнения указанных команд

Время выполнения команды SBIS зависит от количества инструкций, пропущенных после её выполнения. Например:

```
waitset: sbis $10,0; пропускает следующую инструкцию, если бит в порту D равен 1 (2 такта)
rjmp waitset; бит в порту D был равен 0, инструкция sbis заняла 1 такт
пор; продолжение
```

Время выполнения команды BRLT зависит от значения битов N и V регистра SREG (результат предыдущего сравнения операндов с учётом их знака). Например:

```
cp r16,r1 ;
brlt less ; совершает прыжок на метку less и занимает 2 такта в
случае, если r16 < r1
...; не совершает прыжок, если r16 >= r1, и занимает 1 такт
less: nop ;
```

3. Укажите команды и их аргументы в виде имён регистров общего назначения, портов ввода-вывода и констант в десятичной или шестнадцатеричной системе счисления для следующих машинных слов: 1001 0110 0111 1111, 1111 0011 1110 1101, 1010 1010 0011 1010 и 1001 1010 0011 0110?

```
1001 0110 0111 1111 – ADIW R30, 0x1F
1111 0011 1110 1101 – BRHS -2
1010 1010 0011 1010 – STD Y+50, R3
1001 1010 0011 0110 – SBI ADCSRA, 6
```

4. Приведите пример выполнения циклического сдвига вправо 8-разрядного числа (с переходом младшего разряда в старший) без использования флага Т. Приведите пример из трёх машинных команд, обеспечивающих сложение 24-разрядного числа с 24-разрядной константой.

Делаем сдвиг вправо при помощи команды ROR, при этом в конце на место старшего бита запишем значение флага С.

Для сложения нужно воспользоваться командой ADC, которая выполняет сложение с переносом.

```
ADD R0, R3
ADC R1, R4
ADC R2, R5
```

5. Обоснуйте, чем вызваны ограничения допустимых значений номеров регистров и диапазонов констант в некоторых командах микроконтроллера ATmega32?

Ограничения допустимых значений номеров регистров и диапазонов констант в некоторых командах микроконтроллера ATmega32 обусловлены ограниченным количеством битов в кодировке команды. В ATmega32 используется архитектура набора инструкций (ISA), которая определяет количество битов, доступных для кодирования различных частей инструкции, таких как КоП, номера регистров и непосредственные значения.

#### 6 Выводы

В ходе лабораторной работы были рассмотрены основные характеристики микроконтроллера ATmega32, изучены его регистры и ассемблерные команды. Также была изучена структура .hex и .lss файлов. Был рассмотрен алгоритм выполнения команды ADD, а также был проведен расчет времени выполнения фрагмента кода, соответствующего варианту.

#### ПРИЛОЖЕНИЕ А

## Листинг программы на языке ассемблера

```
.def TMP = R20
.org $000
   JMP reset ; Указатель на начало программы
; Функция паузы
delay:
  LDI R30, 78; y
  LDI R29, 28; x
delay sub:
   INC R29 ; нач
  NOP
  BRNE delay sub ; вн цикл кон
  NOP
  DEC R30
  BRNE delay sub ; внешн цикл кон
  NOP
  RET
; Начальная настройка
reset:
; настройка исходных значений
  LDI TMP, 0x01;
  MOV RO, TMP
  CLR TMP;
  MOV R1, TMP
  MOV R2, TMP
  MOV R3, TMP
; настройка портов ввода-вывода
   SER TMP ; 0xFF
   OUT DDRA, TMP ; Вывод
   OUT DDRB, ТМР ; Вывод
   OUT DDRC, TMP ; Вывод
```

```
OUT DDRD, TMP; Вывод
; Установка вершины стека в конец ОЗУ
       TMP, HIGH(RAMEND) ; Старшие разряды адреса
  OUT
       SPH, TMP
       TMP, LOW(RAMEND); Младшие разряды адреса
  LDI
  OUT SPL, TMP
; Основной цикл
loop:
; Циклический сдвиг 32-разрядного числа R0-R3
  BST R0, 0 ; сохранение младшего бита во флаге T
  LSR R3 ; логический сдвиг вправо
  ROR R2 ; циклический сдвиг вправо
  ROR R1 ; циклический сдвиг вправо
  ROR RO ; циклический сдвиг вправо
  BLD R3, 7; заполнение 7 бита значением из флага Т
; Вывод 32-разрядного числа R0-R3 на порты PORTA-PORTD
  OUT PORTA, RO
  OUT PORTB, R1
  OUT PORTC, R2
  OUT PORTD, R3
; Пауза
  CALL delay;
; Возврат в начало основного цикла
  RJMP loop ;
```