

2017 Digital IC Design Homework 3: Approximate Average


2017	Digital	IC Design	Hom	ewo	ork 3: Approxim	nate Average	
NAME 沈育同							
Student ID P76061386							
		Si	mula	tion	Result		
Functional simulation	Pass	Gate-level	Pass	20	Gate-level	75350 (ns)	
	1 455	simulation	1 ac	,,,	simulation time	75550 (HS)	
#	n generated suPASS : /home/yut	ccessfully	re.v(122)	* * * * * * * * * * * * * * * * * * * *	All data have been generatedPASS ** Note: Sfinish : /home/y Time: 75350400 ps Iterat:	vutongshen/HW3/testfixture.v(122)	
		S	ynthe	esis]	Result		
Total logic elements				314			
Total memory bit				0			
Embedded n	nultiplier	9-bit element	t 0	0			
Q RTFO	Dedicate otal register otal pins otal virtual p otal memory	e ity Name s quirements ements abinational function d logic registers s	ents	10.0 CS CS Cyclo EP2C Final Yes 314/ 314/ 93/6 93 0 0/1, 0/30	essful - Fri Nov 24 01:04: Build 262 08/18/2010 SP one II 70F896C8 (68,416 (< 1 %) (68,416 (< 1 %) 58,416 (< 1 %) 522 (3 %) (152,000 (0 %) (0 %)		




本電路如上圖所示,Register File、Register Sum、Register Flag 皆為正緣觸發之暫存器(Flip-Flop),其餘區塊皆為組合電路,為計算出 Y_i 並壓縮工作週期,本電路在檢查完 Y_{i-2} 後便開始 Y_i 的運算,然而在檢查完 Y_{i-2} 後的時間點 Register File 內存放著 $X_{i-9} \sim X_{i-1}$ 等 9 筆資料、Register Sum 內存放著 $X_{i-9} \sim X_{i-1}$ 總和值 Sum $_{i-1}$,其步驟如下:



本階段將 Register Sum 中 Sum $_{i\text{--}1}$ 值讀出並與 Register File 中 $X_{i\text{--}9}$ 相減,接著等待著下一階段 X_i 值進入。(參照<mark>橘色</mark>路徑)



- a) Xi 值在 Register File 外等待 clk 正緣觸發準備寫入 Register File。
- b) Step 1.之 Sum_{i-1} 與 X_{i-9} 相減後,再與 X_i 相加即為 X_{i-8}~ X_i 總和值 Sum_i, 並在 Register Sum 外等待 clk 正緣觸發準備寫入 Register Sum。
- c) $X_{i-7} \sim X_i$ 總和值 Sum_i 經過一個除法電路[**1]運算出 $X_{i-8} \sim X_i$ 之平均值 X_{avg} i°
- d) Comparison 1 電路將 X_{i-8}~X_i分別與 X_{avg i}作比較,建立對應的 9 個 Flag, 紀錄各別比較結果,即大於 X_{avg i}者 Flag 設為 1,其餘設為 0,並在 Register Flag 外等待 clk 正緣觸發準備寫入 Register Flag。
- 註 1:本除法電路是由 3 個加法器完成,原本取平均值需除以 9,也就是乘以 1/9,然而 1/9 即為 $(0.\overline{1})_{10}$ 亦或 $(0.\overline{000111})_2$,為加速電路運算,本電路改為乘以 $(0.000111000111000111001)_2$,雖然比原本的 $(0.\overline{000111})_2$ 多了 2^{-22} 以內,但不足以影響 8 bits 數字 (X_{avgi}) 的進位,接著以 Booth Algorithm 的思路完成 Sum_i 與 $(0.000111000111000111000111001)_2$ 的乘法運算。



Scoring = (Total logic elements + total memory bit + 9*embedded multiplier 9-bit element) \times (gate-level simulation time in \underline{ns})

 $= (314 + 0 + 9 * 0) * 75350 = \underline{23659900}$

註 2:9 為 $(1001)_2$ 故將 $X_{appr\,i}$ 左移 3,再加 $X_{appr\,i}$ 後,即為 $X_{appr\,i}$ 乘以 9。