
2017 Digital IC Design

Homework 4: Edge-Based Line Average interpolation

Description of your design

FSM 設定:


本電路使用兩種狀態,初始化為狀態 0,故只需 1bit 儲存 current state。




Register File 存取資料模式:

本電路使用的 Register File 共 19 個,儲存 in_data 分為兩種模式:

模式 1 為將 in_data 放置到 data[18],然後把所有 data 往前位移。



模式 2 為將 data[3]放置到 data[18], 然後把 data[4]~data[18]往前位移。




FSM 運作:


狀態 0 時,Register File 採用模式 1 推進資料,out_data 不斷的輸出 data[18]資料。

狀態 1 分為兩部分:

前 16 cycle·Register File 採用模式 1 推進資料·計算 out_data 方式為下圖。



故本電路採用下圖電路切割 pipeline·其中 data[3]與 data[2]之間的 MUX 是為解決 Register File 推進資料模式改變後的第 1 個 cycle 造成資料位置差 異而設立。



後 16 cycle·Register File 採用模式 2 推進資料·out_data 不斷的輸出 data[16](因配合 pipeline 設計·in_data 與 out_data 存在 2 cycle delay·故需取 data[16])資料。

Scoring = (Total logic elements + total memory bit + 9*embedded multiplier 9-bit element) × (longest gate-level simulation time in \underline{ns}) = (341 + 0 + 9 * 0) * 2,433.74 = 829,905