2017 Digital IC Design Homework 6: Frequency Analysis System

	TIOTHEWOIR	x o. rrcq	uency Analysis System
NAME	沈育同		
Student ID	P76061386		
Simulation Result			
Testfixture 1			
Functional RANK			A
Gate-level RANK		A	
Gate-level simulation time		16323.090 ns	
Testfixture 2			
Functional RANK		A	
Gate-level RANK		A	
Gate-level simulation time			16323.090 ns
* ** Note: Sfinish : /home/yutongshen/HW6/testfixturel.v(240) * Congratulationsi All data have been generated successfully! *** Note: Sfinish : /home/yutongshen/HW6/testfixturel.v(240) * Time: 10323090 ps Iteration: 0 Instance: /testfixturel * Break in Module testfixturel at /home/yutongshen/HW6/testfixturel.v line 240 * Congratulationsi All data have been generated successfully: *			# Congratulations! All data have been generated successfully! #
Total logic elements 3643			
Total memory bit			0
Embedded multiplier 9-bit element			12
Flow Summary Flow Status Quartus II Version Revision Name Top-level Entity Name Family Device Timing Models Met timing requirements Total logic elements Total combinational functions Dedicated logic registers Total pins Total virtual pins Total wirtual pins Total PLLs Total PLLs		s functions isters	Successful - Sat Jan 13 14:44:10 2018 10.0 Build 262 08/18/2010 SP 1 SJ Full Version FAS FAS Cyclone II EP2C70F896C8 Final Yes 3,643 / 68,416 (5 %) 2,258 / 68,416 (3 %) 2258 554 / 622 (89 %) 0 0 / 1,152,000 (0 %) 12 / 300 (4 %) 0 / 4 (0 %)

Description of your design

本電路分為 FIR、FFT、Analysis 等 3 塊子模組作介紹:

FIR:





Fig 1 FIR 架構圖

由於 FIR 的參數具有對稱性 h(0) = h(31), h(1) = h(30)...,故採用 Fig 1 架構將原本須使用 32 個乘法器減半成 16 個乘法器,其運作原理為第 1 筆輸入資料 data[0]與 h[0]相乘後放入 reg 0,下一個週期第 2 筆資料 data[1]與 h[1]相乘後並與 reg 0 進行累加放入 reg 1,一直到第 17 個週期 data[16]與 h[15]相乘後並與 reg 15 進行累加放入 reg 16,最後第 32 個週期 data[31]與 h[0]相乘後並與 reg 30 進行累加放入 reg 31,此時 reg 31 即為第 1 筆 fir_d ,接著之後的 fir_d 會順應此 pipeline 架構不斷產出。

FFT:






Fig 3 PE 架構圖

由於原本的 FFT 有 4 階段的交叉運算,故本電路賦予每 1 階段皆配有 1 個 PE 運算單元來處理單一個交叉運算,Fig 2 中的 5 條 Register File 每個週期皆往上位移,每個 PE 以 Pipeline 形式,在適當的位置取出資料,並計算出下個階段的資料放置於適當的位置,此外由於 w0 與 w4 為 1 及-j,可以使用加法器輕易的算出 Fig 3 的 fft_b,因此 PE3 與 PE4 以更簡單的方式來取得fft b 便可省下將近一半的乘法器。




Fig 4 Analysis 架構圖

如 Fig 4,當接收到 fft_valid = 1 時,會將 fft_d0 至 fft_d15 存入 Reg 0 至 Reg 15,max 設為 0,Counter 設為 0,接著每次週期 Reg 0 至 Reg 15 會往上位 移,透過計算電路算出 a*a+b*b 並與 max 比較大小,如 max 較小則 a*a+b*b 存入 max,同時 Counter 存入 freq。

Scoring = (Total logic elements + total memory bit + 9*embedded multiplier 9-bit element) × (longest gate-level simulation time in \underline{ns})

= (3643 + 0 + 9 * 12) * 16323.090 = 61227910.59