

14 ビット、125Msps/105Msps/80Msps 低消費電力オクタル ADC

特長

- 8チャネル同時サンプリング ADC
- SNR:73.1dBSFDR:88dB
- 低消費電力:140mW/113mW/94mW(チャネル当たり)
- 単一1.8V電源
- シリアルLVDS出力:チャネル当たり1ビットまたは2ビット
- 選択可能な入力範囲: 1V_{P-P}~2V_{P-P}
- 800MHzのフルパワー帯域幅サンプル/ホールド
- スリープ・モードとナップ・モード
- 設定用のシリアルSPIポート
- バイパス・コンデンサ内蔵、外付け部品不要
- 140ピン(11.25mm×9mm)BGAパッケージ

アプリケーション

- 通信
- セルラ基地局
- ソフトウェア無線
- 携帯型の医療用画像処理
- マルチチャネル・データ収集
- 非破壊試験

概要

LTM®9011-14/LTM9010-14/LTM9009-14は、広いダイナミック・レンジの高周波信号をデジタル化する8チャネル同時サンプリング14ビットA/Dコンバータです。SNRが73.1dB、スプリアスフリー・ダイナミックレンジ(SFDR)が88dBというAC特性を備えています。チャネル当たりの消費電力が小さいので、チャネル数の多いアプリケーションでの熱の発生を抑えます。また、バイパス・コンデンサを内蔵し、フロースルー・ピン配置を採用しているため、必要な全体のボード・スペースを削減します。


DC仕様では、±1LSB(標準)のINL、±0.3LSB(標準)のDNL、およびミッシング・コードがないことが全温度範囲で規定されています。遷移ノイズはわずか1.2LSB_{RMS}です。

デジタル出力はシリアル LVDS なので、データ・ライン数を最小限に抑えることができます。各チャネルは、同時に2ビットを出力します(2レーン・モード)。低いサンプリング・レートでは、1チャネルあたり1ビットの選択肢もあります(1レーン・モード)。


ENC⁺およびENC⁻入力は、正弦波、PECL、LVDS、TTL、またはCMOS入力により、差動またはシングルエンドでドライブできます。また、内蔵のクロック・デューティサイクル・スタビライザにより、広範なクロック・デューティ・サイクルにおいてフルスピードで高性能を達成できます。

▲J、LT、LTC、LTM、Linear Technology および Linear のロゴはリニアテクノロジー社の登録商標です。その他全ての商標の所有権は、それぞれの所有者に帰属します。

標準的応用例



LTM9011-14、125Msps、2トーンFFT、 f_{IN} = 70MHzおよび75MHz




LTM9011-14/ LTM9010-14/LTM9009-14

絶対最大定格 (Note 1、2)

電源電圧

| V_{DD} , OV_{DD} 0.3V \sim 2V |
|---|
| アナログ入力電圧(A _{IN} ⁺ 、A _{IN} ⁻ 、 |
| PAR/ \overline{SER} , SENSE) (Note 3)0.3V \sim (V _{DD} + 0.2V) |
| デジタル入力電圧(ENC ⁺ 、ENC ⁻ 、CS、 |
| SDI、SCK) (Note 4)0.3V \sim 3.9V |
| SDO (Note 4)0.3V \sim 3.9V |
| デジタル出力電圧0.3V~(OVDD+0.3V) |
| 動作温度範囲 |
| LTM9011C、LTM9010C、LTM9009C0°C \sim 70°C |
| LTM9011I、LTM9010I、LTM9009I -40° C \sim 85 $^{\circ}$ C |
| 保存温度範囲55°C~125°C |

ピン配置



発注情報

| 無鉛仕上げ | トレイ | 製品マーキング* | パッケージ | 温度範囲 |
|------------------|------------------|------------|---------------------------------------|---------------|
| LTM9011CY-14#PBF | LTM9011CY-14#PBF | LTM9011Y14 | 140-Lead (11.25mm × 9mm × 2.72mm) BGA | 0°C to 70°C |
| LTM9011IY-14#PBF | LTM9011IY-14#PBF | LTM9011Y14 | 140-Lead (11.25mm × 9mm × 2.72mm) BGA | -40°C to 85°C |
| LTM9010CY-14#PBF | LTM9010CY-14#PBF | LTM9010Y14 | 140-Lead (11.25mm × 9mm × 2.72mm) BGA | 0°C to 70°C |
| LTM9010IY-14#PBF | LTM9010IY-14#PBF | LTM9010Y14 | 140-Lead (11.25mm × 9mm × 2.72mm) BGA | -40°C to 85°C |
| LTM9009CY-14#PBF | LTM9009CY-14#PBF | LTM9009Y14 | 140-Lead (11.25mm × 9mm × 2.72mm) BGA | 0°C to 70°C |
| LTM9009IY-14#PBF | LTM9009IY-14#PBF | LTM9009Y14 | 140-Lead (11.25mm × 9mm × 2.72mm) BGA | -40°C to 85°C |

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。 無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 この製品はトレイでのみ供給されます。詳細については、http://www.linear-tech.co.jp/packaging/をご覧ください。



コンバータの特性 ●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25°Cでの値。(Note 5)

| | | | Ľ | TM9011- | 14 | LTM9010-14 | | | LTM9009-14 | | | |
|-------------------------------|--|---|------|--------------|-----|------------|--------------|------|------------|--------------|------|--------------------|
| PARAMETER | CONDITIONS | | MIN | TYP | MAX | MIN | TYP | MAX | MIN | TYP | MAX | UNITS |
| Resolution (No Missing Codes) | | • | 14 | | | 14 | | | 14 | | | Bits |
| Integral Linearity Error | Differential Analog Input (Note 6) | • | -4.1 | ±1.2 | 4.1 | -3.25 | ±1 | 3.25 | -2.75 | ±1 | 2.75 | LSB |
| Differential Linearity Error | Differential Analog Input | • | -0.9 | ±0.3 | 0.9 | -0.8 | ±0.3 | 0.8 | -0.8 | ±0.3 | 0.8 | LSB |
| Offset Error | (Note 7) | • | -12 | ±3 | 12 | -12 | ±3 | 12 | -12 | ±3 | 12 | mV |
| Gain Error | Internal Reference External Reference | • | -2.6 | -1.3 -1.3 | 0 | -2.6 | -1.3 -1.3 | 0 | -2.6 | -1.3 -1.3 | 0 | %FS %FS |
| Offset Drift | | | | ±20 | | | ±20 | | | ±20 | | μV/°C |
| Full-Scale Drift | Internal Reference External Reference | | | ±35 ±25 | | | ±35 ±25 | | | ±35 ±25 | | ppm/°C ppm/°C |
| Gain Matching | External Reference | | | ±0.2 | | | ±0.2 | | | ±0.2 | | %FS |
| Offset Matching | | | | ±3 | | | ±3 | | | ±3 | | mV |
| Transition Noise | External Reference | | | 1.2 | | | 1.2 | | | 1.2 | | LSB _{RMS} |

アナログ入力 ●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値(Note 5)。

| SYMBOL | PARAMETER | CONDITIONS | | MIN | TYP | MAX | UNITS |
|---------------------|---|---|---|-------------------------|-------------------|-------------------------|-------------------|
| V _{IN} | Analog Input Range (A _{IN} ⁺ – A _{IN} ⁻) | 1.7V < V _{DD} < 1.9V | • | | 1 to 2 | | VP-P |
| V _{IN(CM)} | Analog Input Common Mode (A _{IN} ⁺ + A _{IN} ⁻)/2 | Differential Analog Input (Note 8) | • | V _{CM} - 100mV | V _{CM} | V _{CM} + 100mV | V |
| V _{SENSE} | External Voltage Reference Applied to SENSE | External Reference Mode | • | 0.625 | 1.250 | 1.300 | V |
| IINCM | Analog Input Common Mode Current | Per Pin, 125MspsPer Pin, 105MspsPer Pin, 80Msps | | | 155 130 100 | | μΑ μΑ μΑ |
| I _{IN1} | Analog Input Leakage Current | 0 < A _{IN} ⁺ , A _{IN} ⁻ < V _{DD} , No Encode | • | -1 | | 1 | μА |
| I _{IN2} | PAR/SER Input Leakage Current | 0 < PAR/SER < V _{DD} | • | -3 | | 3 | μА |
| I _{IN3} | SENSE Input Leakage Current | 0.625 < SENSE < 1.3V | • | -6 | | 6 | μА |
| t _{AP} | Sample-and-Hold Acquisition Delay Time | | | | 0 | | ns |
| tjitter | Sample-and-Hold Acquisition Delay Jitter | | | | 0.15 | | ps _{RMS} |
| CMRR | Analog Input Common Mode Rejection Ratio | | | | 80 | | dB |
| BW-3B | Full-Power Bandwidth | Figure 6 Test Circuit | | | 800 | | MHz |

ダイナミック精度 ●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25°Cでの値 A_{IN} = -1dBFS。(Note 5)

| | | | | L. | ГМ9011- | 14 | L | ГМ9010- | 14 | LTM9009-14 | | | |
|---------|---|--------------------------------------|---|------|--------------------|-----|------|--------------------|-----|------------|--------------------|-----|-------|
| SYMBOL | PARAMETER | CONDITIONS | | MIN | TYP | MAX | MIN | TYP | MAX | MIN | TYP | MAX | UNITS |
| SNR | Signal-to-Noise Ratio | 5MHz Input70MHz Input140MHz Input | • | 70.8 | 73.1 73 72.6 | | 70.6 | 73 72.9 72.6 | | 69.7 | 73 72.9 72.5 | | dBFS |
| SFDR | Spurious Free Dynamic Range 2nd or 3rd Harmonic | 5MHz Input70MHz Input140MHz Input | • | 69 | 88 85 82 | | 71 | 88 85 82 | | 74 | 88 85 82 | | dBFS |
| | Spurious Free Dynamic Range 4th Harmonic or Higher | 5MHz Input70MHz Input140MHz Input | • | 81 | 90 90 90 | | 81 | 90 90 90 | | 82 | 90 90 90 | | dBFS |
| S/(N+D) | Signal-to-Noise Plus Distortion Ratio | 5MHz Input70MHz Input140MHz Input | • | 68.4 | 73 72.6 72 | | 69.7 | 73 72.6 72 | | 69.6 | 72.9 72.6 72 | | dBFS |
| | Crosstalk, Near Channel | 10MHz Input (Note 12) | | | -90 | | | -90 | | | -90 | | dBc |
| | Crosstalk, Far Channel | 10MHz Input (Note 12) | | | -105 | | | -105 | | | -105 | | dBc |

内部リファレンスの特性 ●は全動作温度範囲での規格値を意味する。それ以外は T_A = 25°C での値。A_{IN} = -1dBFS。(Note 5)

| PARAMETER | CONDITIONS | MIN | TYP | MAX | UNITS |
|---|---------------------------------|------------------------------|-----------------------|------------------------------|--------|
| V _{CM} Output Voltage | I _{OUT} = 0 | 0.5 • V _{DD} − 25mV | 0.5 • V _{DD} | 0.5 • V _{DD} + 25mV | V |
| V _{CM} Output Temperature Drift | | | ±25 | | ppm/°C |
| V _{CM} Output Resistance | –600μA < I _{OUT} < 1mA | | 4 | | Ω |
| V _{REF} Output Voltage | I _{OUT} = 0 | 1.225 | 1.250 | 1.275 | V |
| V _{REF} Output Temperature Drift | | | ±25 | | ppm/°C |
| V _{REF} Output Resistance | –400μA < I _{OUT} < 1mA | | 7 | | Ω |
| V _{REF} Line Regulation | 1.7V < V _{DD} < 1.9V | | 0.6 | | mV/V |

デジタル入力とデジタル出力 ●は全動作温度範囲での規格値を意味する。それ以外はTA=25℃での値(Note 5)。

| SYMBOL | PARAMETER | CONDITIONS | | MIN | TYP | MAX | UNITS |
|-------------------|---|---|------|----------------|----------------|----------------|----------|
| エンコー | 「 ド入力(ENC ⁺ 、ENC ⁻) | | | | | , | |
| 差動エン | コード・モード(ENC ⁻ はGNDに接続されて | いない) | | | | | |
| V _{ID} | Differential Input Voltage | (Note 8) | • | 0.2 | | | V |
| V _{ICM} | Common Mode Input Voltage | Internally Set Externally Set (Note 8) | • | 1.1 | 1.2 | 1.6 | V |
| V _{IN} | Input Voltage Range | ENC ⁺ , ENC ⁻ to GND | • | 0.2 | | 3.6 | V |
| RIN | Input Resistance | (See Figure 10) | | | 10 | | kΩ |
| CIN | Input Capacitance | | | | 3.5 | | pF |
| シングル | エンド・エンコード・モード (ENC¯は GND に | 接続されている) | ' | | | | |
| V _{IH} | High Level Input Voltage | V _{DD} = 1.8V | • | 1.2 | | | V |
| V _{IL} | Low Level Input Voltage | V _{DD} = 1.8V | • | | | 0.6 | V |
| V _{IN} | Input Voltage Range | ENC ⁺ to GND | • | 0 | | 3.6 | V |
| RIN | Input Resistance | (See Figure 11) | | | 30 | | kΩ |
| CIN | Input Capacitance | | | | 3.5 | | pF |
| デジタル | 入力(CS、SDI、SCKはシリアルまたはパラ | レル・プログラミング・モード。 SDO はパラレル | ・プログ | ラミング・モー | -ド) | | |
| V _{IH} | High Level Input Voltage | V _{DD} = 1.8V | • | 1.3 | | | V |
| V _{IL} | Low Level Input Voltage | V _{DD} = 1.8V | • | | | 0.6 | V |
| I _{IN} | Input Current | V _{IN} = 0V to 3.6V | • | -10 | | 10 | μА |
| CIN | Input Capacitance | | | | 3 | | pF |
| SDOの出 | カ(シリアル・プログラミング・モード。オ - | -プン・ドレイン出力。\$D0 が使われる場合、2k | Ωのプル | アップ抵抗か | 「必要) | | |
| R _{0L} | Logic Low Output Resistance to GND | V _{DD} = 1.8V, SDO = 0V | | | 200 | | Ω |
| I _{OH} | Logic High Output Leakage Current | SD0 = 0V to 3.6V | • | -10 | | 10 | μА |
| C _{OUT} | Output Capacitance | | | | 3 | | pF |
| デジタル | ·データ出力 | | ' | | | | |
| V _{OD} | Differential Output Voltage | 100Ω Differential Load, 3.5mA Mode 100Ω Differential Load, 1.75mA Mode | • | 247 125 | 350 175 | 454 250 | mV mV |
| V _{0S} | Common Mode Output Voltage | 100Ω Differential Load, 3.5mA Mode 100Ω Differential Load, 1.75mA Mode | • | 1.125 1.125 | 1.250 1.250 | 1.375 1.375 | V |
| R _{TERM} | On-Chip Termination Resistance | Termination Enabled, OV _{DD} = 1.8V | | | 100 | | Ω |



電源要件 ●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値(Note 9)。

| | | | | LTM9011-14 | | | L. | TM9010- | 14 | LTM9009-14 | | | |
|--------------------|---|---|---|------------|--------------|--------------|-----|-------------|--------------|------------|------------|------------|----------|
| SYMBOL | PARAMETER | CONDITIONS | | MIN | TYP | MAX | MIN | TYP | MAX | MIN | TYP | MAX | UNITS |
| V_{DD} | Analog Supply Voltage | (Note 10) | • | 1.7 | 1.8 | 1.9 | 1.7 | 1.8 | 1.9 | 1.7 | 1.8 | 1.9 | V |
| OV _{DD} | Output Supply Voltage | (Note 10) | • | 1.7 | 1.8 | 1.9 | 1.7 | 1.8 | 1.9 | 1.7 | 1.8 | 1.9 | V |
| lvdd | Analog Supply Current | Sine Wave Input | • | | 582 | 632 | | 476 | 508 | | 395 | 450 | mA |
| I _{OVDD} | Digital Supply Current | 2-Lane Mode, 1.75mA Mode 2-Lane Mode, 3.5mA Mode | • | | 54 98 | 62 108 | | 52 96 | 62 106 | | 50 94 | 58 104 | mA mA |
| P _{DISS} | Power Dissipation | 2-Lane Mode, 1.75mA Mode 2-Lane Mode, 3.5mA Mode | • | | 1145 1224 | 1249 1332 | | 950 1030 | 1026 1105 | | 801 880 | 914 997 | mW mW |
| P _{SLEEP} | Sleep Mode Power | | | | 2 | | | 2 | | | 2 | | mW |
| P _{NAP} | Nap Mode Power | | | | 170 | | | 170 | | | 170 | | mW |
| PDIFFCLK | Power Decrease With Single-Ended Encode Mode Enabled (No Decrease for Sleep Mode) | | | | 40 | | | 40 | | | 40 | | mW |

タイミング特性 ●は全動作温度範囲での規格値を意味する。それ以外はT_A = 25°Cでの値(Note 5)。

| | | | | Ľ | LTM9011-14 | | LTM9010-14 | | | LTM9009-14 | | | |
|-----------------|---|---|---|----------|------------|------------|------------|--------------|------------|------------|--------------|------------|----------|
| SYMBOL | PARAMETER | CONDITIONS | | MIN | TYP | MAX | MIN | TYP | MAX | MIN | TYP | MAX | UNITS |
| f _S | Sampling Frequency | (Notes 10,11) | • | 5 | | 125 | 5 | | 105 | 5 | | 80 | MHz |
| tencl | ENC Low Time (Note 8) | Duty Cycle Stabilizer Off Duty Cycle Stabilizer On | • | 3.8 2 | 4 4 | 100 100 | 4.52 2 | 4.76 4.76 | 100 100 | 5.93 2 | 6.25 6.25 | 100 100 | ns ns |
| tench | ENC High Time (Note 8) | Duty Cycle Stabilizer Off Duty Cycle Stabilizer On | • | 3.8 2 | 4 4 | 100 100 | 4.52 2 | 4.76 4.76 | 100 100 | 5.93 2 | 6.25 6.25 | 100 100 | ns ns |
| t _{AP} | Sample-and-Hold Acquisition Delay Time | | | | 0 | | | 0 | | | 0 | | ns |

| SYMBOL | PARAMETER | CONDITIONS | | MIN | ТҮР | MAX | UNITS |
|--------------------|------------------------------------|---|---|-----------------------------|---|-----------------------------|----------------------------------|
| デジタル・ | ·データ出力 (R _{TERM} = 100Ω差動 | 、各出力でGNDとの間にCL=2pFを接続) | | | | | |
| tser | Serial Data Bit Period | 2-Lanes, 16-Bit Serialization 2-Lanes, 14-Bit Serialization 2-Lanes, 12-Bit Serialization 1-Lane, 16-Bit Serialization 1-Lane, 14-Bit Serialization 1-Lane, 12-Bit Serialization | | | 1/(8 • fs) 1/(7 • fs) 1/(6 • fs) 1/(16 • fs) 1/(14 • fs) 1/(12 • fs) | | \$ \$ \$ \$ \$ \$ |
| t _{FRAME} | FR to DCO Delay | (Note 8) | • | 0.35 • t _{SER} | 0.5 • t _{SER} | 0.65 • t _{SER} | S |
| t _{DATA} | DATA to DCO Delay | (Note 8) | • | 0.35 • t _{SER} | 0.5 • t _{SER} | 0.65 • t _{SER} | S |
| t _{PD} | Propagation Delay | (Note 8) | • | 0.7n + 2 • t _{SER} | 1.1n + 2 • t _{SER} | 1.5n + 2 • t _{SER} | S |
| t_R | Output Rise Time | Data, DCO, FR, 20% to 80% | | | 0.17 | | ns |
| t _F | Output Fall Time | Data, DCO, FR, 20% to 80% | | | 0.17 | | ns |
| | DCO Cycle-Cycle Jitter | t _{SER} = 1ns | | | 60 | | psp-p |
| | Pipeline Latency | | | | 6 | | Cycles |

LINEAR TECHNOLOGY

タイミング特性 ●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値(Note 5)。

| SYMBOL | PARAMETER | CONDITIONS | MIN | TYP | MAX | UNITS | |
|------------------|--------------------------|--|-----|-----------|-----|-------|----------|
| SPIポート | ・のタイミング (Note 8) | | | | | | |
| t _{SCK} | SCK Period | Write Mode Read Back Mode, C _{SDO} = 20pF, R _{PULLUP} = 2k | • | 40 250 | | | ns ns |
| ts | CS to SCK Setup Time | | • | 5 | | | ns |
| tH | SCK to CS Setup Time | | • | 5 | | | ns |
| t _{DS} | SDI Setup Time | | • | 5 | | | ns |
| t _{DH} | SDI Hold Time | | • | 5 | | | ns |
| t _{D0} | SCK Falling to SDO Valid | Read Back Mode, C _{SDO} = 20pF, R _{PULLUP} = 2k | • | | | 125 | ns |

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

Note 2: すべての電圧値は(注記がない限り) GND を基準にしている。

Note 3: これらのピンの電圧をGNDより低くするか、 V_{DD} より高くすると、内部のダイオードによってクランプされる。この製品は、GNDより低いか、または V_{DD} より高い電圧でラッチアップを生じることなしに100mAを超える入力電流を処理することができる。

Note 4: これらのピンの電圧を GND より低くすると、内部のダイオードによってクランプされる。 これらのピンの電圧を V_{DD} より高くすると、内部のダイオードによってクランプされない。 この製品は、GND より低い電圧で、ラッチアップを生じることなく 100mA を超える入力電流を処理することができる。

Note 5:注記がない限り、 $V_{DD}=0V_{DD}=1.8V$ 、 $f_{SAMPLE}=125MHz$ (LTM9011)、105MHz (LTM9010)、または80MHz (LTM9009)、2 レーン出力モード、差動 $ENC^+/ENC^-=2V_{P-P}$ の正弦波、入力範囲= 差動ドライプで $2V_{P-P}$ 。

Note 6: 積分非直線性は、伝達曲線に最もよく合致する直線からのコードの偏差として定義されている。偏差は量子化幅の中心から測定する。

Note 8: 設計によって保証されているが、テストされない。

Note 9:注記がない限り、 $V_{DD}=0V_{DD}=1.8V$ 、 $f_{SAMPLE}=125MHz$ (LTM9011)、105MHz (LTM9010)、または80MHz (LTM9009)、2 レーン出力モード、差動 ENC $^+$ /ENC $^-=2V_{PP}$ の正弦波、入力範囲= 差動ドライブで $2V_{PP}$ 。電源電流および電力損失の規格値はデバイス全体の合計値であり、1 チャネル当たりの値ではない。


Note 10: 推奨動作条件。

Note 11: 最大サンプリング周波数はデバイスの速度グレードによって異なり、どのシリアル化モードが使用されているかによっても異なる。最大シリアル・データ・レートは1000Mbpsなので、tserは1ns以上でなければならない。

Note 12: 隣接チャネル間クロストークとは、チャネル1とチャネル2の間、およびチャネル7とチャネル8の間のクロストークのことを指す。遠隔チャネル間クロストークとは、チャネル1とチャネル7の間、チャネル1とチャネル8の間、チャネル2とチャネル7の間、およびチャネル2とチャネル8の間のクロストークのことを指す。




2レーン出力モード、16ビット・シリアル化*




^{*} デジタル出力のセクションを参照

2レーン出力モード、14ビット・シリアル化




このモードでは FR*/FR~の周期は ENC*/ENC~の周期の 2 倍であることに注意

2レーン出力モード、12ビット・シリアル化




1レーン出力モード、16ビット・シリアル化



OUT#B+ と OUT#B-はディスエーブルされている




1レーン出力モード、14ビット・シリアル化




OUT#B+と OUT#B-はディスエーブルされている

1レーン出力モード、12ビット・シリアル化




 $OUT\#B^+$ $\succeq OUT\#B^-$ はディスエーブルされている


SPI Port Timing (Readback Mode)





SPI Port Timing (Write Mode)































LTM9011-14:SNRと入力周波数、 -1dBFS、2V 範囲、125Msps SNR (dBFS) INPUT FREQUENCY (MHz)








f_{IN} = 70MHz、2V 範囲、125Msps dBFS dBc

LTM9011-14:SNRと入力レベル、






















LTM9010-14:8kポイントのFFT、 $f_{IN} = 30MHz, -1dBFS, 105Msps$ 0 -10 -20 -30 -30 -40 -50 -60 -70 -80 -90 -100 -110 -120 0 10 30 40 50 FREQUENCY (MHz) 9009101114 G19






トーン当たり-7dBFS、105Msps 0 -10 -20 -30 AMPLITUDE (dBFS) -40 -50 -60 -70 -80 -90 -100 -110 -120 0 10 20 30 40 50 FREQUENCY (MHz) 9009101114 G22

LTM9010-14:8kポイントの


2トーンFFT、f_{IN} = 70MHz、75MHz、






LTM9010-14:SNRと入力周波数、 -1dBFS、2V範囲、105Msps 74 73 72 71 SNR (dBFS) 70 69 68 67 66 150 200 250 350 INPUT FREQUENCY (MHz)

LTM9010-14:SFDRと入力周波数、 -1dBFS、2V範囲、105Msps 95 90 85 SFDR (dBFS) 80 75 70 65 0 50 100 150 200 250 300 INPUT FREQUENCY (MHz) 9009101114 G25





LTM9010-14: IVDD とサンプル・レート、 5MHzの正弦波入力、-1dBFS 460





LTM9010-14:SNR & SENSE. $f_{IN} = 5MHz$, -1dBFS74 73 72 71 SNR (dBFS) 70 69 68 67 66 0.6 0.7 0.8 0.9 1 1.2 1.3 SENSE PIN (V) 9009101114 G28



































9009101114 G38



LTM9009-14: I_{VDD} とサンプル・レート、 5MHzの正弦波入力、-1dBFS









LTM9011-14/ LTM9010-14/LTM9009-14

ピン機能

 A_{IN1}^+ (B2):チャネル1の正の差動アナログ入力。

 $A_{IN1}^{-}(B1)$: チャネル1の負の差動アナログ入力。

 V_{CM12} (B3): 公称で $V_{DD}/2$ に等しい同相バイアス出力。 V_{CM} はチャネル1とチャネル2のアナログ入力の同相レベルをバイアスするのに使用します。 V_{CM} は、 $0.1\mu F$ のセラミック・コンデンサを使って内部でグランドにバイパスされています。外付けコンデンサは不要です。

 A_{IN2}^+ (C2):チャネル2の正の差動アナログ入力。

 $A_{IN2}^{-}(C1)$: チャネル2の負の差動アナログ入力。

 A_{IN3}^+ (E2):チャネル3の正の差動アナログ入力。

 A_{IN3}^{-} (E1): チャネル3の負の差動アナログ入力。

 V_{CM34} (F3):公称で $V_{DD}/2$ に等しい同相バイアス出力。 V_{CM} はチャネル3とチャネル4のアナログ入力の同相レベルをバイアスするのに使用します。 V_{CM} は、 0.1μ Fのセラミック・コンデンサを使って内部でグランドにバイパスされています。外付けコンデンサは不要です。

 $A_{IN4}^+(G2)$: チャネル4の正の差動アナログ入力。

 $A_{IN4}^{-}(G1)$: チャネル4の負の差動アナログ入力。

 $A_{IN5}^+(H1)$: チャネル5の正の差動アナログ入力。

 $A_{IN5}^{-}(H2)$: チャネル5の負の差動アナログ入力。

 V_{CM56} (J3):公称で V_{DD} /2に等しい同相バイアス出力。 V_{CM} はチャネル5とチャネル6のアナログ入力の同相レベルをバイアスするのに使用します。 V_{CM} は、 0.1μ Fのセラミック・コンデンサを使って内部でグランドにバイパスされています。外付けコンデンサは不要です。

 $A_{IN6}^+(K1)$: チャネル6の正の差動アナログ入力。

 $A_{IN6}^{-}(K2)$: チャネル6の負の差動アナログ入力。

 $A_{IN7}^+(M1)$: チャネル7の正の差動アナログ入力。

 $A_{IN7}^{-}(M2)$:チャネル7の負の差動アナログ入力。

 V_{CM78} (N3): 公称で $V_{DD}/2$ に等しい同相バイアス出力。 V_{CM} はチャネル7とチャネル8のアナログ入力の同相レベルをバイアスするのに使用します。 V_{CM} は、 $0.1\mu F$ のセラミック・コンデンサを使って内部でグランドにバイパスされています。外付けコンデンサは不要です。

 $A_{IN8}^+(N1)$:チャネル8の正の差動アナログ入力。

 $A_{IN8}^{-}(N2)$: チャネル8の負の差動アナログ入力。

 V_{DD} (D3、D4、E3、E4、K3、K4、L3、L4): 1.8 V_{DD} は、0.1 μ Fのセラミック・コンデンサを使って内部でグランドにバイパスされています。

ENC+ (P5): エンコード入力。立ち上がりエッジで変換が開始されます。

ENC (**P6**): エンコード相補入力。立ち下がりエッジで変換が開始されます。

 $\overline{\text{CSA}}$ (L5): シリアル・プログラミング・モード (PAR/ $\overline{\text{SER}}$ = 0V) では、 $\overline{\text{CS}}$ A はチャネル 1、4、5、および 8 を制御するレジスタのシリアル・インタフェースのチップ・セレクト入力です。 $\overline{\text{CS}}$ が"L" のとき SCK がイネーブルされ、SDI のデータをモード制御レジスタにシフトします。パラレル・プログラミング・モード (PAR/ $\overline{\text{SER}}$ = $\overline{\text{VDD}}$) では、 $\overline{\text{CS}}$ によって 2 レーンまたは 1 レーンの出力モードが選択されます。 $\overline{\text{CS}}$ は、1.8 V ~ 3.3 V のロジックでドライブできます。

 $\overline{\text{CSB}}$ (M5): シリアル・プログラミング・モード (PAR/ $\overline{\text{SER}}$ = 0V) では、 $\overline{\text{CS}}$ B はチャネル2、3、6、および7を制御するレジスタのシリアル・インタフェースのチップ・セレクト入力です。 $\overline{\text{CS}}$ が"L" のとき SCK がイネーブルされ、SDI のデータをモード制御レジスタにシフトします。パラレル・プログラミング・モード (PAR/ $\overline{\text{SER}}$ = VDD) では、 $\overline{\text{CS}}$ によって2レーンまたは1レーンの出力モードが選択されます。 $\overline{\text{CS}}$ は、1.8V \sim 3.3V のロジックでドライブできます。

SCK (L6): シリアル・プログラミング・モード (PAR/ \overline{SER} = 0V) では、SCK はシリアル・インタフェースのクロック入力です。パラレル・プログラミング・モード (PAR/ \overline{SER} = V_{DD}) では、SCK で3.5mAまたは1.75mAのLVDS出力電流を選択します。SCK は1.8V \sim 3.3V のロジックでドライブすることができます。

SDI(M6): シリアル・プログラミング・モード (PAR/ \overline{SER} = 0V) では、SDI はシリアル・インタフェースのデータ入力です。SDI のデータは SCK の立ち上がりエッジでモード制御レジスタに クロックインされます。パラレル・プログラミング・モード (PAR/ \overline{SER} = V_{DD}) では、SDI を使ってデバイスをパワーダウンさせることができます。SDI は $1.8V \sim 3.3V$ のロジックでドライブすることができます。

GND (「ピン配置表」を参照): ADC の電源グランド。 ピンの近くに複数のビアを使用します。

LINEAR TECHNOLOGY

ピン機能

 OV_{DD} (G9、G10): 出力ドライバの電源。 OV_{DD} は、 0.1μ Fのセラミック・コンデンサを使って内部でグランドにバイパスされています。

SDOA (E6):シリアル・プログラミング・モード (PAR/ \overline{SER} = 0V) では、SDOA はチャネル1、4、5、および8を制御するレジスタのオプションのシリアル・インタフェースのデータ出力です。 SDOのデータはモード制御レジスタから読み出して、SCKの立ち下がりエッジでラッチすることができます。SDOはオープンドレインのNチャネルMOSFET出力で、2kの外付けプルアップ抵抗を1.8V~3.3V に接続する必要があります。モード制御レジスタから読み出す必要がない場合は、プルアップ抵抗は不要であり、SDOは未接続のままでかまいません。パラレル・プログラミング・モード (PAR/ \overline{SER} = V_{DD}) では、SDOA はチャネル1、4、5、および8のデジタル出力の100 Ω の内部終端抵抗をイネーブルする入力です。SDOを入力として使用する場合には、1kの直列抵抗を介して1.8V~3.3Vのロジックでドライブすることができます。

SDOB(D6): チャネル2、3、6、および7のシリアル・データ出力 ピン。 SDOAの説明を参照してください。

PAR/SER (A7): プログラミング・モード選択ピン。シリアル・プログラミング・モードをイネーブルするにはグランドに接続します。 $\overline{CS}A$ 、 $\overline{CS}B$ 、SCK、SDI、SDOA、および SDOB は A/Dの動作モードを制御するシリアル・インタフェースになります。パラレル・プログラミング・モードをイネーブルするには V_{DD} に接続します。この場合、 $\overline{CS}A$ 、 $\overline{CS}B$ 、SCK、SDI、SDOA、および SDOB は、A/Dの(種類が限定された)動作モードを制御するパラレル・ロジック入力になります。 PAR/ \overline{SER} はグランドまたはデバイスの V_{DD} に直接接続し、ロジック信号ではドライブしません。

V_{REF}(B6):リファレンス電圧出力。V_{REF}は、1μFのセラミック・コンデンサ(公称1.25V)を使って内部でグランドにバイパスされています。

SENSE (C5): リファレンス・プログラミング・ピン。SENSEを V_{DD} に接続すると、内部リファレンスと $\pm 1V$ の入力範囲が選択されます。SENSEをグランドに接続すると、内部リファレンスと $\pm 0.5V$ の入力範囲が選択されます。 $0.625V\sim 1.3V$ の外部リファレンスをSENSEに与えると、 $\pm 0.8 \bullet V_{SENSE}$ の入力範囲が選択されます。SENSEは、 0.1μ Fのセラミック・コンデンサを使って内部でグランドにバイパスされています。

LVDS出力

このセクションの全てのピンは、差動 LVDS 出力です。出力電流レベルはプログラム可能です。各 LVDS 出力ペアのピンの間にはオプションの 100Ω の内部終端抵抗が備わっています。

OUT1A⁺/OUT1A⁺、OUT1B⁺/OUT1B⁺(E7/E8、C8/D8): チャネル1 のシリアル・データ出力。1レーンの出力モードでは、OUT1A⁻/OUT1A⁺のみを使用します。

OUT2A⁺/OUT2A⁺、OUT2B⁺/OUT2B⁺(B8/A8、D7/C7): チャネル2 のシリアル・データ出力。1レーンの出力モードでは、OUT2A⁺/OUT2A⁺のみを使用します。

OUT3A⁺、OUT3B⁺(D10/D9、E10/E9): チャネル3 のシリアル・データ出力。1 レーンの出力モードでは、OUT3A⁺/ OUT3A⁺のみを使用します。

OUT4A⁺、**OUT4B⁺**(**C9/C10、F7/F8**): チャネル4 のシリアル・データ出力。1レーンの出力モードでは、OUT4A⁻/ OUT4A⁺のみを使用します。

OUT5A⁺、**OUT5B⁺**(**J8/J7、K8/K7**): チャネル5 のシリアル・データ出力。1レーンの出力モードでは、OUT5A⁻/ OUT5A⁺のみを使用します。

OUT6A⁺、OUT6B⁺(OUT6B⁺(K9/K10、L9/L10): チャネル6 のシリアル・データ出力。1 レーンの出力モードでは、OUT6A⁻/OUT6A⁺のみを使用します。

OUT7A⁺/OUT7A⁺、OUT7B⁺/OUT7B⁺ (M7/L7、P8/N8): チャネル7 のシリアル・データ出力。1レーンの出力モードでは、OUT7A⁺/OUT7A⁺のみを使用します。

OUT8A⁺、OUT8B⁺/OUT8B⁺ (L8/M8、M10/M9): チャネル8 のシリアル・データ出力。1レーンの出力モードでは、OUT8A⁺/ OUT8A⁺のみを使用します。

FRA⁺/FRA⁺(H7/H8): チャネル1、4、5、および8のフレーム開始出力。

FRB⁺(J9/J10): チャネル2、3、6、および7のフレーム開始出力。

DCOA⁻/DCOA⁺(G8/G7): チャネル1、4、5、および8のデータ・クロック出力。

DCOB⁺/DCOB⁺(F10、F9): チャネル2、3、6、および7のデータ・クロック出力。




ピン配置表

| | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
|---|-------------------------------|-------------------------------|-------------------|----------|-------|------------------|------------------|-------------------|------------------|------------------|
| Α | GND | GND | GND | GND | GND | GND | PAR/SER | 02A ⁺ | GND | GND |
| В | A _{IN1} ⁻ | A _{IN1} ⁺ | V _{CM12} | GND | GND | V_{REF} | GND | 02A ⁻ | GND | GND |
| C | A _{IN2} | A _{IN2} ⁺ | GND | GND | SENSE | GND | 02B ⁺ | 01B ⁻ | 04A ⁻ | 04A ⁺ |
| D | GND | GND | V _{DD} | V_{DD} | GND | SDOB | 02B ⁻ | 01B ⁺ | 03A ⁺ | 03A ⁻ |
| Ε | A _{IN3} ⁻ | A _{IN3} ⁺ | V _{DD} | V_{DD} | GND | SDOA | 01A ⁻ | 01A ⁺ | 03B ⁺ | 03B ⁻ |
| F | GND | GND | V _{CM34} | GND | GND | GND | 04B ⁻ | 04B ⁺ | DCOB+ | DCOB- |
| G | A _{IN4} ⁻ | A _{IN4} ⁺ | GND | GND | GND | GND | DCOA+ | DCOA ⁻ | OV_DD | OV _{DD} |
| Н | A _{IN5} ⁺ | A _{IN5} | GND | GND | GND | GND | FRA ⁻ | FRA ⁺ | GND | GND |
| J | GND | GND | V _{CM56} | GND | GND | GND | 05A ⁺ | 05A ⁻ | FRB ⁻ | FRB ⁺ |
| K | A _{IN6} ⁺ | A _{IN6} | V _{DD} | V_{DD} | GND | GND | 05B ⁺ | 05B ⁻ | 06A ⁻ | 06A ⁺ |
| L | GND | GND | V _{DD} | V_{DD} | CSA | SCK | 07A ⁺ | 08A ⁻ | 06B ⁻ | 06B ⁺ |
| M | A _{IN7} ⁺ | A _{IN7} | GND | GND | CSB | SDI | 07A ⁻ | 08A ⁺ | 08B ⁺ | 08B ⁻ |
| N | A _{IN8} ⁺ | A _{IN8} ⁻ | V _{CM78} | GND | GND | GND | GND | 07B+ | GND | GND |
| P | GND | GND | GND | GND | CLK+ | CLK ⁻ | GND | 07B ⁻ | GND | GND |

部品を透かして見たBGAパッケージの上面図

機能ブロック図





コンバータの動作

LTM9011-14/LTM9010-14/LTM9009-14は、1.8V単一電源で動作する低消費電力、8チャネル、14ビット、125Msps/105Msps/80Msps A/Dコンバータです。アナログ入力は差動でドライブします。エンコード入力は、最適なジッタ性能を得る場合は差動で、消費電力を低くする場合はシングルエンドでドライブすることができます。デジタル出力はシリアルLVDSなので、データ・ライン数を最小限に抑えることができます。各チャネルは、同時に2ビットを出力します(2レーン・モード)。低いサンプリング・レートでは、1チャネル当たり1ビットの選択肢もあります(1レーン・モード)。シリアルSPIポートを介してモード制御レジスタを設定することにより、多くの追加機能を選択することができます。

アナログ入力

アナログ入力は差動CMOSサンプル・ホールド回路です(図2)。 入力は、対応する V_{CM} 出力ピンによって設定される同相電圧 (公称 $V_{DD}/2$)を中心にして差動でドライブします。2Vの入力 範囲の場合、入力を V_{CM} – 0.5V から V_{CM} + 0.5V まで振幅させます。入力間には 180° の位相差が必要です。

8つのチャネルは共有のエンコード回路(図2)によって同時に サンプリングされます。




図2. 等価入力回路。8つのアナログ・チャネルの うち1つのみを示す。

入力ドライブ回路

入力フィルタ

可能であれば、アナログ入力のすぐ近くにRCローパス・フィルタを置きます。このローパス・フィルタはドライブ回路をA/Dのサンプル・ホールドのスイッチング回路から絶縁し、ドライブ回路の広帯域ノイズも制限します。図3に、入力RCフィルタの例を示します。RC部品の値はアプリケーションの入力周波数に基づいて選択します。

トランス結合回路

2次側にセンタータップを備えたRFトランスでドライブされるアナログ入力を図3に示します。センター・タップはV_{CM}でバイアスされるため、A/Dコンバータの入力はその最適DCレベルに設定されます。高い入力周波数では、伝送ラインのバラン・トランス(図4~図6)のバランスが良くなるので、A/Dの歪みが小さくなります。





図3.トランスを使用したアナログ入力回路。5MHz~70MHzの入力周波数に対して推奨

LINEAR TECHNOLOGY

アンプ回路


高速差動アンプによってドライブされるアナログ入力を図7に示します。アンプの出力はA/DにAC結合されているので、アンプの出力の同相電圧を最適に設定して歪みを最小限に抑えることができます。DC結合の例については最終ページを参照してください。

非常に高い周波数では、多くの場合、RF利得ブロックの方が差動アンプよりも歪みが小さくなります。利得ブロックがシングルエンドの場合には、A/Dをドライブする前にトランス回路(図4~図6)で信号を差動に変換します。



T1: MA/COM MABA-007159-000000 T2: MA/COM MABAES0060 抵抗とコンデンサは 0402 のパッケージ・サイズのもの

図4.70MHz~170MHzの入力周波数用の 推奨フロントエンド回路



T1: MA/COM MABA-007159-000000 T2: COILCRAFT WBC1-1LB 抵抗とコンデンサは 0402 のパッケージ・サイズのもの

図5.170MHz~300MHzの入力周波数用の 推奨フロントエンド回路




図 6.300MHz を超える入力周波数用の 推奨フロントエンド回路




図7. 高速差動アンプを使用したフロントエンド回路



T1: MA/COM ETC1-1-13 抵抗とコンデンサは 0402 のパッケージ・サイズのもの

リファレンス

LTM9011-14/LTM9010-14/LTM9009-14は1.25V電圧リファレンスを内蔵しています。内部リファレンスを使用する2Vの入力範囲の場合、SENSEをV_{DD}に接続します。内部リファレンスを使用する1Vの入力範囲の場合、SENSEをグランドに接続します。外部リファレンスを使用する2Vの入力範囲の場合、1.25Vのリファレンス電圧をSENSEに印加します(図9)。

0.625V~1.30Vの電圧をSENSEに印加することによって入力範囲を調整することができます。これにより、入力範囲は1.6

• V_{SENSE}になります。リファレンスは8つのADCチャネル全てによって共有されているので、各チャネルの入力範囲を個別に調整することはできません。

V_{REF}、SENSE、REFH、およびREFLの各ピンは図8に示すように内部でバイパスされています。




図8.リファレンス回路




図9.1.25Vの外部リファレンスの使い方



エンコード入力

エンコード入力の信号品質は、A/Dコンバータのノイズ性能に強く影響します。エンコード入力はアナログ信号として扱います。回路基板上でデジタル・トレースに隣接して配線しないでください。エンコード入力には2つの動作モードがあります。 差動エンコード・モード(図10)とシングルエンド・エンコード・モード(図11)です。

正弦波、PECL、またはLVDSのエンコード入力には、差動エンコード・モードを推奨します(図 12 および図 13)。エンコード入力は内部で $10k\Omega$ の等価抵抗を介して1.2Vにバイアスさ

れています。エンコード入力はV_{DD}より高くすることができ(最大3.6V)、同相範囲は1.1V~1.6Vです。差動エンコード・モードでは、ENC⁻をグランドより200mV以上高く保って、シングルエンド・エンコード・モードを誤ってトリガしないようにします。良好なジッタ性能を得るには、ENC⁺の立ち上がり時間と立ち下がり時間を短くします。

シングルエンド・エンコード・モードは、CMOS エンコード入力と組み合わせて使用します。このモードを選択するには、 ENC^- をグランドに接続し、 ENC^+ を方形波のエンコード入力でドライブします。 ENC^+ は V_{DD} より高くすることができるので




図10. 差動エンコード・モードの 等価エンコード入力回路





図 11. シングルエンド・エンコード・モードの 等価エンコード入力回路



T1 = MA/COM ETC1-1-13 抵抗とコンデンサは 0402 のパッケージ・サイズのもの

図12.正弦波のエンコード・ドライブ




図13.PECLまたはLVDSのエンコード・ドライブ



(最大3.6V)、 $1.8V \sim 3.3V$ のCMOS ロジック・レベルを使用することができます。 ENC^+ のしきい値は0.9Vです。良好なジッタ性能を得るため、 ENC^+ の立ち上がり時間と立ち下がり時間を速くします。

クロック PLL とデューティ・サイクル・スタビライザ

エンコード・クロックは内部フェーズロック・ループ (PLL) によって乗算され、シリアル・デジタル出力データを生成します。エンコード信号の周波数が変化するか、エンコード信号がオフになると、PLLが入力クロックにロックするために25μsかかります。

クロック・デューティ・サイクル・スタビライザ回路により、与えられるエンコード信号のデューティ・サイクルは30%~70%の範囲の変動が許容されます。シリアル・プログラミング・モードでは、デューティ・サイクル・スタビライザをディスエーブルすることができますが、これは推奨しません。パラレル・プログラミング・モードでは、デューティ・サイクル・スタビライザは常にイネーブルされます。

デジタル出力

LTM9011-14/LTM9010-14/LTM9009-14のデジタル出力はシリアル化されたLVDS信号です。各チャネルは、同時に2ビットを出力します(2レーン・モード)。低いサンプリング・レートでは、1チャネル当たり1ビットの選択肢もあります(1レーン・

モード)。データは、16、14、または12ビットでシリアル化できます(詳細については「タイミング図」を参照)。12ビットでシリアル化する場合、2つのLSBは使用できないことに注意してください。このモードは、これらのデバイスの12ビット・バージョンと互換性を持たせるために用意されています。

出力データは、データ・クロック出力(DCO)の立ち上がりエッジと立ち下がりエッジでラッチされます。データ・フレーム出力(FR)を使用し、新たな変換のデータが出力され始める時点を特定することができます。2レーンの14ビット・シリアル化モードでは、FR出力の周波数は1/2になります。

データ出力の最大シリアル・データ・レートは1Gbpsなので、ADCの最大サンプリング・レートはADCの速度グレードだけでなく、シリアル化モードによっても異なります(表1を参照)。すべてのシリアル化モードの最小サンプル・レートは5Mspsです。

デフォルトでは、出力は標準LVDSレベルです。すなわち、出力電流が3.5mA、出力同相電圧が1.25Vです。各LVDS出力ペアには外付けの 100Ω 差動終端抵抗が必要です。終端抵抗は、LVDSレシーバにできるだけ近づけて配置します。

出力はOV_{DD}とOGNDから電力を供給され、A/Dのコア電源とグランドからは絶縁されています。

表1.全てのシリアル化モードの最大サンプリング周波数。これらの制限値はLTM9011-14のものであることに注意。遅い速度グレードのサンプリング周波数は、105MHz(LTM9010-14)または80MHz(LTM9009-14)を超えることはできない。

| シリアル化モード | | 最大サンプリング周波数、 f _S (MHz) | DCO周波数 | FR周波数 | シリアル・データ・ レート |
|----------|-------------|--------------------------------------|----------------------|----------------------|---------------------|
| 2レーン | 16ビット・シリアル化 | 125 | 4 • f _S | f _S | 8 • f _S |
| 2レーン | 14ビット・シリアル化 | 125 | 3.5 • f _S | 0.5 • f _S | 7 • f _S |
| 2レーン | 12ビット・シリアル化 | 125 | 3 • f _S | f _S | 6 • f _S |
| 1レーン | 16ビット・シリアル化 | 62.5 | 8 • f _S | f _S | 16 • f _S |
| 1レーン | 14ビット・シリアル化 | 71.4 | 7 • f _S | f _S | 14 • f _S |
| 1レーン | 12ビット・シリアル化 | 83.3 | 6 • f _S | f _S | 12 • f _S |

TECHNOLOGY TECHNOLOGY

プログラム可能なLVDS出力電流

デフォルトの出力ドライバ電流は3.5mAです。シリアル・プログラミング・モードでは、この電流は制御レジスタA2によって調整することができます。使用可能な電流レベルは、1.75mA、2.1mA、2.5mA、3mA、3.5mA、4mA、および4.5mAです。パラレル・プログラミング・モードでは、SCKピンにより、3.5mAまたは1.75mAを選択できます。

オプションのLVDSドライバの内部終端

ほとんどの場合、100Ωの外付け終端抵抗を使用するだけで LVDSの優れた信号品質が得られます。さらに、モード制御レジスタA2をシリアル・モードでプログラムすることにより、オプションの100Ωの内部終端抵抗をイネーブルすることができます。内部終端は、レシーバでの不完全な終端によって発生する反射を吸収するのに役立ちます。内部終端がイネーブルされると、同じ出力電圧振幅を維持するために、出力ドライバ電流が2倍になります。パラレル・プログラミング・モードでは、SDOピンによって内部終端がイネーブルされます。内部終端は、1.75mA、2.1mA、または2.5mAのLVDS出力電流モードのときのみに使用します。

データ・フォーマット

アナログ入力電圧とデジタル・データ出力ビット間の相関を表2に示します。デフォルトでは、出力のデータ・フォーマットはオフセット・バイナリです。モード制御レジスタA1をシリアル・モードでプログラムすることにより、2の補数形式を選択することができます。

表2. 出力コードと入力電圧

| A _{IN} + – A _{IN} - | D13~D0 | D13~D0 |
|---------------------------------------|-------------------|-------------------|
| (2V範囲) | (オフセット・バイナリ) | (2の補数) |
| >1.000000V | 11 1111 1111 1111 | 01 1111 1111 1111 |
| +0.999878V | 11 1111 1111 1111 | 01 1111 1111 1111 |
| +0.999756V | 11 1111 1111 1110 | 01 1111 1111 1110 |
| +0.000122V | 10 0000 0000 0001 | 00 0000 0000 0001 |
| +0.000000V | 10 0000 0000 0000 | 00 0000 0000 0000 |
| -0.000122V | 01 1111 1111 1111 | 11 1111 1111 1111 |
| -0.000244V | 01 1111 1111 1110 | 11 1111 1111 1110 |
| -0.999878V | 00 0000 0000 0001 | 10 0000 0000 0001 |
| -1.000000V | 00 0000 0000 0000 | 10 0000 0000 0000 |
| <-1.000000V | 00 0000 0000 0000 | 10 0000 0000 0000 |

デジタル出力ランダマイザ

A/Dコンバータのデジタル出力からの干渉は、場合によっては避けられません。デジタル干渉は、容量性結合や誘導性結合、あるいはグランド・プレーンを介した結合によって発生する可能性があります。結合係数が小さくても、ADCの出力スペクトラムに不要なトーンを生じることがあります。デジタル出力をデバイスから伝送する前にランダム化することにより、これらの不要なトーンをランダム化し、それによって不要なトーン振幅を減少させることができます。

デジタル出力は、LSBと他の全てのデータ出力ビットとの間で排他的論理和ロジック演算を行うことによってランダム化されます。デコードするには逆の演算を行います。つまり、LSBと他の全てのビットとの間で排他的論理和演算を行います。FR出力とDCO出力は影響を受けません。出力ランダマイザは、モード制御レジスタA1をシリアル・モードでプログラムすることによってイネーブルされます。

デジタル出力のテストパターン

A/Dコンバータのデジタル・インタフェースのインサーキット・テストを可能にするため、全チャネルのA/Dデータ出力(D13~D0)を強制的に既知の値にするテスト・モードがあります。モード制御レジスタA3およびA4をシリアル・モードでプログラムすることにより、デジタル出力のテストパターンがイネーブルされます。テストパターンがイネーブルされると、他の全てのフォーマット・モード(2の補数およびランダマイザ)を無効にします。

出力のディスエーブル

デジタル出力は、制御レジスタA2をシリアル・モードでプログラムすることによりディスエーブルすることができます。消費電力の節減や、インサーキット・テストをイネーブルするために、DCOとFRを含む全てのデジタル出力の電流ドライブがディスエーブルされます。ディスエーブルされると、同相の各出力ペアが高インピーダンスになりますが、差動インピーダンスは低く保つことができます。

スリープ・モードとナップ・モード

節電のため、A/Dをスリープ・モードまたはナップ・モードにすることができます。スリープ・モードでは、デバイス全体がパワーダウンし、消費電力は2mWになります。スリープ・モードは、モード制御レジスタA1(シリアル・プログラミング・モード)またはSDI(パラレル・プログラミング・モード)によってイネーブルされます。スリープ・モードからの回復に要する時間は約2msです。

ナップ・モードでは、A/Dチャネルのどの組み合わせでもパワーダウンできますが、内部リファレンス回路およびPLLはアクティブな状態を維持するので、スリープ・モードからの場合よりも素早く復帰することができます。ナップ・モードからの復帰には、最低でも100クロック・サイクルが必要です。非常に精確なDCセトリングを要求するアプリケーションの場合、追加の50µsを与えて、A/Dがナップ・モードから移行するときの電源電流の変化によって生じるわずかな温度変化に対して内蔵リファレンスがセトリングするようにします。ナップ・モードは、シリアル・プログラミング・モードでモード制御レジスタA1によってイネーブルされます。

デバイスのプログラミング・モード

LTM9011-14/LTM9010-14/LTM9009-14の動作モードはパラレル・インタフェースまたはシンプルなシリアル・インタフェースのどちらでもプログラム可能です。シリアル・インタフェースの方が柔軟性が高く、使用可能な全てのモードをプログラムできます。パラレル・インタフェースには制限が多く、よく使用される一部のモードのみをプログラムできます。

パラレル・プログラミング・モード

パラレル・プログラミング・モードを使用するには、PAR/ \overline{SER} を V_{DD} に接続します。 \overline{CS} 、SCK、SDIおよび SDO の各ピンはバイナリ・ロジック入力で、特定の動作モードを設定します。これらのピンは V_{DD} またはグランドに接続するか、あるいは 1.8V、 2.5V、または 3.3V の CMOS ロジックでドライブすることができます。入力として使用する場合、SDO は 1k の直列抵抗を介してドライブします。表 3 に、 \overline{CS} 、SCK、SDI、および SDO で設定されるモードを示します。

表3. パラレル・プログラミング・モードの制御ビット (PAR/SER = Vnn)

| 説明 |
|-------------------------|
| 2レーン/1レーン選択ビット |
| 0=2レーン、16ビット・シリアル化出力モード |
| 1=1レーン、14ビット・シリアル化出力モード |
| LVDS電流選択ビット |
| 0 = 3.5mA LVDS 電流モード |
| 1 = 1.75mA LVDS 電流モード |
| パワーダウン制御ビット |
| 0=通常動作 |
| 1=スリープ・モード |
| 内部終端選択ビット |
| 0=内部終端をディスエーブル |
| 1=内部終端をイネーブル |
| |

シリアル・プログラミング・モード

シリアル・プログラミング・モードを使用するには、PAR/SER をグランドに接続します。 CS、SCK、SDI、および SDO の各ピンは、A/D のモード制御レジスタをプログラムするシリアル・インタフェースになります。 データは、16ビットのシリアル・ワードでレジスタに書き込まれます。 レジスタの内容を検証するため、データをレジスタから読み出すこともできます。

シリアル・データ転送は \overline{CS} が"L"になると開始されます。SDI ピンのデータはSCKの最初の16個の立ち上がりエッジでラッ



チされます。最初の16個の後のSCKの立ち上がりエッジはどれも無視されます。データ転送は \overline{CS} が再度"H"になると終了します。

16ビットの入力ワードの最初のビットは R/\overline{W} ビットです。次の7ビットはレジスタのアドレス(A6:A0)です。最後の8ビットはレジスタのデータ(D7:D0)です。

 R/\overline{W} ビットが"L"の場合、シリアル・データ(D7:D0)が、アドレス・ビット(A6:A0)によって設定されるレジスタに書き込まれます。 R/\overline{W} ビットが"H"の場合は、アドレス・ビット(A6:A0)で

設定されたレジスタのデータがSDOピンから読み出されます (「タイミング図」のセクションを参照)。読み出しコマンドの実 行中、レジスタは更新されず、SDIのデータは無視されます。

SDOピンはオープン・ドレイン出力で、200Ωのインピーダンスでグランドに引き下げられます。レジスタのデータを、SDOを介して読み出す場合は、2kの外付けプルアップ抵抗が必要です。シリアル・データが書き込み専用で読み出しの必要がない場合には、SDOをフロートさせておくことができるので、プルアップ抵抗は必要ありません。モード制御レジスタのマップを表4に示します。

表4. シリアル・プログラミング・モードのレジスタ・マップ(PAR/SER = GND)

レジスタAO: リセット・レジスタ(アドレスOOh)

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|------|----|----|----|----|----|----|----|
| リセット | X | Х | Χ | Х | Х | Χ | Х |

CSAがチャネル1、4、5、および8を制御し、CSBがチャネル2、3、6、および7を制御することに注意。

ビット7 リセット

ソフトウェア・リセット・ビット

0=不使用

1=ソフトウェアによるリセット。全てのモード制御レジスタが00hにリセットされる。ADCは一時的にスリープ・モードになる。 リセットSPI書き込みコマンドが完了した後、ビットD7は自動的に再度ゼロに設定される。リセット・レジスタは書き込み専用。

ビット6~0 使用しない、ドントケア・ビット

レジスタA1(\overline{CSA}):フォーマットおよびパワーダウン・レジスタ(\overline{CSA} = GNDでアドレス 01h)

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|--------|------|----------|-------|-------|-------|-------|-------|
| DCSOFF | RAND | TWOSCOMP | SLEEP | NAP_8 | NAP_5 | NAP_4 | NAP_1 |

CSAがチャネル1、4、5、および8を制御し、CSBがチャネル2、3、6、および7を制御することに注意。

ビット7 **DCSOFF** クロック・デューティ・サイクル・スタビライザ・ビット

0=クロック・デューティ・サイクル・スタビライザをオン

1=クロック・デューティ・サイクル・スタビライザをオフ。これは推奨されない。

ビット6 RAND データ出力ランダマイザ・モード制御ビット

0=データ出力ランダマイザ・モードをオフ 1=データ出力ランダマイザ・モードをオン

ビット5 TWOSCOMP 2の補数モード制御ビット

0=オフセット・バイナリのデータ・フォーマット

1=2の補数のデータ・フォーマット

ビット4~0 **SLEEP:NAP_X** スリープ/ナップ・モード制御ビット

00000=通常動作

0XXX1 = チャネル 1 がナップ・モード

0XX1X =チャネル4がナップ・モード

0X1XX =チャネル5がナップ・モード

01XXX = チャネル 8 がナップ・モード

1XXXX = スリープ・モード。チャネル1、4、5、および8をディスエーブル注記: ナップ・モードではチャネルのどの組み合わせも設定可能。



レジスタA1(CSB):フォーマットおよびパワーダウン・レジスタ(CSB = GNDでアドレス01h)

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|--------|------|----------|-------|-------|-------|-------|-------|
| DCSOFF | RAND | TWOSCOMP | SLEEP | NAP_7 | NAP_6 | NAP_3 | NAP_2 |

CSAがチャネル1、4、5、および8を制御し、CSBがチャネル2、3、6、および7を制御することに注意。

ビット7 DCSOFF クロック・デューティ・サイクル・スタビライザ・ビット

0=クロック・デューティ・サイクル・スタビライザをオン

1=クロック・デューティ・サイクル・スタビライザをオフ。これは推奨されない。

ビット6 RAND データ出力ランダマイザ・モード制御ビット

0 = データ出力ランダマイザ・モードをオフ 1 = データ出力ランダマイザ・モードをオン

ビット5 TWOSCOMP 2の補数モード制御ビット

0=オフセット・バイナリのデータ・フォーマット

1 = 2の補数のデータ・フォーマット

ビット4~0 **SLEEP:NAP_4:NAP_1** スリープ/ナップ・モード制御ビット

00000 = 通常動作

0XXX1=チャネル2がナップ・モード

0XX1X=チャネル3がナップ・モード

0X1XX=チャネル6がナップ・モード

01XXX =チャネル7がナップ・モード

1XXXX = スリープ・モード。チャネル 2、3、6、および 7 をディスエーブル注記: ナップ・モードではチャネルのどの組み合わせも設定可能。

レジスタA2:出力モード・レジスタ(アドレス 02h)

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | |
|--------|--------|--------|--------|--------|----------|----------|----------|---|
| ILVDS2 | ILVDS1 | ILVDS0 | TERMON | OUTOFF | OUTMODE2 | OUTMODE1 | OUTMODE0 |] |

 $\overline{\text{CSA}}$ がチャネル1、4、5、および8を制御し、 $\overline{\text{CSB}}$ がチャネル2、3、6、および7を制御することに注意。

ビット7~5 ILVDS2:ILVDS0 LVDS出力電流ビット

000 = 3.5mAのLVDS出力ドライバ電流 001 = 4.0mAのLVDS出力ドライバ電流

UUI = 4.UIIIAのLVDS 山力トライハ电》

010 = 4.5mAのLVDS 出力ドライバ電流

011 = 不使用

100 = 3.0mAのLVDS出力ドライバ電流

101 = 2.5mAのLVDS出力ドライバ電流

110 = 2.1mAのLVDS出力ドライバ電流

111 = 1.75mAのLVDS出力ドライバ電流

ビット4 **TERMON** LVDS内部終端ビット

0=内部終端をオフ

1 = 内部終端をオン。LVDS出力ドライバ電流は、ILVDS2:ILVDS0で設定された電流の2倍になる。内部終端は、1.75mA、2.1mA、または2.5mAのLVDS出力電流モードのときのみ使用する。

ビット3 **OUTOFF** 出力のディスエーブル・ビット

0 = デジタル出力をイネーブル。 1 = デジタル出力をディスエーブル。

ビット2~0 **OUTMODE2:OUTMODE0** デジタル出力モード制御ビット

000=2レーン、16ビット・シリアル化

001 = 2レーン、14ビット・シリアル化

010=2レーン、12ビット・シリアル化

011 = 不使用

100 = 不使用

101 = 1レーン、14ビット・シリアル化

110=1レーン、12ビット・シリアル化

111 = 1レーン、16ビット・シリアル化

LINEAD TECHNOLOGY

レジスタA3:テストパターンMSBレジスタ(アドレス03h)

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|---------|----|------|------|------|------|-----|-----|
| OUTTEST | Х | TP13 | TP12 | TP11 | TP10 | TP9 | TP8 |

 $\overline{\text{CSA}}$ がチャネル1、4、5、および8を制御し、 $\overline{\text{CSB}}$ がチャネル2、3、6、および7を制御することに注意。

ビット7 **OUTTEST** デジタル出力のテストパターン制御ビット

0 = デジタル出力のテストパターンをオフ 1 = デジタル出力のテストパターンをオン

ビット6 使用しない、ドントケア・ビット

ビット5~0 **TP13:TP8** テストパターン・データ・ビット (MSB)

TP13:TP8により、データ・ビット13(MSB)からデータ・ビット8までのテストパターンが設定される。

レジスタA4:テストパターンLSBレジスタ(アドレス04h)

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|-----|-----|-----|-----|-----|-----|-----|-----|
| TP7 | TP6 | TP5 | TP4 | TP3 | TP2 | TP1 | TP0 |

 $\overline{\text{CSA}}$ がチャネル1、4、5、および8を制御し、 $\overline{\text{CSB}}$ がチャネル2、3、6、および7を制御することに注意。

ビット7~0 **TP7:TP0** テストパターン・データ・ビット(LSB)

TP7:TP0により、データ・ビット7からデータ・ビット0(LSB)までのテストパターンが設定される。

ソフトウェア・リセット

シリアル・プログラミングを使用する場合には、電源がオンして安定した後できるだけ早くモード制御レジスタをプログラムします。最初のシリアル・コマンドは、全てのレジスタのデータ・ビットをロジック0にリセットするソフトウェア・リセットでなければなりません。ソフトウェアによるリセットを実行するには、リセット・レジスタのビットD7にロジック1を書き込みます。リセットSPI書き込みコマンドが完了した後、ビットD7は自動的に再度ゼロに設定されます。

接地とバイパス

LTM9011-14/LTM9010-14/LTM9009-14には、切れ目のないクリーンなグランド・プレーンを備えたプリント基板が必要です。ADCの下の最初の層に内部グランド・プレーンを備えた多層基板を推奨します。プリント回路基板のレイアウトは、デジタル信号ラインとアナログ信号ラインをできるだけ離すようにします。特に、デジタル・トラックをアナログ信号トラックと並べて配置したり、ADCの下に配置したりしないように注意してください。

バイパス・コンデンサがパッケージに内蔵されているので、追加の容量はオプションです。

アナログ入力、エンコード信号、およびデジタル出力は互いに隣接しないように配線します。これらの信号を互いに絶縁するためのバリヤとして、グランド領域とグランド・ビアを使用します。

LTM9011-14/LTM9010-14/LTM9009-14のピン配置はフロースルー・レイアウトが可能であり、多くのADCチャネルが必要な場合、小さな面積に複数のデバイスを使用することができます。LTM9011のレイアウト・ルールは他のBGAパッケージのものと同様です。レイアウトは6ミルのブラインド・ビアと5ミルのトレースを使って実装することができます。ピン配置は、アナログおよびデジタルのトレースの配線に必要なスペースを最小限に抑えるように設計されています。アナログおよびデジタルのトレースは、基本的にパッケージの幅の範囲内で配線することができます。これにより、チャネル数の多いアプリケーションに対して複数のパッケージを互いに隣接させることができます。アナログ入力とデジタル出力のトレース長はできるだけ等しくします。



パッケージ内のダイ・パッドからパッケージ・パッドまでのアナログ入力とデジタル出力のトレース長を表5に示します。最良の整合を得るためには、これらをPCBのトレース長に加える必要があります。

サブストレートに使用されている素材はBT(ビスマレイミドトリアジン)で、三菱ガス化学製です。 $DC \sim 125 MHz$ の範囲では、アナログ入力の速度は198ps/inつまり7.795ps/mmです。デジタル出力の速度は188.5ps/inつまり7.417ps/mmです。

熱伝達

LTM9011-14/LTM9010-14/LTM9009-14が発生する熱の大部分は、ダイからパッケージの底面を通ってプリント回路基板に伝わります。グランド・ピンは複数のビアで内部グランド・プレーンに接続します。

表5.内部トレース長


| 名称 | 長さ (mm) |
|------------------|---|
| 01A ⁻ | 1.775 |
| 01A+ | 1.947 |
| 01B ⁻ | 1.847 |
| 01B ⁺ | 1.850 |
| 02A ⁻ | 3.233 |
| 02A+ | 3.246 |
| 02B ⁻ | 0.179 |
| 02B ⁺ | 1.127 |
| 03A ⁻ | 2.126 |
| 03A+ | 2.177 |
| 03B ⁻ | 1.811 |
| 03B ⁺ | 1.812 |
| 04A ⁻ | 3.199 |
| 04A+ | 3.196 |
| 04B ⁻ | 0.706 |
| 04B ⁺ | 0.639 |
| 05A ⁻ | 0.392 |
| 05A+ | 0.436 |
| | 01A ⁻ 01A ⁺ 01B ⁻ 01B ⁺ 02A ⁻ 02A ⁺ 02B ⁻ 03A ⁻ 03A ⁺ 03B ⁻ 04A ⁻ 04A ⁺ 04B ⁻ 04B ⁺ |

| ピン | 名称 | 長さ (mm) |
|-----|-------------------------------|------------|
| K8 | 05B ⁻ | 0.379 |
| K7 | 05B ⁺ | 0.528 |
| K9 | 06A ⁻ | 1.866 |
| K10 | 06A ⁺ | 1.865 |
| L9 | 06B ⁻ | 2.268 |
| L10 | 06B ⁺ | 2.267 |
| M7 | 07A ⁻ | 1.089 |
| L7 | 07A ⁺ | 0.179 |
| P8 | 07B ⁻ | 3.281 |
| N8 | 07B ⁺ | 3.149 |
| L8 | 08A ⁻ | 1.862 |
| M8 | 08A ⁺ | 1.847 |
| M10 | 08B ⁻ | 4.021 |
| M9 | 08B ⁺ | 4.016 |
| B1 | A _{IN1} ⁻ | 4.689 |
| B2 | A _{IN1} ⁺ | 4.709 |
| C1 | A _{IN2} | 4.724 |
| C2 | A _{IN2} ⁺ | 4.769 |


| ピン | 名称 | 長さ (mm) | |
|----|-------------------------------|------------|--|
| E1 | A _{IN3} ⁻ | 2.491 | |
| E2 | A _{IN3} ⁺ | 2.505 | |
| G1 | A _{IN4} | 3.376 | |
| G2 | A _{IN4} ⁺ | 3.372 | |
| H2 | A _{IN5} | 3.301 | |
| H1 | A _{IN5} ⁺ | 3.346 | |
| K2 | A _{IN6} | 2.506 | |
| K1 | A _{IN6} ⁺ | 2.533 | |
| M2 | A _{IN7} | 3.198 | |
| M1 | A _{IN7} ⁺ | 3.214 | |
| N2 | A _{IN8} ⁻ | 4.726 | |
| N1 | A _{IN8} ⁺ | 4.691 | |
| P6 | CLK ⁻ | 4.106 | |
| P5 | CLK ⁺ | 4.106 | |
| L5 | CSA | 0.919 | |
| M5 | CSB | 1.162 | |
| G8 | DCOA ⁻ | 1.157 | |
| G7 | DCOA+ | 1.088 | |

| ピン | 名称 | 長さ (mm) |
|-----|-------------------|------------|
| F10 | DCOB- | 1.811 |
| F9 | DCOB+ | 1.812 |
| H7 | FRA ⁻ | 1.117 |
| H8 | FRA ⁺ | 1.038 |
| J9 | FRB ⁻ | 1.644 |
| J10 | FRB ⁺ | 1.643 |
| A7 | PAR/SER | 3.838 |
| L6 | SCK | 0.240 |
| E6 | SDOA | 0.453 |
| D6 | SDOB | 0.274 |
| M6 | SDI | 1.069 |
| B3 | V _{CM12} | 3.914 |
| F3 | V _{CM34} | 0.123 |
| J3 | V _{CM56} | 0.079 |
| N3 | V _{CM78} | 3.915 |


部品面シルク








内部第2層




内部第3層




IINEAD

内部第4層




内部第5層






底面



はんだ面シルク



標準的応用例 \\ \text{QUENTE } \\ \text{QUE LANE 2 3 0 2 2 LANE JP3 2 2 LANE LTM9011-14 LTM9011-14の回路図 FB2 BLM31PG330SN1L FB1 BLM31PG330SN1L R9 100Ω C11 + C13 R28 L00µF R28 L00µF R34 L0 (SAME FOR OTHER CHANNELS) **X** R37 100Ω C19 (OPT) 9999 \$32 \$60 \$38 \$60 \$60 \$60 \$38 R31 — C15 000 — (0PT) 000 — (0PT) 000 — (0PT) ¥ (0PT) L1 (0PT) (1.8V **2** F C12 1µF 0603 -C17 (OPT), R27 0PT) 6.3V - 0603

848 205 **₹**

VCM12 -

88 0 88 88 0 88 88 0 88

B15

C3 0.01µF




9009101114fa

3v T0 6v E3

パッケージ


最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。



改訂履歴

| REV | 日付 | 概要 | ページ番号 |
|-----|------|--------------|-------|
| Α | 9/11 | 「機能ブロック図」を更新 | 21 |

LTC6409と50MHzローパス・フィルタを使用したシングルエンドから差動への変換(1チャネルだけ示されている)。 フィルタは92.16Mspsで使用



関連製品

| 製品番号 | 説明 | 注釈 |
|--------------------------------------|--|---|
| ADC | | |
| LTC2170-14/LTC2171-14/ LTC2172-14 | 14ビット、25Msps/40Msps/65Msps、 1.8Vクワッド ADC、超低消費電力 | 178mW/234mW/360mW、SNR:73.4dB、SFDR:85dB、 シリアルLVDS 出力、7mm×8mm QFN-52 |
| LTC2170-12/LTC2171-12/ LTC2172-12 | 12ビット、25Msps/40Msps/65Msps、 1.8Vクワッド ADC、超低消費電力 | 178mW/234mW/360mW、SNR:70.5dB、SFDR:85dB、 シリアルLVDS 出力、7mm×8mm QFN-52 |
| LTC2173-12/LTC2174-12/ LTC2175-12 | 12ビット、80Msps/105Msps/125Msps、 1.8Vクワッド ADC、超低消費電力 | 412mW/481mW/567mW、SNR:70.5dB、SFDR:85dB、シリアルLVDS出力、7mm×8mm QFN-52 |
| LTC2173-14/LTC2174-14/ LTC2175-14 | 14ビット、80Msps/105Msps/125Msps、1.8Vク ワッド ADC、超低消費電力 | 412mW/481mW/567mW、SNR:73.4dB、SFDR:85dB、 シリアルLVDS 出力、7mm×8mm QFN-52 |
| アンプ/フィルタ | | |
| LTC6412 | 800MHz、31dBレンジ、アナログ制御可変利得アンプ | 連続調整可能な利得制御、240MHzでのOIP3:35dBm、 ノイズフィギュア:10dB、4mm×4mm QFN-24 |
| LTC6420-20 | 300MHzのIF周波数向け1.8GHz、低ノイズ、 低歪み、デュアル差動 ADC ドライバ | 固定利得:10V/V、全入力ノイズ:1nV/√Hz、アンプ当たりの電源電流:80mA、3mm×4mm QFN-20 |
| LTC6421-20 | 1.3GHz、低ノイズ、低歪み、デュアル差動 ADC ドライバ | 固定利得:10V/V、全入力ノイズ:1nV/√Hz、アンプ当たりの電源電流:40mA、3mm×4mm QFN-20 |
| LTC6605-7/ LTC6605-10/ LTC6605-14 | ADCドライバ付きの整合したデュアル 7MHz/10MHz/14MHz フィルタ | 差動ドライバ付きの整合したデュアル2次ローパス・フィルタ、 ピンでプログラム可能な利得、6mm×3mm DFN-22 |
| シグナルチェーン・レシーバ | | |
| LTM9002 | 14ビット・デュアル・チャネル IF/ ベースバンド・ レシーバ・サブシステム | 高速ADC、パッシブ・フィルタ、固定利得差動アンプを内蔵 |

